TWI741107B - 半導體器件封裝及製造其之方法 - Google Patents

Abstract

本發明的至少一些實施例涉及一種半導體器件封裝。該半導體器件封裝包括具有一第一凹槽和一半導體器件的一基板。該第一凹槽具有一第一部分、一第二部分和一第三部分，且該第二部分位於該第一部分和該第三部分之間。該半導體器件包括一膜且設置在該第一凹槽的該第二部分上。該半導體器件具有與該基板相鄰且相對於該膜的一第一表面。該膜被該第一表面暴露。

Description

半導體器件封裝及製造其之方法

本發明涉及一種半導體器件封裝，及更具體地涉及一種半導體器件封裝，其包括具有一空氣釋放結構之一基板。

微機電系統(MEMS)晶片可包括膜和蓋。MEMS晶片的蓋可經由粘膠附接到基板以形成半導體封裝。在製造過程中，可加熱半導體封裝，以固化蓋和基板之間的粘膠。然而，熱循環可能導致半導體封裝內的空氣膨脹，因而可能損壞膜。

在一些實施例中，根據一態樣，一種半導體器件封裝，其包括具有一第一凹槽的一基板及一半導體器件。該第一凹槽具有一第一部分、一第二部分及一第三部分，該第二部分位於該第一部分與該第三部分之間。該半導體器件設置在該第一凹槽的該第二部分上。該半導體器件包括一膜且具有與該基板相鄰且相對於該膜的一第一表面。該膜由該第一表面暴露。 在一些實施例中，根據另一態樣，一種載體，其包括一核心層、在該核心層上的一半導體器件安裝區域及設置在該核心層上且從該核心層暴露的一第一凹槽。該第一凹槽跨越該半導體器件安裝區域。 在一些實施例中，根據另一態樣，揭示一種用於製造半導體器件封裝的方法。該方法包含：提供一載體，一半導體器件安裝區域界定於該載體上；在該載體上形成一凹槽，該凹槽從該載體暴露且跨越該半導體器件安裝區域；及經由一粘合劑將包括一膜的一半導體器件附接到該載體的該半導體器件安裝區域以形成該半導體器件封裝。

貫穿圖式及詳細描述使用共同參考數位以指示相同或類似元件。本發明之實施例將從結合附圖進行之以下詳細描述更顯而易見。 下面詳細討論本發明的各種實施例。然而，應理解的是，這些實施例提出了許多可在各種各樣的具體情況中體現的適用概念。應該理解，以下發明提供了實現各種實施例或實施各種實施例的不同特徵的示例。為了討論的目的，下面描述元件和佈置的具體示例。當然，這些僅僅是示例，並不意在限制。 以下使用特定的語言揭示圖式中所示的實施例或示例。然而將理解的是，實施例和示例並非意圖來限制的。如所屬領域的普通技術人員通常想到的，所揭示的實施例的任何變更和修改，及本檔中所揭示的原理上的任何進一步應用都落入本發明的範圍內。 此外，本發明可在各個示例中重複附圖標記和/或字母。這種重複是為了簡單和清楚的目的，且本身並不指定所討論的各種實施例和/或配置之間的關係。 空間說明，諸如「上面」、「下面」、「上」、「左」、「右」、「下」、「頂」、「底」、「垂直」、「水準」、「側邊」、「較高」、「較低」、「較上」、「較下」、「上方」、「下方」等等，皆說明關於一確定元件或元件群組、或一元件或元件群組之一確定平面，以用於如相關圖式中所示之組件定向。應理解，此處所使用之空間說明僅用於圖解說明之目之，且此處說明之結構之具體實施可以任何定向或方式作空間安置，本發明之實施例之優點並不為這種安置所偏離。 根據本發明的至少一些實施例，一種半導體器件封裝包括至少一半導體器件(例如，MEMS晶片)，其包括膜和固定該半導體器件的基板。半導體器件和基板界定了包含空氣的空間。基板包括空氣釋放結構，該空氣釋放結構被配置成將空氣從空間釋放到半導體器件封裝的外部環境。空氣釋放結構可包括例如凹槽及/或空腔。這樣的空氣釋放結構防止由於半導體器件封裝內部的空氣膨脹而對膜造成損壞。例如，在用於固化設置在半導體器件和基板之間的粘合劑的加熱或熱循環過程期間，膨脹的空氣(由於加熱之故)經由空氣釋放結構釋放而不損壞半導體器件的膜。 圖1A是根據本發明的一些實施例的半導體器件封裝10的透視圖。半導體器件封裝10包括基板100和設置在基板100上的半導體器件110和120。半導體器件110包括膜111。基板100(亦稱為「載體」)界定或包括凹槽106和空腔107。由凹槽106界定的空間與由空腔107界定的空間連接。例如，凹槽106中的空氣或流體可流向空腔107，反之亦然。凹槽106及/或空腔107的至少一部分從基板100暴露。空間108由半導體器件110和基板100界定。空間108可包含例如空氣。 在熱操作(例如，加熱)期間，空間108中的空氣膨脹且空腔107可作用為緩衝室以容納膨脹空氣。膨脹空氣可通過由半導體器件110暴露的凹槽106釋放。例如，半導體器件110中的空間108中的膨脹空氣可穿過空腔107和凹槽106，並可從半導體器件封裝10釋放出去。空腔107和凹槽106中的個者可作用為空氣釋放結構或空氣釋放結構的一部分。因此，凹槽106和空腔107導引膨脹空氣流出半導體器件封裝10，以避免半導體器件110的膜111損壞。 在一些實施例中，半導體器件110可包括例如MEMS封裝、MEMS麥克風或MEMS氣體感測器。半導體器件120可以包括專用積體電路(ASIC)、數位信號處理器(DSP)、控制器、處理器或其他電子元件或半導體器件中的一或多個。 例如，可使用半導體器件120 (例如，ASIC器件)來收集由半導體器件110 (例如，MEMS器件)獲得的資訊，且以類比模式(analog mode)或數位模式(digital mode)傳輸或處理信息。 圖1B是根據本發明的一些實施例的半導體器件封裝10的上視圖。半導體器件110設置在凹槽106的至少一部分上。空腔107可完全或部分地被半導體器件110覆蓋。凹槽106跨越空腔107。在一些實施例中，凹槽106可具有一深度，其可從約5μm到約300μm、從約2μm到約500μm、從約1μm到約800μm、或從約0.1μm到約1000μm。在一些實施例中，空腔107可具有一深度，其可從大約5μm到大約300μm、從大約2μm到大約500μm、從大約1μm到大約800μm、或從大約0.1μm到大約1000μm。在一些實施例中，空腔107的寬度實質上等於膜111的寬度。 圖1C是根據本發明的一些實施例中沿著圖1A中所示的線C-C的半導體器件封裝10的截面圖。基板100包括核心層101、一或多個絕緣層102和一或多個導電層103。在一些實施例中，凹槽106及/或空腔107可形成於絕緣層102和核心層101中。在一些其他實施例中，凹槽106和空腔107可形成於絕緣層102中而不延伸到核心層101中。在一些實施例中，核心層101可以由雙馬來醯亞胺-三嗪(bismaleimide-triazine, BT)樹脂或玻璃增強環氧樹脂複合材料(例如glass-reinforced epoxy composite, FR-4級複合材料)製成。 在一些實施例中，基板100可以是或包括，例如印刷電路板(PCB)、例如紙基銅箔層壓板、複合銅箔層壓板、聚合物浸漬玻璃纖維層壓板、基於銅箔的層壓板、或其一或多種的組合。基板100可包括互連結構(例如，包括一或多個導電層103)、例如重分佈層(redistribution layer, RDL)或接地元件。在一些實施例中，接地元件是從基板100的側表面暴露的通孔。在一些實施例中，接地元件是從基板100的側表面暴露的金屬層。在一些實施例中，接地元件是從基板100的側表面暴露的金屬跡線。 半導體器件110具有底表面110a和膜111。膜111與底表面110a相對且由底表面110a暴露。半導體器件110可藉由例如粘合劑105設置在基板100上。在一些實施例中，空腔107的寬度實質上等於膜111的寬度。在一些實施例中，空腔107的深度實質上等於凹槽106的深度(例如，沿垂直方向)。在一些其他實施例中，空腔107的寬度可與膜111的寬度不同。空間108由半導體器件110的膜111和基板100界定，且包含例如空氣。 半導體器件封裝10可包括一或多個接合導線130。接合導線130將半導體器件110電連接到基板100的至少一導電層103。一或多個接合導線170將半導體器件 120連接到基板100的至少一導電層103。 圖1D是根據本發明的一些實施例中沿著圖1A中所示的線C-C的半導體器件封裝10的截面圖。除了粘合劑105延伸到凹槽106及/或空腔107中之外，圖1D的結構與圖1C類似。 圖2A是根據本發明的一些實施例的半導體裝置封裝10的半導體裝置110的一區域的上視圖。基板100包括用於安裝半導體器件110的半導體器件安裝區域115。在一些實施例中，半導體器件安裝區域115可位於基板100的核心層101上。基板進一步包括凹槽106。凹槽106也可設置在核心層101上。凹槽106包括第一部分106a、第二部分106b和第三部分106c。第二部分106b側向設置在第一部分106a和第三部分106c之間。第一部分106a、第二部分106b和第三部分106c從基板100暴露。凹槽106的第一部分106a、第二部分106b和第三部分106c分別具有第一深度、第二深度和第三深度(例如，沿著垂直方向)。凹槽106的第一深度、第二深度和第三深度具有一範圍，其從大約5μm到大約300μm、從大約2μm到大約500μm、從大約1μm到大約800μm、或從大約0.1 μm至約1000μm。在一實施例中，凹槽106的第一深度、第二深度和第三深度可實質上相同。在一些其他實施例中，凹槽106的第一深度、第二深度和第三深度可彼此不同。在一些實施例中，凹槽106的第一深度和第三深度可大於凹槽106的第二深度。在一些其他實施例中，凹槽106的第一深度和第三深度可小於第二深度的凹槽106。 空腔107的寬度可實質上等於膜111的寬度。空腔107包括第一部分107a、第二部分107b和第三部分107c。第二部分107b側向設置在第一部分107a和第三部分107c之間。第二部分107b可與第二部分106b的至少一部分重疊。空腔107的第一部分107a、第二部分107b和第三部分107c分別具有第一深度、第二深度和第三深度。空腔107的第一深度、第二深度和第三深度具有一範圍，其從大約5μm到大約300μm、從大約2μm到大約500μm、從大約1μm到大約800μm、或從大約0.1 μm至約1000μm。在一些實施例中，空腔107的第一深度、第二深度和第三深度可實質上相同。在一些其他實施例中，空腔107的第一深度、第二深度和第三深度可彼此不同。在一些實施例中，空腔107的第二深度可與凹槽106的第二深度實質上相同。在一些其它實施例中，空腔107的第二深度可大於或小於凹槽106的第二深度。 在一些實施例中，基板可包括凹槽而非空腔，或者包括空腔而非凹槽。圖2B是根據本發明的一些實施例的半導體裝置封裝10的半導體裝置110的區域的上視圖。除了在圖2B中沒有空腔107之外，圖2B的結構類似於圖2A。換言之，圖2B所示的基板包括凹槽106，但不包括空腔107。 在一些實施例中，基板可包括多個凹槽或多個空腔。圖2C說明根據本發明的一些實施例的半導體裝置封裝10的半導體裝置110的區域的上視圖。除了基板100進一步包括圖2C所示的額外凹槽108，圖2C的結構類似於圖2B。凹槽108可實質上垂直於凹槽106，且凹槽108可同凹槽106設置於相同平面上。凹槽108被基板100暴露，且凹槽108的至少一部分被半導體裝置110覆蓋。在一些實施例中，類似於凹槽106的結構，凹槽108可具有三個部分，其分別具有各別深度。在一些實施例中，凹槽108的三個各別深度可實質上相同。在一些其他實施例中，凹槽108的三個各別深度可彼此不同。在一些實施例中，基板100可省略空腔。 圖2D說明根據本發明的一些實施例的半導體裝置封裝10的半導體裝置110的區域的上視圖。除了基板100進一步包括如圖2D所示的額外凹槽109之外，圖2D的結構類似於圖2B。 凹槽109可實質上垂直於凹槽106，且凹槽109可同凹槽106設置在相同平面上。凹槽106和109可形成為T字形。在一些實施例中，圖2D所示的基板100可省略空腔。 在一些實施例中，基板的空腔可具有各種尺寸及/或各種形狀。圖2E說明根據本發明的一些實施例的半導體裝置封裝10的半導體裝置110的區域的上視圖。除了基板100進一步包括如圖2E所示的額外凹槽109'之外，圖2E的結構類似於圖2A。凹槽106和109'形成為T字形。在一些實施例中，圖2E所示的基板100可包括空腔107。空腔107的寬度可與膜111的寬度實質上相同。 圖2F說明根據本發明的一些實施例的半導體裝置封裝10的半導體裝置110的區域的上視圖。除了如圖2F所示的空腔107的寬度小於膜111的寬度之外，圖2F的結構類似於與圖2E。 圖2G說明根據本發明的一些實施例的半導體裝置封裝10的半導體裝置110的區域的上視圖。除了如圖2G所示的空腔107的寬度大於膜111的寬度之外，圖2G的結構類似於與圖2E。 在一些實施例中，可將粘合劑105施加到半導體器件110的一或多個側邊，以將半導體器件110固定在基板100上。圖3A說明根據本發明的一些實施例的半導體裝置封裝10的粘合劑105的應用的上視圖。如圖3A所示，可將粘合劑105施加到半導體器件110的四個側邊(上側、下側、左側和右側)，以將半導體器件110固定在基板100上。 圖3B說明根據本發明的一些實施例的半導體裝置封裝10的粘合劑105的應用的上視圖。 除了可將粘合劑105施加到半導體器件110的兩側(上側和下側)之外， 圖3B的結構類似於圖3A。 圖3C說明根據本發明的一些實施例的半導體裝置封裝10的粘合劑105的應用的上視圖。 除了可將粘合劑105施加到半導體器件110的兩側(左側和右側)之外，圖3C的結構類似於圖3A。 圖3D說明根據本發明的一些實施例的半導體裝置封裝10的粘合劑105的應用的上視圖。 粘合劑105被衝壓到半導體器件110的四個角落(左上角、右上角、左下角和右下角)，以減少膠水溢流效應。 如本文中所使用，術語「大致」、「實質上」、「大約」及「約略」用以描述及考慮小變化。當用於連接一專案或環境時，所述術語可以指為所述項目或環境正確發生之範例，以及所述專案及環境發生於一接近的近似值之範例。舉例來說，當與一數值結合使用時，所述術語可以指小於或等於±10%，例如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或小於或等於±0.05%。例如，如果兩個數值之間的差小於或等於該等值的平均值的±10％，如小於或等於±5％，小於或等於±4％，小於或等於±3％，小於或等於±2％，小於或等於±1％，小於或等於±0.5％，小於或等於±0.1％，或小於或等於±0.05％，則該兩個數值可以被認為是“實質上”相同。例如，“實質上”平行可指相對於0°的角度變化範圍小於或等於±10°，例如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或小於或等於±0.05%。例如，“實質上”垂直可以指相對於90°的角度變化範圍小於或等於±10°，例如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%或小於或等於±0.05%。術語“實質上共面”可指沿著相同平面的微米內的兩個表面，例如在同一平面內的40 μm以內、30 μm以內、20 μm以內、10μm以內，或者1 μm以內。 如本文所使用的，單詞「一」、 「該」和「所述」可以包括複數物件，除非上下文另有明確指示。在一些實施例的描述中，提供在另一個元件「上」或「上方」的元件可包括前一個元件直接在後一元件(例如，物理接觸)上的情況，以及一個或多個中間元件位於前一元件和後一元件之間的情況。 數量、比率和其他數值在本文中有時以範圍的形式呈現。可以理解的是，這樣的範圍格式是為了方便和簡潔而使用的，且應當被靈活地理解為不僅包括明確地被指定為範圍限定的數值，還包括包含在該範圍內的所有單個數值或子範圍，每個數值和子範圍都是明確指定的。 雖然已參考本發明的特定實施例描述及說明本發明，但這些描述及說明並不限制本發明。所屬領域的技術人員應理解，在不脫離如通過所附權利要求書界定的本發明的真實精神及範圍的情況下，可做出各種改變及可取代等效物。所述說明可能未必按比例繪製。歸因於製造工藝及公差，本發明中的藝術再現與實際設備之間可存在區別。可存在並未特定說明的本發明的其它實施例。應將本說明書及圖式視為說明性的而非限制性的。可做出修改，以使特定情況、材料、物質組成、方法或工藝適應于本發明的目標、精神及範圍。所有此類修改希望屬於所附權利要求書的範圍內。雖然本文揭示的方法已參考按特定次序執行的特定操作加以描述，但應理解，可在不脫離本發明的教示的情況下組合、細分或重新排序這些操作以形成等效方法。因此，除非本文中特別指示，否則操作的次序及分組並非本發明的限制。

10‧‧‧半導體器件封裝100‧‧‧基板101‧‧‧核心層102‧‧‧絕緣層103‧‧‧導電層105‧‧‧粘合劑106‧‧‧凹槽106a‧‧‧第一部分106b‧‧‧第二部分106c‧‧‧第三部分107‧‧‧空腔107a‧‧‧第一部分107b‧‧‧第二部分107c‧‧‧第三部分108‧‧‧空間109‧‧‧凹槽109'‧‧‧額外凹槽109''‧‧‧額外凹槽109'''‧‧‧額外凹槽110‧‧‧半導體器件110a‧‧‧底表面111‧‧‧膜115‧‧‧半導體器件安裝區域120‧‧‧半導體器件130‧‧‧接合導線170‧‧‧接合導線

以附圖閱讀以下詳細描述可最佳地理解本發明的各個態樣。應注意到，各種特徵可能未按比例繪製的，且為了清楚討論，各種特徵的尺寸可以任意增加或減小。 圖1A繪示根據本發明的一些實施例的半導體器件封裝的透視圖。 圖1B繪示根據本發明的一些實施例的半導體器件封裝的上視圖。 圖1C繪示根據本發明的一些實施例的半導體器件封裝的截面圖。 圖1D繪示根據本發明的一些實施例的半導體器件封裝的截面圖。 圖2A繪示根據本發明的一些實施例的半導體器件封裝的上視圖。 圖2B繪示根據本發明的一些實施例的半導體器件封裝的上視圖。 圖2C繪示根據本發明的一些實施例的半導體器件封裝的上視圖。 圖2D繪示根據本發明的一些實施例的半導體器件封裝的上視圖。 圖2E繪示根據本發明的一些實施例的半導體器件封裝的上視圖。 圖2F繪示根據本發明的一些實施例的半導體器件封裝的上視圖。 圖2G繪示根據本發明的一些實施例的半導體器件封裝的上視圖。 圖3A繪示根據本發明的一些實施例的半導體器件封裝的上視圖。 圖3B繪示根據本發明的一些實施例的半導體器件封裝的上視圖。 圖3C繪示根據本發明的一些實施例的半導體器件封裝的上視圖。 圖3D繪示根據本發明的一些實施例的半導體器件封裝的上視圖。

10‧‧‧半導體器件封裝

100‧‧‧基板

106‧‧‧凹槽

107‧‧‧空腔

108‧‧‧空間

110‧‧‧半導體器件

111‧‧‧膜

120‧‧‧半導體器件

Claims (17)

1. 一種半導體器件封裝，其包含：一基板，其界定一第一凹槽，該第一凹槽具有一第一部分、一第二部分及一第三部分，該第二部分位於該第一部分與該第三部分之間；一半導體器件，其包括一膜，該半導體器件設置在該第一凹槽的該第二部分上，該半導體器件具有與該基板相鄰且相對於該膜的一第一表面，該膜自該第一表面暴露；及一粘合劑，其佈置在該半導體器件和該基板之間，該粘合劑延伸至該第一凹槽中，其中該基板包含一核心層，該核心層包括一樹脂。
2. 如請求項1之半導體器件封裝，其中該第一凹槽的該第一部分、該第二部分和該第三部分分別具有一第一深度、一第二深度和一第三深度。
3. 如請求項1之半導體器件封裝，其中該第一凹槽的該第一深度、該第二深度和該第三深度的各者係在從大約5μm到大約300μm的一範圍中。
4. 如請求項2之半導體器件封裝，其中該第一凹槽的該第一深度、該第二深度和該第三深度中的至少兩者實質上相同。
5. 如請求項4之半導體器件封裝，其中該基板界定由該半導體器件完全 或部分覆蓋的一空腔，且該空腔的一深度與該第一凹槽的該第一深度、該第二深度和該第三深度實質上相同。
6. 如請求項4之半導體器件封裝，其中該基板界定由該半導體器件完全或部分覆蓋的一空腔，且該空腔的一深度、該第一凹槽的該第一深度、該第二深度和該第三深度彼此不同。
7. 如請求項2之半導體器件封裝，其中該第一凹槽的該第一深度、該第二深度和該第三深度中的至少兩者彼此不同。
8. 如請求項2之半導體器件封裝，其中該第一凹槽的該第一深度和該第三深度大於該第一凹槽的該第二深度。
9. 如請求項2之半導體器件封裝，其中該第一凹槽的該第一深度和該第三深度小於該第一凹槽的該第二深度。
10. 如請求項1之半導體器件封裝，其中該基板界定實質上垂直於該第一凹槽的一第二凹槽，且該第二凹槽同該第一凹槽設置於一相同平面上，且其中該第二凹槽的至少一部分由該半導體器件覆蓋。
11. 如請求項1之半導體器件封裝，其中該基板界定由該半導體器件完全或部分覆蓋的一空腔，且該第一凹槽跨越該空腔。
12. 如請求項11之半導體器件封裝，其中該空腔之一寬度實質上等於該膜的一寬度。
13. 如請求項1之半導體器件封裝，其中該第一凹槽經配置以將空氣從該半導體器件的內部釋放到該半導體器件的外部。
14. 一種用於製造半導體器件封裝的方法，其包含：提供一載體，該載體包含一核心層，該核心層包括一樹脂，一半導體器件安裝區域界定於該載體之該核心層上；在該載體中形成一凹槽，該凹槽跨越該半導體器件安裝區域，該凹槽具有一第一部分、一第二部分及一第三部分，該第二部分係在該第一部分與該第三部分之間；及經由一粘合劑將包括一膜的一半導體器件附接到該載體的該半導體器件安裝區域以形成該半導體器件封裝。
15. 如請求項14之方法，其進一步包含：將一熱循環施加至該半導體器件封裝；及經由該凹槽將空氣從該載體和該半導體器件所界定的一空間釋放到該半導體器件封裝的外部。
16. 如請求項14之方法，其進一步包含：在該載體中形成一空腔，其中該半導體器件完全或部分覆蓋該空腔。
17. 如請求項15之方法，其中該粘合劑在該熱循環期間延伸至該凹槽中。

Images