JP2010232663A - チップモジュール並びにチップモジュールを製造する方法 - Google Patents

チップモジュール並びにチップモジュールを製造する方法 Download PDF

Info

Publication number
JP2010232663A
JP2010232663A JP2010074638A JP2010074638A JP2010232663A JP 2010232663 A JP2010232663 A JP 2010232663A JP 2010074638 A JP2010074638 A JP 2010074638A JP 2010074638 A JP2010074638 A JP 2010074638A JP 2010232663 A JP2010232663 A JP 2010232663A
Authority
JP
Japan
Prior art keywords
chip
substrate
method step
chip module
carrier element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010074638A
Other languages
English (en)
Inventor
Stefan Dr Finkbeiner
フィンクバイナー シュテファン
Frieder Haag
ハーク フリーダー
Hans-Peter Baer
ベア ハンス−ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2010232663A publication Critical patent/JP2010232663A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/0206—Three-component magnetometers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】チップモジュールの第１の主延在平面に対して鋭角を成すようなチップの配置を、比較的簡単かつ廉価に可能にし、同時にチップをモールドケーシングによりパッケージし、ひいては不都合な外部からの影響から保護する、チップモジュールと、このチップモジュールを製造する方法を提供する。
【解決手段】基板がモールドケーシングを有するようにし、かつ、第１の方法ステップにおいて、予め構造化されたキャリアエレメントに少なくとも１つのチップ（３）を実装し、第２の方法ステップにおいて、チップ（３）に基板（２）を製造するモールド質量体を、前記基板の第１の主延在平面（２′）とチップの第２の主延在平面との間に鋭角（４）が形成されているように配置し、第３の方法ステップにおいて、基板（２）をチップ（３）と一緒にキャリアエレメントから剥離するようにした。
【選択図】図６

Description

本発明は、基板と、基板に結合された少なくとも１つのチップとを備えたチップモジュールにおいて、基板が第１の主延在平面を有し、チップが第２の主延在平面を有し、第１の主延在平面と第２の主延在平面との間に鋭角が形成されている、チップモジュールから出発する。
このようなチップモジュールは一般的に公知である。例えばＤＥ１０２５０３２１Ａ１においてセンサの配置が公知になっている。センサは部分的に、センサプラットフォームにより規定されている平面に対して傾いて配向されている平面に配置されており、センサプラットフォームと、斜めの平面に配置されているセンサの主延在平面との間に鋭角が設けられている。センサプラットフォームは特に印刷された回路ボードの面を有している。
ＤＥ１０２５０３２１Ａ１
本発明の目的は、先行技術と比べて、チップモジュールの第１の主延在平面に対して鋭角を成すようなチップの配置を、比較的簡単かつ廉価に可能にし、同時にチップをモールドケーシングによりパッケージし、ひいては不都合な外部からの影響から保護する、チップモジュール及びこのチップモジュールを製造する方法を提供することである。
上記目的は、基板がモールドケーシングを有することにより達成される。
好ましくは、チップ及び／又はチップモジュールはＳＭＤ構成部材を有しており、チップは特に接触面を有しており、該接触面はチップの基板とは反対の側に配置されており、基板は有利にはボンディングコンタクトを有しており、該ボンディングコンタクトはプリント配線板と特に有利には導電的に接続されている。
好ましくは、チップは少なくとも部分的に基板内に埋設されており、特に接触面は基板に対して露出して設けられている。
好ましくは、基板は少なくとも１つの別のチップを有しており、該別のチップの第３の主延在平面が第１の主延在平面に対してほぼ平行に配向されている。
好ましくは、チップモジュールは導体層を有しており、該導体層は特にチップを有する基板の側に配置されており、かつ、接触面とボンディングコンタクトとの間、及び／又は、接触面と別のチップの別の接触面との間に特に導電性接続部を有している。
また、上記目的は、第１の方法ステップにおいて、予め構造化されたキャリアエレメントに少なくとも１つのチップを実装し、第２の方法ステップにおいて、チップに基板を製造するモールド質量体を、基板の第１の主延在平面とチップの第２の主延在平面との間に鋭角が形成されているように配置し、第３の方法ステップにおいて、基板をチップと一緒にキャリアエレメントから剥離することにより達成される。
好ましくは、時系列的に第１の方法ステップより先に実施する第０の方法ステップにおいて、キャリアエレメントを、チップを実装したい表面領域が前記キャリアエレメントの第４の主延在平面に対して鋭角を有するように予め構造化し、かつ／又は、第０の方法ステップにおいて、チップを実装したいキャリアエレメントの表面領域にフィルムをコーティングし、かつ／又は、第０の方法ステップにおいて、キャリアエレメントを特にホットスタンピング加工により予め構造化されたフィルムから製造する。
好ましくは、第１の方法ステップにおいて、キャリアエレメントに少なくとも１つの別のチップを実装し、有利には別のチップの第３の主延在平面が、第１及び／又は第４の主延在平面に対してほぼ平行に配向されている。
好ましくは、第４の方法ステップにおいて、導体層を基板、チップ及び／又は別のチップに配置し、かつ／又は、第５の方法ステップにおいて、基板をプリント配線板にろう付するかつ／又は接着する。
好ましくは、第１の方法ステップにおいて、キャリアエレメントに複数のチップ及び／又は別のチップを実装し、かつ／又は、時系列的に特に第５の方法ステップより先に実施される第６の方法ステップにおいて、基板を分割して複数のチップモジュールに個別化する。
本発明に係るチップモジュールと、他の独立請求項に記載の１つのチップモジュールを製造する本発明に係る方法とは、先行技術と比べて、チップモジュールの第１の主延在平面に対して鋭角を成すようなチップの配置が比較的簡単かつ廉価に可能であり、同時にチップはモールドケーシングによりパッケージされ、ひいては不都合な外部からの影響から保護される。したがって基板はチップキャリア及び接続エレメントとして機能すると同時に、チップパッケージとして機能する。これにより有利には廉価に達成したいチップアッセンブリが可能になる。基板においては第１の主延在平面に対する少なくとも１つのチップの斜めの状態が必要であり若しくは有利である。例えば磁石モジュールの場合には、立体的な磁界を測定するために種々異なる平面における磁界測定が必要である。さらにチップの斜めの状態により、第１の主延在平面に対して平行にスペース節約を達成することができる。本発明の意図においては、第１の主延在平面、特に基板がその主要な延在方向を有する平面を有している。さらに、第１の主延在平面はまた、基板の接続平面として機能する平面を有している。したがって、第１の主延在平面は、例えば基板におけるボンディングコンタクトの配置及び／又は基板がボンディングされるプリント配線板の主延在方向により規定される。極端な場合には、第１の主延在平面の位置は、基板の主要な延在経過の位置とは異なっている場合もある。チップは特に電子的及び／又はマイクロ電子的なセンサ、好ましくは加速度センサ、ヨーレートセンサ、磁界センサ、圧力センサ、フォトセンサ及び／又は電磁的なアンテナを有している。センサは特に半導体材料から成るセンサ基板を有しており、モールドケーシングは特にプラスチックを含有している。鋭角は有利には５〜４０°、特に有利には１０〜３０°、特に好ましくはほぼ２５°である。
本発明の有利な構成及び改良形は従属請求項、及び図面に基づく説明から認識可能である。
有利な構成によれば、チップ及び／又はチップモジュールはＳＭＤ構成部材を有している。チップは特に接触面を有しており、接触面はチップの、基板とは反対の側に配置されている。したがって特に有利には、例えばプリント配線板にチップモジュールを特に自動的な実装法において比較的簡単かつ廉価に実装することが可能になる。チップのろう付可能な接続面（以下、接触面とも称呼）は、有利にはチップモジュールのろう付可能な接続面（以下、ボンディングコンタクトとも称呼）に導電接続されているので、有利にはチップモジュールの接続面は簡単にろう付ボールによりプリント配線板にろう付可能であり、ひいてはチップの電気的な接触接続が可能になる。択一的には、導電性の接着剤によりプリント配線板へのチップモジュールの接続面の接着も考慮可能である。
別の有利な構成によれば、チップは少なくとも部分的に基板内に埋設されている。特に接触面は基板に対して露出して設けられている。特に有利にはチップは基板により機械的に位置固定され、汚れ、機械的なストレス、ガス及び化学物質といった外部からの影響から保護される。これと同時にチップの電気的な接触接続部は基板に対して露出している接触面を介して可能になる。基板に対して露出しているとは特に、単に基板が接触面を覆っていないことを意味する。しかし接触接続、レイアウト設計及び接触面の保護のために、有利には絶縁層、保護層、導体層及び／又は誘電層によりチップ及び特に接触面の少なくとも部分的なカバーがなされる。
さらに別の有利な構成によれば、基板はボンディングコンタクトを有しており、ボンディングコンタクトは有利にはプリント配線板に導電接続されている。その結果、有利にはプリント配線板と基板との間に機械的に安定したコンタクト及び／又は導電性のコンタクト及び／又は機械的に製造可能なコンタクトが形成可能である。
さらに別の有利な構成によれば、基板は少なくとも１つの別のチップを有しており、別のチップの第３の主延在平面は第１の主延在平面に対してほぼ平行に配向されている。したがって特に有利には、特にセンサを有するチップ及び別のチップの、種々異なる平面における配置が簡単に実現可能であり、例えば立体的な磁界の測定が磁界センサの形式のチップ及び別のチップにより可能になる。さらに、別のチップが付加的にも又は択一的に専ら電子的な読取りエレメント、評価エレメント、制御エレメント、計算エレメント、記憶エレメント、送信及び／又は受信エレメントを有していることも考慮可能である。
さらに別の有利な構成によれば、チップモジュールは導体層を有する。導体層は、特に基板のチップを有する側に配置されていて、特に接触面とボンディングコンタクトとの間及び／又は接触面と別のチップの別の接触面との間の導電性の接続部を有しており、有利にはボンディングコンタクトの接触接続部を介してチップ若しくは別のチップの電気的な評価又は制御が可能になる。さらに、複数のチップ及び／又は複数の別のチップのネットワーク化（Ｖｅｒｎｅｔｚｕｎｇ）が可能である。導体層は特に伝導性のコーティング層を有している。伝導性のコーティング層がチップモジュール、基板、チップ及び／又は別のチップにコーティングされて形成される。有利には導体層の厚さはチップ厚さ若しくは基板厚さよりも実質的に薄い。
本発明の別の対象は、チップモジュールを製造する方法である。本発明に係る方法では、第１の方法ステップにおいて、予め構造化されたキャリアエレメントに少なくとも１つのチップを備え付け、第２の方法ステップにおいて、基板の第１の主延在平面とチップの第２の主延在平面との間に鋭角が設けられているように、基板を形成するモールド質量体をチップに配置し、第３の方法ステップにおいて、基板をチップと一緒にキャリアエレメントから剥離する。有利には、本発明に係る方法により、先行技術と比べて実質的に簡単且つ廉価なセンサモジュールの製造が可能になる。特に、第２の方法ステップにおいては、単に１回だけのステップで、チップの機械的な保持及び固定のための基板を製造し、かつ、外部の影響からのチップの保護及び絶縁のためのパッケージングも比較的簡単に行えるコストに関して有利な標準製造法において可能になる。これと同時に接続平面に対する第２の主延在平面の傾斜付けが、先に詳細に記載した利点を伴って実現される。有利にはキャリアエレメントは本発明に係る別のセンサモジュールを製造するために再度使用可能である。さらに、本発明に係る方法により、モールド成形ケーシング内での、接続平面に対する種々異なる角度におけるチップの配置が可能になる。モールド成形ケーシングは標準ケーシング寸法を有しており、ひいては標準実装法又は標準ボードにおいて使用可能である。第２の方法ステップにおいて、有利にはモールド質量体としてエポキシ樹脂が使用される。モールド質量体は特に基板の形成のために有利には、トランスファモールド、圧縮モールド又は液体モールドといったモールド法において被着され、硬化される。択一的には樹脂複合体を、関連している層として積層（シートモールディング）するので、有利にはキャリアプレートと埋設されたチップを供えたプレスチック層とから組み合わされている複合体がもたらされる。
有利な構成によれば、時間的に第１の方法ステップよりも先に実施される第０の方法ステップにおいて、キャリアエレメントを、チップを備え付けたい表面領域がキャリアエレメントの第４の主延在平面に対して鋭角を有するように予備構造化される。したがって、有利にはチップを第１の主延在平面に対して任意の角度で配置することができ、かつ／又は複数のチップを任意の三次元構造において配置することができる。
他の有利な構成によれば、第０の方法ステップにおいて、チップを備え付けたいキャリアエレメントの表面領域にフィルムを、特にラミネート法においてコーティングし、かつ／又はキャリアエレメントを、特にホットスタンピング加工（Ｈｅｉｓｓｐｒａｅｇｅｎ）により予備構造化されたフィルムから製造する。特に有利には、フィルムは特に二面で接着するフィルムを有しており、これによりチップはキャリアエレメントにおいて予め固定される。フィルムのしわ形成を防ぐために、有利にはフィルムの前成形はホットスタンピング加工により行われる。フィルムの十分な強度若しくは厚さにおいて、三次元的な構造がホットスタンピング加工により有利には単にフィルムに製造される。この場合、キャリアエレメントは単に予備構造化されたフィルムを有するだけか、又は予備構造化されたフィルムが択一的に付加的に１つの平坦なキャリアに設けられ、その結果、キャリアエレメントはフィルムも平坦なキャリアも有する。特に有利には、キャリアエレメントは三次元に予め構造化された半導体ウェハを有している。半導体ウェハは特に有利には標準半導体法において処理することができる。
さらに別の有利な構成によれば、第１の方法ステップにおいて、キャリアエレメントに少なくとも１つの別のチップを備え付けるようになっており、有利には別のチップの第３の主延在平面が第１及び／又は第４の主延在平面に対してほぼ平行に配向されている。有利には、複数のチップ及び／又は複数の別のチップの三次元的な構造における配置が可能になる。有利には、複数のチップ及び／又は複数の別のチップは総合パッケージ（Ｇｅｓａｍｔｐａｋｅｔ）として、基板を形成するモールド質量体で一緒に射出成形される。
さらに別の有利な構成によれば、第４の方法ステップにおいて、導体層を基板、チップ及び／又は別のチップに配置する、かつ／又は第５の方法ステップにおいて基板をプリント配線板にボンディングするようになっている。したがって特に有利には、複数のチップ及び／又は複数の別のチップが一緒にプリント配線板に導電接続される。導体層を有利には標準半導体法若しくは慣行の標準薄膜技術において提供するかつ／又は構造化する。
さらに別の有利な構成によれば、第１の方法ステップにおいて、キャリアエレメントに複数のチップ及び／又は別のチップを備え付ける、かつ／又は時間的に特に第５の方法ステップよりも先に実施される第６の方法ステップにおいて、複数のチップモジュールを個別化するために基板を分割する。したがって有利には、比較的大きな個数における本発明に係るチップモジュールの特に廉価な製造が可能である。第５の方法ステップは、有利には鋸断プロセス及び／又はレーザ分割プロセスを有している。
本発明の第１の実施の形態に基づく本発明に係るチップモジュールを製造する第１、第２、第３、第４の仮構造の概略的な断面図である。 本発明の第１の実施の形態に基づく本発明に係るチップモジュールを製造する第１、第２、第３、第４の仮構造の概略的な断面図である。 本発明の第１の実施の形態に基づく本発明に係るチップモジュールを製造する第１、第２、第３、第４の仮構造の概略的な断面図である。 本発明の第１の実施の形態に基づく本発明に係るチップモジュールを製造する第１、第２、第３、第４の仮構造の概略的な断面図である。 本発明の第１の実施の形態に基づく本発明に係るチップモジュールの概略的な断面図である。 本発明の第２の実施の形態に基づく本発明に係るチップモジュールの概略的な断面図である。
以下に、本発明の実施の形態を図面を参照して詳細に説明する。
各図面においては、同じ部材は常に同じ符号を有しているので、通常、それぞれ一回限り触れるか若しくは言及する。
図１〜４には、本発明の第１の実施の形態に基づく、本発明に係るチップモジュール１を製造する第１、第２、第３、第４の仮構造（Ｖｏｒｌａｅｕｆｅｒｓｔｒｕｋｔｕｒ）の概略的な断面図が示されている。図１に示した第１の実施の形態により、予備構造化されたキャリアエレメント８にチップ３と別のチップ３０とを備え付ける第１の方法ステップが示されている。チップ３と別のチップ３０とはそれぞれＳＭＤ構成部材として構成されており、キャリアエレメント８寄りのチップ３及び別のチップ３０の側に接触面５と別の接触面５０とを有している。キャリアエレメント８はチップ３と別のチップ３０とを備えたキャリアエレメント８の側に三次元の構造２０を有している。三次元の構造２０は先行する第０の方法ステップ（図示せず）において、特にシートのホットスタンピング加工により製造される。構造２０は、チップ３の第２の主延在平面３′がキャリアエレメント８の第４の主延在平面８′と鋭角４を形成し、別のチップ３０の第３の主延在平面３０′が第４の主延在平面８′に対してほぼ平行に配向されているように形成されている。チップ３と別のチップ３０とは特に両面接着シートによってキャリアエレメント８に接着されている。第２の方法ステップは図２に示した第２の仮構造に基づき記す。キャリアエレメント８、チップ３及び別のチップ３０に、基板２を形成するためにモールド質量体を射出成形する。チップ３と別のチップ３０とは基板２内に、単にチップ３と別のチップ３０′とのキャリアエレメント８寄りの面、ひいては接触面５と別の接触面５０とがモールド質量体によって被覆されないように埋め込まれている。チップ３の第２の主延在平面３′は基板２の第１の主延在平面２′と共に鈍角４も形成する。図３に示した第３の仮構造に基づき、第３の方法ステップを示す。モールド質量体の硬化後に基板２をチップ３と別のチップ３０と共にキャリアエレメント８から剥離する。両面接着シートは比較的弱接着性に構成されているので、接触面５と別の接触面５０とはこうして露出し、図４に示した第４の仮構造に基づき示した次の第４の方法ステップにおいて、導体層７、場合によって別の保護層、絶縁層及び／又は誘電性の層によって被覆される。有利には、導体層７は基板２の、チップ３と別のチップ３０とを有する側にボンディングコンタクト６が形成されるように構造化される。ボンディングコンタクト６はチップ３と別のチップ３０との接触面５に導電接続される。さらに選択的には、レイアウト設計（Ｅｎｔｆｌｅｃｈｔｕｎｇ）のために、ポリイミドといった誘電体が基板２に被着され、フォトリソグラフィ式に構造化される。ボンディングコンタクト６は、第４の仮構造から機械的にプリント配線板を備付け可能であるＳＭＤ構成部材を形成する。さらに選択的には、導電接続部がチップ３の接触面５と別のチップ３０の接触面５との間に製造される。
図５には、本発明の第１の実施の形態に基づく、本発明に係る３つのチップモジュール１の概略的な断面図が示されている。第１の実施の形態は図４に示した第４の仮構造とほぼ同じである。基板２は第５の方法ステップにおいては、例えば鋸断プロセス又はレーザ分離プロセスにおいて個別化されるので、３つの同じチップモジュール１が製造される。３つのチップモジュール１のボンディングコンタクト６にはそれぞれろう付ボール若しくははんだボール６′が設けられているので、チップモジュール１は第６の方法ステップ（図示せず）において、ＳＭＤ構成部材として簡単にプリント配線板にろう付することができる。各チップモジュール１は２つのチップと１つの別のチップ３０とを有しており、２つのチップ３は種々異なる構造表面に配置されているので、３つの全ての構成素子（Ｂａｕｓｔｅｉｎ）が互いに種々異なる方向付けがなされている。
図６には、本発明の第２の実施の形態に基づく、本発明に係るチップモジュール１の概略的な断面図が示されている。第２の実施の形態は図５に示した第１の実施の形態にほぼ一致している。第２の実施の形態は第１の実施の形態とは異なり、単に唯一のチップ３を有するだけであり、別のチップ３０は有していない。
１ チップモジュール、 ２，２０ 基板、 ２′ 第１の主延在平面、 ３ チップ、 ３′ 第２の主延在平面、 ４ 鋭角、 ５，５０ 接触面、 ６ ボンディングコンタクト、 ６′ ろう付ボール、 ７ 導体層、 ８ キャリアエレメント、 ８′ 第４の主延在平面、 ８″ 表面領域、 ３０ 別のチップ、 ３０′ 第３の主延在平面

Claims (10)

  1. 基板（２）と、該基板（２）に接続された少なくとも１つのチップ（３）とを備えたチップモジュール（１）であって、基板（２）は第１の主延在平面（２′）を有し、チップ（３）は第２の主延在平面（３′）を有し、第１の主延在平面（２′）と第２の主延在平面（３′）との間に鋭角（４）が形成されている、チップモジュール（１）において、
    基板（２）はモールドケーシングを有していることを特徴とする、チップモジュール。
  2. チップ（３）及び／又はチップモジュール（１）はＳＭＤ構成部材を有しており、チップ（３）は特に接触面（５）を有しており、該接触面（５）はチップ（３）の基板（２）とは反対の側に配置されており、基板（２）は有利にはボンディングコンタクト（６）を有しており、該ボンディングコンタクト（６）はプリント配線板と特に有利には導電的に接続されていることを特徴とする、請求項１記載のチップモジュール。
  3. チップ（３）は少なくとも部分的に基板（２）内に埋設されており、特に接触面（５）は基板（２）に対して露出して設けられていることを特徴とする、請求項１又は２記載のチップモジュール。
  4. 基板（２）は少なくとも１つの別のチップ（３０）を有しており、該別のチップ（３０）の第３の主延在平面（３０′）が第１の主延在平面（２）に対してほぼ平行に配向されていることを特徴とする、請求項１から３までのいずれか一項記載のチップモジュール。
  5. チップモジュール（１）は導体層（７）を有しており、該導体層（７）は特に基板（２）のチップ（３）を有する側に配置されており、かつ、接触面（５）とボンディングコンタクト（６）との間、及び／又は、接触面（５）と別のチップ（３０）の別の接触面（５０）との間に特に導電性接続部を有していることを特徴とする、請求項１から４までのいずれか一項記載のチップモジュール。
  6. 特に請求項１から５までのいずれか一項記載のチップモジュール（１）を製造する方法において、
    第１の方法ステップにおいて、予め構造化されたキャリアエレメント（８）に少なくとも１つのチップ（３）を実装し、
    第２の方法ステップにおいて、チップ（３）に基板（２）の製造のためのモールド質量体を、前記基板の第１の主延在平面（２′）とチップ（３）の第２の主延在平面（３′）との間に鋭角（４）が形成されているように配置し、
    第３の方法ステップにおいて、基板（２）をチップ（３）と一緒にキャリアエレメント（８）から剥離する、
    ことを特徴とする、チップモジュールを製造する方法。
  7. 時系列的に第１の方法ステップより先に実施する第０の方法ステップにおいて、キャリアエレメント（８）を、チップ（３）を実装したい表面領域（８″）が前記キャリアエレメントの第４の主延在平面（８′）に対して鋭角（４）を有するように予め構造化し、かつ／又は、第０の方法ステップにおいて、キャリアエレメント（８）の、チップ（３）を実装したい表面領域（８″）にフィルムをコーティングし、かつ／又は、第０の方法ステップにおいて、キャリアエレメント（８）を特にホットスタンピング加工により予め構造化されたフィルムから製造することを特徴とする、請求項６記載の方法。
  8. 第１の方法ステップにおいて、キャリアエレメント（８）に少なくとも１つの別のチップ（３０）を実装し、有利には別のチップ（３０）の第３の主延在平面（３０′）が、第１及び／又は第４の主延在平面（２′，８′）に対してほぼ平行に配向されていることを特徴とする、請求項６又は７記載の方法。
  9. 第４の方法ステップにおいて、導体層（７）を基板（２）、チップ（３）及び／又は別のチップ（３０）に配置し、かつ／又は、第５の方法ステップにおいて、基板（２）をプリント配線板にろう付するかつ／又は接着することを特徴とする、請求項６から８までのいずれか一項記載の方法。
  10. 第１の方法ステップにおいて、キャリアエレメント（８）に複数のチップ（３）及び／又は別のチップ（３０）を実装し、かつ／又は、時系列的に特に第５の方法ステップより先に実施される第６の方法ステップにおいて、基板（２）を分割して複数のチップモジュール（１）に個別化することを特徴とする、請求項６から９までのいずれか一項記載の方法。
JP2010074638A 2009-03-27 2010-03-29 チップモジュール並びにチップモジュールを製造する方法 Pending JP2010232663A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009001932A DE102009001932A1 (de) 2009-03-27 2009-03-27 Chipmodul und Verfahren zur Herstellung eines Chipmoduls

Publications (1)

Publication Number Publication Date
JP2010232663A true JP2010232663A (ja) 2010-10-14

Family

ID=42663852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010074638A Pending JP2010232663A (ja) 2009-03-27 2010-03-29 チップモジュール並びにチップモジュールを製造する方法

Country Status (4)

Country Link
US (1) US8198130B2 (ja)
JP (1) JP2010232663A (ja)
DE (1) DE102009001932A1 (ja)
IT (1) IT1400084B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201123377A (en) * 2009-12-16 2011-07-01 Raydium Semiconductor Corp Electronic chip and substrate with void
US8316552B1 (en) * 2011-05-05 2012-11-27 Honeywell International Inc. Systems and methods for three-axis sensor chip packages
CN102385043B (zh) * 2011-08-30 2013-08-21 江苏多维科技有限公司 Mtj三轴磁场传感器及其封装方法
JP2014209091A (ja) 2013-03-25 2014-11-06 ローム株式会社 半導体装置
EP2957881A1 (de) * 2014-06-18 2015-12-23 Technische Universität Darmstadt Messaufnehmersystem, Messaufnehmerelement, Verfahren zur Herstellung des Messaufnehmerelements und Einlegteil mit dem Messaufnehmerelement
DE102019205149A1 (de) 2019-04-10 2020-10-15 Robert Bosch Gmbh Elektronisches Modul und Verfahren zu dessen Herstellung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001290056A (ja) * 2000-04-07 2001-10-19 Seiko Epson Corp プラットフォーム及び光モジュール並びにこれらの製造方法並びに光伝達装置
JP2002076185A (ja) * 2000-08-25 2002-03-15 Toshiba Corp 回路基板装置及びその製造方法
JP2003318323A (ja) * 2002-04-19 2003-11-07 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2004006752A (ja) * 2002-03-27 2004-01-08 Yamaha Corp 磁気センサおよびその製造方法
JP2006337069A (ja) * 2005-05-31 2006-12-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2008216181A (ja) * 2007-03-07 2008-09-18 Citizen Holdings Co Ltd 方位センサ及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4106932A1 (de) * 1991-03-05 1992-09-10 Bosch Gmbh Robert Neigungssensor
DE10250321A1 (de) 2001-12-14 2003-06-26 Bosch Gmbh Robert Verfahren und Anordnung zur Erfassung eines räumlichen Bewegungszustandes bewegter Objekte
EP1892537B1 (en) * 2002-07-29 2011-05-25 Yamaha Corporation Three-axis magnetic sensor
JP4627632B2 (ja) * 2004-05-17 2011-02-09 Ｏｋｉセミコンダクタ株式会社 半導体装置
US7595548B2 (en) * 2004-10-08 2009-09-29 Yamaha Corporation Physical quantity sensor and manufacturing method therefor
US20070152315A1 (en) * 2006-01-03 2007-07-05 Samsung Electronics Co.; Ltd Multi-die package and method for fabricating same
KR100997787B1 (ko) * 2008-06-30 2010-12-02 주식회사 하이닉스반도체 적층 반도체 패키지 및 이의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001290056A (ja) * 2000-04-07 2001-10-19 Seiko Epson Corp プラットフォーム及び光モジュール並びにこれらの製造方法並びに光伝達装置
JP2002076185A (ja) * 2000-08-25 2002-03-15 Toshiba Corp 回路基板装置及びその製造方法
JP2004006752A (ja) * 2002-03-27 2004-01-08 Yamaha Corp 磁気センサおよびその製造方法
JP2003318323A (ja) * 2002-04-19 2003-11-07 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2006337069A (ja) * 2005-05-31 2006-12-14 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2008216181A (ja) * 2007-03-07 2008-09-18 Citizen Holdings Co Ltd 方位センサ及び電子機器

Also Published As

Publication number Publication date
DE102009001932A1 (de) 2010-09-30
ITMI20100473A1 (it) 2010-09-28
US20100252939A1 (en) 2010-10-07
IT1400084B1 (it) 2013-05-17
US8198130B2 (en) 2012-06-12

Similar Documents

Publication Publication Date Title
US8520396B2 (en) Method for producing an electronic module
JP6822940B2 (ja) 回路基板
US8902604B2 (en) Component support and assembly having a MEMS component on such a component support
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
US11574849B2 (en) Package with embedded electronic component being encapsulated in a pressureless way
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2010232663A (ja) チップモジュール並びにチップモジュールを製造する方法
KR20130103600A (ko) 케이스형 전기 소자
US20180350725A1 (en) Electronic Device With a Plurality of Component Carrier Packages Being Electrically and Mechanically Connected
WO2017168342A1 (en) Component embedding in thinner core using dielectric sheet
KR20190018135A (ko) 모듈 및 복수의 모듈을 제조하는 방법
KR20110100127A (ko) 접속용 패드의 제조 방법
US20170196094A1 (en) Electronic component packaged in a flexible component carrier
KR101131289B1 (ko) 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP2020113761A (ja) センサユニットならびに基板およびキャリアを相互接続する方法
US9624093B2 (en) Method and apparatus of making MEMS packages
US11410965B2 (en) Electronic device with embedded component carrier
US20080237894A1 (en) Integrated circuit package and method for the same
KR101147343B1 (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법
JP2006310821A (ja) 半導体モジュールおよびその製造方法
KR20160084143A (ko) 전자소자 내장기판 및 그 제조 방법
KR20140081231A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2009049281A (ja) 半導体センサモジュール

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151214