TWI574328B - 使用靜電力增強半導體結合之裝置、系統及方法 - Google Patents
使用靜電力增強半導體結合之裝置、系統及方法 Download PDFInfo
- Publication number
- TWI574328B TWI574328B TW104103944A TW104103944A TWI574328B TW I574328 B TWI574328 B TW I574328B TW 104103944 A TW104103944 A TW 104103944A TW 104103944 A TW104103944 A TW 104103944A TW I574328 B TWI574328 B TW I574328B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- electrode
- substrates
- conductor
- support surface
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title description 29
- 239000000758 substrate Substances 0.000 claims description 182
- 239000004020 conductor Substances 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 11
- 230000002708 enhancing effect Effects 0.000 claims description 6
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 6
- 238000010168 coupling process Methods 0.000 claims 6
- 238000005859 coupling reaction Methods 0.000 claims 6
- 230000002093 peripheral effect Effects 0.000 claims 5
- 238000007789 sealing Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 45
- 239000007789 gas Substances 0.000 description 11
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 6
- 229910052732 germanium Inorganic materials 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000004299 exfoliation Methods 0.000 description 2
- 238000009616 inductively coupled plasma Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 210000002304 esc Anatomy 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005405 multipole Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
- H01L21/6833—Details of electrostatic chucks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
- H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
- H05H1/00—Generating plasma; Handling plasma
- H05H1/24—Generating plasma
- H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Description
本技術係關於半導體裝置、系統及方法。特定言之，本技術之一些實施例係關於用於增強半導體材料之間之結合的裝置、系統及方法。
在半導體製造中，存在用於對一半導體基板添加一材料層之若干個程序，包含將一材料層自一半導體基板傳送至另一半導體基板。此等程序包含用於形成絕緣體上矽(「SOI」)晶圓、絕緣體上半導體金屬(「SMOI」)晶圓及多晶氮化鋁上矽(「SOPAN」)晶圓之方法。例如，圖1A至圖1D係繪示用於將一矽材料自一基板傳送至另一基板之一先前技術方法中之一半導體總成的部分示意橫截面圖。圖1A繪示包含一基座材料104及在該基座材料104上之氧化物材料102的一第一基板100。如圖1B中所展示，接著將一第二基板120定位於第一基板100上用於結合(如箭頭A所指示)。第二基板120亦包含一矽材料124及在該矽材料124上之氧化物材料122。將第二基板120定位於第一基板100上使得第一基板氧化物材料102接觸第二基板氧化物材料122且形成氧化物-氧化物結合。矽材料124具有一第一部分124a及由在第一部分124a之一面向下表面下方一選定距離處之一剝落材料130所描繪的一第二部分124b。該剝落材料130可係(例如)氫、硼及/或其他剝落劑
之一植入區域。
圖1C繪示藉由將第一基板100結合至第二基板120形成之半導體總成。一旦基板100、120結合，即藉由加熱總成使得剝落材料130切割矽材料124以自第二部分124b移除半導體材料124之第一部分124a。如圖1D中所展示，第二部分124b保持附接至第一基板100，且具有所要之厚度用於在第二部分124b中及/或上形成半導體組件。可再循環矽材料124之第一部分124a以對其他第一基板供應矽材料之額外厚度。
將矽材料自一基板傳送至另一基板之一挑戰係第一與第二基板之間的不良結合可大大影響程序之良率及成本。在傳送程序中，「結合」大體上包含使兩個鏡面拋光之半導體基板彼此黏合而無需施加任意宏觀黏合層或外力。在層傳送程序期間及/或之後，不良結合可在兩個結合基板表面之間造成空隙、島狀物或其他缺陷。例如，特定材料之材料性質可導致不良結合，諸如具有SMOI之一金屬的矽或具有SOPAN之矽的聚氮化鋁表面。
習知結合程序亦包含在一時段內施加一外部機械力(例如，一重量或一壓縮力)至第一及第二基板。除添加時間、添加成本及減少產量外，使用一外力之結合程序遭受若干個缺陷。第一，施加在第二基板上之向下力未均勻分佈且可在基板中造成缺陷或甚至使一或兩個基板破損。第二，因為力未均勻分佈，所以在具有最高力集中度之區域中，所施加之機械力的量值被限制於最大允許力，此意謂基板之其他區域不經歷最大力。第三，使用一外部機械力可污染半導體總成。最後，因為由先前化學機械平坦化處理變成碟狀使氧化物層難以彼此結合，一些半導體裝置在底層之表面構形中可具有大凹陷。
100‧‧‧第一基板
102‧‧‧第一基板氧化物材料
104‧‧‧基座材料
120‧‧‧第二基板
122‧‧‧第二基板氧化物材料
124‧‧‧矽材料
124a‧‧‧第一部分
124b‧‧‧第二部分
130‧‧‧剝落材料
300‧‧‧隔離結合系統
301‧‧‧單極靜電卡盤(ESC)
302‧‧‧介電基座
303‧‧‧第一基板/處置基板
303a‧‧‧頂部表面
304‧‧‧電極
305‧‧‧第二基板/施體基板
305a‧‧‧底部表面
306‧‧‧基座材料
307‧‧‧基板總成
308‧‧‧第一氧化物層
309‧‧‧第二氧化物層
310‧‧‧半導體材料
312‧‧‧導體
314‧‧‧電源供應器
316‧‧‧支撐表面
318‧‧‧連接器
320‧‧‧介電障壁
322‧‧‧結合介面
400‧‧‧結合系統
401‧‧‧ESC
402‧‧‧介電基座
403‧‧‧第一基板
404‧‧‧電極
405‧‧‧第二基板
406‧‧‧基座材料
408‧‧‧第一氧化物層
409‧‧‧第二氧化物層
410‧‧‧半導體材料
412‧‧‧電元件
414‧‧‧電源供應器
416‧‧‧支撐表面
420‧‧‧介電障壁
422‧‧‧電漿腔室
423‧‧‧導體
424‧‧‧電漿源
426‧‧‧真空源
A‧‧‧箭頭
d‧‧‧厚度
F‧‧‧靜電力
G‧‧‧接地源
P‧‧‧電漿氣體
V‧‧‧所施加之電壓
參考下列圖式可更好瞭解本技術之許多態樣。圖式中之組件不
一定按比例。反之，重點在於清晰地繪示本技術之原理。
圖1A至圖1D係根據先前技術之用於傳送及結合一半導體層的一方法中之各個階段的示意橫截面圖。
圖2A係根據本技術組態之一結合系統之一示意橫截面圖。
圖2B係支撐一半導體總成之圖2A中之結合系統的一示意橫截面圖。
圖3係根據本技術之另一實施例組態之一結合系統的一示意橫截面圖。
下文參考用於增強基板至基板結合之程序描述本技術之若干個實施例。下文參考半導體裝置及基板描述特定實施例之諸多細節。全文使用術語「半導體裝置」、「半導體基板」或「基板」以包含各種製品，包含(例如)具有適用於半導體製程之一形狀因數之其他材料的半導體晶圓或基板。下文所描述之程序的若干者可用以改良基板上及/或之間的結合。
圖2A至圖3係根據本技術之實施例之增強結合系統及方法的部分示意橫截面圖。在下列描述中，共用動作及結構由相同之參考符號識別。儘管圖2A至圖3中所繪示之處理操作及相關結構涉及基於SOI之傳送，然在特定實施例中，程序可用以增強基於其他材料之傳送層方法(諸如基於SMOI之傳送、基於SOPAN之傳送及類似者)中的結合。
圖2A係一隔離結合系統300(「系統300」)之一實施例的一橫截面側視圖，且圖2B係支撐一基板總成307之系統300的一橫截面側視圖。如圖2B中所展示，基板總成307包含一第一基板303(例如，一處置基板)及在該處置基板303上之一第二基板305(例如，一施體基板)。第一基板303可具有一基座材料306及第一氧化物層308，且第二基板305可包含一半導體材料310及一第二氧化物層309。基座材料306可係
一絕緣體、多晶矽氮化鋁、一半導體材料(例如，矽(1,0,0)、碳化矽等等)、一金屬或另一合適之材料。半導體材料310可包含(例如)一矽晶圓，該矽晶圓由矽(1,1,1)或尤其適用於磊晶形成半導體組件或其他類型之組件的其他半導體材料製成。在其他實施例中，僅第一或第二基板303、305之一者可包含氧化物層。另外，可相對於圖2B中所展示之定向將第一及第二基板303及305之定向反轉。
如圖2B中所展示，可將第二基板305定位於第一基板303上使得第二基板305之第二氧化物層309接觸第一基板303之第一氧化物層308。如此，第一及第二氧化物層308、309所共用之接觸表面在第一與第二基板303、305之間形成一結合介面322。另外，第一及第二氧化物層308、309在第一與第二基板303、305之間形成一介電障壁320。該介電障壁320可具有介於大約1nm與大約20μm之間之一厚度d。在一特定實施例中，該介電障壁320可具有介於大約1μm與大約10μm之間之一厚度d。
一起參考圖2A及2B，系統300可包含具有一電極304、一導體312及一電源供應器314之一單極靜電卡盤(ESC)301。在一些實施例中，ESC 301包含承載電極304之一介電基座302。電極304可包含經組態以收納第一基板303及/或基板總成307之一支撐表面316。電源供應器341耦合至電極304且經組態以供應一電壓至電極304，且導體312電耦合至一接地源G。可將基板總成307定位於電極304之支撐表面316上，且導體312可接觸基板總成307與介電障壁320相反之一部分。在圖2B中所展示之實施例中，第一基板303接觸電極304且第二基板305接觸導體312。
導體312可係經由一連接器318連接至接地源G之一單一接觸針或墊。導體312可經組態以接合基板總成307背對ESC 301之表面的全部或一部分。例如，如圖2B中所展示，導體312可係覆蓋第二基板305
之表面之僅一部分的一墊，且可將導體312定位於第二基板305之中心上。在其他實施例中，導體312可接觸第二基板305之任意其他部分及/或導體312可具有與第二基板相同的尺寸(以虛線展示)。儘管在圖2B中所展示之實施例中，導體312包含僅一單一接觸墊，然在其他實施例中，導體312可具有以跨第二基板305提供所要之電流分佈的一型態組態之多個針、墊或其他導電特徵。在其他實施例中，導體312可具有任意尺寸、形狀及/或組態，諸如同心環、一多邊形墊陣列等等。
不同於習知ESC，本技術之ESC 301不具有將電極304與第一基板303及/或基板總成307分隔的一介電層。換言之，當第一基板303在支撐表面316上時，第一基板303直接接觸電極304無需附接至電極304之支撐表面316的一介電材料。儘管在一些情況下，第一基板303之一底部表面可包含一原生氧化物膜，然該膜非常薄(例如，10至20Å)且因此在電極304與第一基板303之間提供可忽略電阻。因此，施加至電極304之電壓直接傳至第一基板303。因為第一基板303直接接觸電極304且具有可忽略內部電阻，所以一習知的雙極或多極ESC不可與系統300一起使用，因為第一基板將在電極之間提供一直接電連接且使系統短路。
在操作中，將第一基板303定位於支撐表面316上使其與電極304直接電接觸。若仍未將第二基板305定位於第一基板303上，則可手動地或由機器人將第二基板305放置於第一基板303上。例如，如圖2B中所展示，連接器318可採取可支撐第二基板305且在第一基板303上移動第二基板305之一導電機器人臂的形式。機器人臂在一末端可包含一負壓源(未展示)，其接合且固持第二基板305直至達成一所要之位置。
一旦第二基板305在與第一基板303結合之適當位置上，即可放置導體312使其與第二基板305接觸。接著啟動電源供應器314以施加
一電壓至電極304。如先前所討論，第一基板303作為電極304之一延續操作，因為第一基板303直接接觸電極304，在兩者之間無需一介電材料。因此，一電荷在第一基板303之一頂部表面303a上或附近累積，藉此造成一相反的電荷在第二基板305之一底部表面305a上或附近累積。因此，跨介電障壁320在第一基板與第二基板303、305之間建立一電位。該電位創造將第二基板305拉向第一基板303且增強第一與第二基板303、305之間之結合的一靜電力F。
由系統300所產生之靜電力F顯著大於習知系統之靜電力，因為其改良與第一基板之電接觸且減小第一與第二基板303、305之間的介電距離。靜電力F之量值可由下列方程式(1)判定：
，其中
k係一介電常數；d係介電層厚度；及V係所施加之電壓。
如方程式(1)所指示，介電層厚度d越小及/或所施加之電壓V越大，則靜電力F越大。如此，可藉由調整所施加之電壓V及/或介電層厚度d以控制靜電力F之量值。在一些實施例中，系統300可包含藉由調整所施加之電壓V以自動控制靜電力F之量值、持續時間及/或時序的一控制器(未展示)。
相較於施加一外部機械力之用於增強基板結合的習知方法，預期系統300及相關方法提供若干個優勢。第一，由系統300達成之靜電力F的量值顯著大於由習知機械力應用所施加之壓縮力。舉例而言，在一6英寸晶圓上，機械力產生裝置可施加100kN之一最大力，而當前系統可產生大於200kN之一靜電力F。又，相較於習知方法及系統，系統300可跨基板303、305均勻地分佈靜電力F。如藉由上文方程式(1)所證明，靜電力F之量值僅取決於兩個變數：所施加之電壓V及
介電層厚度d。跨基板303、305之橫截面區域，所施加之電壓V及介電層厚度d兩者本質上恆定。另外，在利用一機械壓縮力之習知方法中，將需使處置基板及/或基板總成自一機器移動至下一機器及/或將需使一力產生機器移動至處置基板及/或基板總成附近中。然而，當前系統不需要機器或基板之任意移動且可藉由調整所施加之電壓達成增強結合。如此，本技術之系統300可以一更低之成本及更高之產量操作。
圖3係根據本技術組態之一結合系統400(「系統400」)之另一實施例的一橫截面側視圖。第一基板403、第二基板405及ESC 401可大體上與圖2A及圖2B中所描述之第一基板303、第二基板305及ESC 301相似，且類似參考數字指代該等組件。例如，介電基座402、基座材料406、第一氧化物層408、第二氧化物層409、半導體材料410及支撐表面416可大體上與圖2A及圖2B中所描述之介電基座302、基座材料306、第一氧化物層308、第二氧化物層309、半導體材料310及支撐表面316相似，且類似參考數字指代該等組件。然而，替代具有如圖3中所展示之採取一導電針或墊之形式的一導體，系統400包含一電漿源424、填充有界定電耦合至一電漿氣體P之一導體423的電漿氣體P之一電漿腔室422。電漿氣體P導電使得電漿氣體P亦係一導體。導體423(例如)可經由一電元件412(例如，一天線、一電極等等)電連接至一接地源G。如圖3中所展示，電漿腔室422圍繞第二基板405之至少一部分延伸。如此，第一基板403及/或電極404與電漿腔室422電隔離。
電漿氣體P可係一稀有、易離子化之電漿氣體，諸如氬氣(Ar)、氦氣(He)、氮氣(N2)及其他者。電漿源424可係一電感耦合電漿(「ICP」)源、微波、射頻(「RF」)源及/或其他合適之源。主體中之一電漿氣體用作一虛擬導體。當將電漿氣體P釋放至電漿腔室422中
時，電漿氣體P使第二基板405充電。電源供應器414之啟動跨介電障壁420創造一電位差，藉此在基板403、405之間產生一靜電力F。
在一些實施例中，系統400亦可包含連接至電漿腔室422之一真空源426，該真空源426向下吸取電漿氣體。系統400亦可包含通常與真空腔室系統相關之額外特徵，諸如電源調節器(例如，整流器、濾波器等等)、壓力感測器及/或其他合適之機械/電子組件。
相較於習知系統，系統400提供若干個優勢，包含上文參考系統300所討論之該等優勢。另外，系統400可減少污染，因為在一加壓、密封電漿腔室422中實施增強結合。
上文所描述之系統及方法之任一者可包含用以加速基板處理之額外特徵。例如，上文系統之任一者可包含用以自動化結合及/或層傳送程序之一或多個特徵，諸如用於自系統載入及卸載基板之起模針及/或機器人傳送臂。
由上所述，將明白本文已出於圖解說明之目的描述本發明之特定實施例，然在不偏離本發明之範疇的情況下，可進行各種修改。因此，僅由隨附申請專利範圍限制本發明。
100‧‧‧第一基板
102‧‧‧第一基板氧化物材料
104‧‧‧基座材料
Claims (24)
- 一種用於增強晶圓結合之方法，該方法包含：將一基板總成定位於一單極靜電卡盤(「ESC」)上，該ESC具有一電極，該電極具有一導電支撐表面；將該基板總成之一第一基板定位於該電極之該支撐表面上使該支撐表面直接接觸該第一基板之一中央部分及一周邊部分，其中該基板總成進一步包含該第一基板上之一第二基板；將一導體電耦合至該第二基板；施加一電壓至該電極，藉此在該第一基板與該第二基板之間創造一電位，該電位在該第一與該第二基板之間產生一靜電力。
- 如請求項1之方法，其進一步包括經由該電極將來自一電源供應器之一電壓施加至該第一基板。
- 如請求項1之方法，其進一步包括藉由在該第一基板之一頂部表面上或附近累積一第二電荷以在該第二基板之一底部表面上或附近累積一第一電荷，其中該第一電荷與該第二電荷相反。
- 如請求項1之方法，其進一步包括以至少200kN之一力朝向該第一基板推進該第二基板。
- 如請求項1之方法，其進一步包括藉由調整施加至該第一電極之該電壓調整該第一與該第二基板之間的該靜電力。
- 如請求項1之方法，其進一步包括跨該第一基板之一頂部表面及該第二基板之一底部表面均勻分佈該靜電力。
- 如請求項1之方法，其中該導體包括一接觸墊，且將該第二基板電耦合至該導體包含定位該接觸墊使其與該第二基板直接接觸。
- 如請求項1之方法，其中該導體包括一電漿氣體，且將該第二基板電耦合至該導體包括當該電漿氣體接觸該第二基板時使該電漿氣體電偏壓。
- 如請求項1之方法，其進一步包括當推進該第二基板使其抵靠該第一基板時於一加壓腔室中密封該基板總成。
- 如請求項1之方法，其進一步包括將該基板總成之該第一基板定位於該電極之該支撐表面上使該支撐表面接觸該第一基板之一整個底部表面。
- 如請求項1之方法，其中該支撐表面跨該第一基板之直徑電接觸該第一基板。
- 如請求項1之方法，其中該支撐表面環繞地沿著該第一基板之周邊電接觸該第一基板。
- 一種用於增強一第一基板與一第二基板之間之結合的系統，，該第一基板具有一中央部分及一周邊部分該系統包括：一單極靜電卡盤，其具有經組態以收納該第一基板之一支撐表面，該卡盤包含一介電基座及至少部分在該介電基座內之一電極，其中該電極之一頂部表面界定經組態以直接電接觸該第一基板之該中央部分及該周邊部分之該支撐表面的至少一部分；一導體，其經組態以電耦合至該第二基板；及一電源供應器及接地件，其等分別電耦合至該電極及該導體，其中該電源供應器經組態以以在該電極與該導體之間施加一電偏壓。
- 如請求項13之系統，其中該靜電卡盤在該電極與該基板總成之間不包含一介電層。
- 如請求項13之系統，其中該導體包含一接觸墊。
- 如請求項15之系統，其中該接觸墊經組態以接觸該第二基板之一頂部表面的至少一部分。
- 如請求項13之系統，其進一步包括定位於一電漿腔室中之一電元件，該電元件經組態以在該電漿腔室中使一電漿氣體通電。
- 如請求項17之系統，其中該電漿腔室經組態以接觸該第二基板之至少一部分且與該第一基板電隔離。
- 如請求項17之系統，其進一步包括耦合至該電漿腔室之一真空源。
- 如請求項13之系統，其中該電極之該頂部表面界定該整個支撐表面經組態以直接電接觸該第一基板。
- 一種用於利用一單極靜電卡盤增強晶圓結合之方法，該靜電卡盤包含一電極，該方法包含：將該電極電耦合至一第一基板，其中電耦合包含將該第一基板之一中央部分及一周邊部分與該電極直接接觸且在該第一基板之該中央部分及該周邊部分與該電極間不具有一介電材料；將一導體電耦合至定位於該第一基板上之一第二基板，其中藉由一介電障壁將該第一基板與該第二基板分隔，該介電障壁具有鄰近該第二基板之一頂部表面及鄰近該第一基板之一底部表面；及在該介電障壁之該頂部及該底部表面上同時施以反向的力。
- 如請求項21之方法，其進一步包括使該第一基板與該第二基板電隔離。
- 如請求項21之方法，其經由該電極將來自一電源供應器之一電壓施加至該第一基板。
- 如請求項21之方法，其藉由在該第一基板之一頂部表面上或附近累積一第二電荷以在該第二基板之一底部表面上或附近累積一第一電荷，其中該第一電荷與該第二電荷相反。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/173,489 US10153190B2 (en) | 2014-02-05 | 2014-02-05 | Devices, systems and methods for electrostatic force enhanced semiconductor bonding |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201543588A TW201543588A (zh) | 2015-11-16 |
| TWI574328B true TWI574328B (zh) | 2017-03-11 |
Family
ID=53755454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104103944A TWI574328B (zh) | 2014-02-05 | 2015-02-05 | 使用靜電力增強半導體結合之裝置、系統及方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (4) | US10153190B2 (zh) |
| EP (1) | EP3103134B1 (zh) |
| JP (1) | JP6543261B2 (zh) |
| KR (1) | KR101975643B1 (zh) |
| CN (1) | CN106062938B (zh) |
| TW (1) | TWI574328B (zh) |
| WO (1) | WO2015119798A1 (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10153190B2 (en) | 2014-02-05 | 2018-12-11 | Micron Technology, Inc. | Devices, systems and methods for electrostatic force enhanced semiconductor bonding |
| DE112016000447T5 (de) * | 2015-01-23 | 2017-11-16 | Gholamreza Chaji | Selektiver Mikrovorrichtungstransfer zu einem Empfängersubstrat |
| US10700120B2 (en) | 2015-01-23 | 2020-06-30 | Vuereal Inc. | Micro device integration into system substrate |
| US20210005493A1 (en) * | 2017-11-28 | 2021-01-07 | Tokyo Electron Limited | Processing apparatus |
| FR3074957A1 (fr) * | 2017-12-08 | 2019-06-14 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de collage par adhesion directe d'un premier substrat a un deuxieme substrat |
| US10991660B2 (en) * | 2017-12-20 | 2021-04-27 | Alpha Anc Omega Semiconductor (Cayman) Ltd. | Semiconductor package having high mechanical strength |
| US11380571B2 (en) * | 2018-12-13 | 2022-07-05 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Chuck assembly and method of securing electrostatic chuck |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897171A (en) * | 1985-11-26 | 1990-01-30 | Tadahiro Ohmi | Wafer susceptor |
| US5102821A (en) * | 1990-12-20 | 1992-04-07 | Texas Instruments Incorporated | SOI/semiconductor heterostructure fabrication by wafer bonding of polysilicon to titanium |
| US20040020602A1 (en) * | 2002-03-26 | 2004-02-05 | Stewart Robert E. | Field-assisted fusion bonding |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE336042B (zh) * | 1967-05-03 | 1971-06-21 | Mallory & Co Inc P R | |
| US3506424A (en) | 1967-05-03 | 1970-04-14 | Mallory & Co Inc P R | Bonding an insulator to an insulator |
| JPS49751A (zh) | 1972-04-18 | 1974-01-07 | ||
| JPH049751A (ja) | 1990-04-27 | 1992-01-14 | Fuji Electric Co Ltd | リン―ケイ酸ガラス中のリンの分析方法 |
| JPH0697400A (ja) * | 1990-11-29 | 1994-04-08 | Texas Instr Inc <Ti> | Ｓｏｉウェーハ及びその製造方法 |
| JP3132029B2 (ja) | 1991-03-18 | 2001-02-05 | ソニー株式会社 | ウエハ貼り合わせ装置 |
| JPH06252369A (ja) | 1993-02-26 | 1994-09-09 | Nippon Steel Corp | 電子デバイス用ガラス基板およびその製造方法 |
| JP3824681B2 (ja) | 1995-06-21 | 2006-09-20 | 株式会社日立製作所 | 陽極接合装置 |
| US6529362B2 (en) | 1997-03-06 | 2003-03-04 | Applied Materials Inc. | Monocrystalline ceramic electrostatic chuck |
| US5886866A (en) * | 1998-07-06 | 1999-03-23 | Applied Materials, Inc. | Electrostatic chuck having a combination electrode structure for substrate chucking, heating and biasing |
| JP3742000B2 (ja) * | 2000-11-30 | 2006-02-01 | 富士通株式会社 | プレス装置 |
| US20050031796A1 (en) * | 2003-08-07 | 2005-02-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for controlling spatial distribution of RF power and plasma density |
| US7431788B2 (en) * | 2005-07-19 | 2008-10-07 | Lam Research Corporation | Method of protecting a bond layer in a substrate support adapted for use in a plasma processing system |
| JP4941307B2 (ja) * | 2005-12-12 | 2012-05-30 | 株式会社村田製作所 | 位置合わせ装置、接合装置及び位置合わせ方法 |
| JP4786693B2 (ja) * | 2008-09-30 | 2011-10-05 | 三菱重工業株式会社 | ウェハ接合装置およびウェハ接合方法 |
| KR101806926B1 (ko) | 2009-07-02 | 2017-12-08 | 가부시키가이샤 크리에이티브 테크놀러지 | 양면 흡착 구조체, 양면 흡착 구조체의 제조방법, 및 양면 흡착 구조체를 이용한 피흡착물의 흡착방법 |
| US8408262B2 (en) * | 2009-10-08 | 2013-04-02 | International Business Machines Corporation | Adaptive chuck for planar bonding between substrates |
| US8619406B2 (en) | 2010-05-28 | 2013-12-31 | Fm Industries, Inc. | Substrate supports for semiconductor applications |
| KR101390962B1 (ko) * | 2013-12-26 | 2014-05-02 | 엘아이지에이디피 주식회사 | 기판합착장치 |
| US10153190B2 (en) | 2014-02-05 | 2018-12-11 | Micron Technology, Inc. | Devices, systems and methods for electrostatic force enhanced semiconductor bonding |
-
2014
- 2014-02-05 US US14/173,489 patent/US10153190B2/en active Active
-
2015
- 2015-01-26 KR KR1020167024375A patent/KR101975643B1/ko active IP Right Grant
- 2015-01-26 EP EP15746036.1A patent/EP3103134B1/en active Active
- 2015-01-26 JP JP2016549546A patent/JP6543261B2/ja active Active
- 2015-01-26 CN CN201580012016.7A patent/CN106062938B/zh active Active
- 2015-01-26 WO PCT/US2015/012833 patent/WO2015119798A1/en active Application Filing
- 2015-02-05 TW TW104103944A patent/TWI574328B/zh active
-
2018
- 2018-11-30 US US16/206,895 patent/US11114328B2/en active Active
-
2021
- 2021-08-05 US US17/395,389 patent/US11574834B2/en active Active
-
2023
- 2023-02-06 US US18/165,119 patent/US20230187254A1/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4897171A (en) * | 1985-11-26 | 1990-01-30 | Tadahiro Ohmi | Wafer susceptor |
| US5102821A (en) * | 1990-12-20 | 1992-04-07 | Texas Instruments Incorporated | SOI/semiconductor heterostructure fabrication by wafer bonding of polysilicon to titanium |
| US20040020602A1 (en) * | 2002-03-26 | 2004-02-05 | Stewart Robert E. | Field-assisted fusion bonding |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3103134A1 (en) | 2016-12-14 |
| JP6543261B2 (ja) | 2019-07-10 |
| US20150221540A1 (en) | 2015-08-06 |
| US10153190B2 (en) | 2018-12-11 |
| JP2017506429A (ja) | 2017-03-02 |
| KR101975643B1 (ko) | 2019-05-07 |
| US20190096732A1 (en) | 2019-03-28 |
| CN106062938A (zh) | 2016-10-26 |
| WO2015119798A1 (en) | 2015-08-13 |
| EP3103134B1 (en) | 2019-01-09 |
| US20230187254A1 (en) | 2023-06-15 |
| US20210366758A1 (en) | 2021-11-25 |
| TW201543588A (zh) | 2015-11-16 |
| US11114328B2 (en) | 2021-09-07 |
| KR20160115983A (ko) | 2016-10-06 |
| CN106062938B (zh) | 2019-07-30 |
| US11574834B2 (en) | 2023-02-07 |
| EP3103134A4 (en) | 2017-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI574328B (zh) | 使用靜電力增強半導體結合之裝置、系統及方法 | |
| US6321134B1 (en) | Clustertool system software using plasma immersion ion implantation | |
| KR101876501B1 (ko) | 인-시츄 제거 가능한 정전 척 | |
| TWI651799B (zh) | 具有解夾持電極之靜電夾頭及解夾持方法 | |
| US8724288B2 (en) | Electrostatic chuck and vacuum processing apparatus | |
| CN105793974B (zh) | 用于较小晶片及晶片片段的晶片载具 | |
| US10978334B2 (en) | Sealing structure for workpiece to substrate bonding in a processing chamber | |
| JP7454976B2 (ja) | 基板支持台、プラズマ処理システム及びエッジリングの交換方法 | |
| WO2005109489A1 (ja) | ワーク除電方法及びその装置 | |
| WO2021111732A1 (ja) | 吸着保持装置及び対象物表面加工方法 | |
| TWI622472B (zh) | 用於機器人的端效器、用於將基板保持於端效器上的方法、及處理系統 | |
| CN111417742B (zh) | 处理装置 | |
| US20050247668A1 (en) | Method for smoothing a film of material using a ring structure | |
| US9984913B2 (en) | Tri-modal carrier for a semiconductive wafer | |
| JP2004241443A (ja) | 半導体装置の製造方法 | |
| KR20110069490A (ko) | 반도체 기판의 척킹/디척킹 방법, 이를 이용한 반도체 소자의 제조 장치 및 제조 방법 | |
| JP2004111533A (ja) | 静電吸着装置 | |
| CN101916738A (zh) | 一种易于释放晶片的静电吸盘结构及方法 | |
| JPH0794576A (ja) | 静電吸着装置 | |
| JP2023184466A (ja) | 基板処理方法および基板処理装置 |