JP2009182263A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009182263A JP2009182263A JP2008021893A JP2008021893A JP2009182263A JP 2009182263 A JP2009182263 A JP 2009182263A JP 2008021893 A JP2008021893 A JP 2008021893A JP 2008021893 A JP2008021893 A JP 2008021893A JP 2009182263 A JP2009182263 A JP 2009182263A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- semiconductor device
- wiring
- manufacturing
- copper oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】製造工程を増大させることなく、酸化銅の成長を抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】半導体装置10は、電極12が設けられた主面に、絶縁層13、銅薄膜14、銅再配線(配線)15、酸化銅16、塩基性炭酸銅(保護膜)17、及び、樹脂絶縁層18が順次形成されており、酸化銅16の界面を、二酸化炭素の濃度制御によりpH値が6≦pH<7に制御された炭酸水に浸漬させることで、炭酸銅CuCO3及び水酸化銅Cu(OH)2の復塩である塩基性炭酸銅17を形成する工程を有する。
【選択図】 図2
【解決手段】半導体装置10は、電極12が設けられた主面に、絶縁層13、銅薄膜14、銅再配線(配線)15、酸化銅16、塩基性炭酸銅(保護膜)17、及び、樹脂絶縁層18が順次形成されており、酸化銅16の界面を、二酸化炭素の濃度制御によりpH値が6≦pH<7に制御された炭酸水に浸漬させることで、炭酸銅CuCO3及び水酸化銅Cu(OH)2の復塩である塩基性炭酸銅17を形成する工程を有する。
【選択図】 図2
Description
本発明は、銅で形成された配線を有する半導体装置の製造方法に関し、特に、配線の酸化銅の成長を抑制することが可能なものに関する。
現在、各電子部品に用いられる半導体装置の一例として、例えば半田ボールと半導体チップに設けられた電極とを、半導体装置に形成された樹脂絶縁層の内部で電気的に接続することで形成された半導体装置が知られている。
このような半導体装置の製造方法としては、まず、電極の開口部を有する半導体チップの主面の、電極の一部(又は全て)を除く表面にシリコン酸化膜等の絶縁層、を形成する。次に、形成された絶縁層に、例えばスパッタリング法により銅薄膜等の通電層を形成する。この通電層上に、フォトレジストを例えばスピンコーティング法で塗布後、露光及び現像を行なってレジスト開口部を形成する。次いで、レジスト開口部に露出した通電層上に、電解めっき等で銅再配線(配線)パターンを形成する。
次に、配線を形成後、フォトレジストを除去し、例えばウェットエッチング法によりエッチング処理を行い、配線パターン間の通電層を除去する。このエッチング処理後に純水洗浄を行う。次に、例えば感光性絶縁樹脂をスピンコーティングすることで樹脂絶縁層を形成し、露光及び現像を行い、半田ボールを搭載する範囲の樹脂絶縁層を除去する。なお、エッチング処理後、通電層及び配線の露出部は大気中の酸素及び純水中の酸素等により、自然に酸化銅が形成される。
この酸化銅は、半田ボールを配線に搭載するリフロー時の銅と半田とのぬれを阻害する要因となる。このため、フラックスを用いて酸化銅の除去が行われている。
しかし、フラックスによる酸化銅の除去には限界があり、フラックスの除去能力を超えた量の酸化銅が形成されていると、配線の表面の酸化銅の除去が不完全となり、半田濡れ性を確保できない虞がある。このため、酸化銅の成長を抑制する処理が保護膜及び配線に施される。
このような、酸化銅の成長を抑制する処理として、例えば、銅表面に吸着し、リフロー時にフラックスと相溶して半田の濡れを阻害しない安定な保護薄膜を配線上に形成し、配線が露出した範囲に半田ボールを搭載する方法が知られている。このように、半田ボール搭載後、所定の温度プロファイルにより、リフロー処理を行うことで、半田ボールを固定するが、このときに、保護薄膜は、フラックスと相溶して、フラックス洗浄時にフラックスとともに除去されることとなる。このような保護薄膜には、例えば、ロジン系樹脂等の有機材料を用い、浸漬法やロールコータ塗布法により、銅表面に保護皮膜を形成する。
また、耐熱性に優れ、フラックス除去を必要としない方法として、有機材料ではなく金属、例えばニッケル/金積層膜をめっき法等により形成する方法もある。このような方法では、銅再配線上に、ニッケル膜を無電解めっき法により形成し、さらにニッケル膜の酸化を抑制するために、金膜を置換めっき法にて形成する。この金膜上に半田ボールを搭載し、リフローすることで、酸化銅の成長を抑制する処理を行なうものが知られている。
また、このような保護薄膜を設けることで、銅表面の酸化を押えるだけではなく、銅膜の欠陥発生を抑制することで、配線の信頼性を向上させるために、銅配線(再配線)のめっき後にアニールを行なう方法も知られている。このようなアニールの方法として、低コストで銅膜の欠陥発生を抑制するために、形成された配線のめっきを行なった後に、銅膜の表面に防食材処理を行い、アニールを行なう方法が知られている(例えば特許文献1参照)。
特開2007−134592号公報
上述した半導体装置の製造方法では次のような問題があった。即ち、上述した半導体装置の製造方法では、有機材料を用いて保護薄膜を形成した場合、有機材料は熱に弱いため、複数個所にリフローを行なう等の熱の印加により、保護薄膜の半田ぬれ性が低下してしまう虞があった。
また、保護薄膜を形成するために、有機材料に浸漬する工程及び保護膜形成後の水洗工程が増加し、製造コストの増加となる。また、有機材料を使用するため、使用後の有機材料等の使用薬液や水洗工程後の処理水等の環境負荷が大きく、使用後の薬液及び処理水の処分にもコストがかかる。
また、銅表面にニッケル/金積層膜を形成する場合は、成膜工程が増加するため、製造コストが増加する。また、ニッケルを無電解めっきにて形成すると、ニッケル膜中に含有されるリン成分が偏析し、ニッケル/半田界面の接合強度が低下する虞もある。
そこで本発明は、製造工程を増大させることなく、酸化銅の成長を抑制することが可能な半導体装置の製造方法を提供することを目的としている。
前記課題を解決し目的を達成するために、本発明の半導体装置の製造方法は次のように構成されている。
本発明の一態様として、半導体チップの絶縁層及び電極を有する主面に、前記電極と電気的に接続する配線を銅材により形成する工程と、前記配線の形成後、前記配線の表面に二酸化炭素を含有する水により保護膜を形成する工程と、前記保護膜を半田のリフロー時にpH値が6未満の除去剤により除去する工程と、を備えることを特徴とする。
本発明によれば、製造工程を増大させることなく、酸化銅の成長を抑制することが可能となる。
図1は本発明の一実施の形態に係る半導体装置1を示す断面図、図2は同半導体装置1の製造工程を示す説明図である。
図1に示すように、半導体装置10は、半導体チップ11と、この半導体チップ11に設けられ、半導体チップ11の主面に露出する電極12とを備えている。また、半導体装置10は、電極12が設けられた主面に、絶縁層13、銅薄膜14、銅再配線(配線)15、酸化銅16、塩基性炭酸銅(保護膜)17、及び、樹脂絶縁層18が順次形成されている。また、半導体装置10は、樹脂絶縁層18の一部が開口する開口部22と、銅再配線15と外部とを接続可能に開口部22に形成された半田ボール19を備えている。
絶縁層13は、例えばシリコン酸化膜により、電極12が設けられた半導体チップ11の主面に形成され、電極12が位置する部位に開口部21を有している。
銅薄膜14は、絶縁層13に、通電層として例えばスパッタリング法により形成され、開口部21を介して電極12と電気的に接続されている。銅再配線15は、銅薄膜14上に例えば電解めっき法により形成され、電極12と銅薄膜14を介して電気的に接続されている。
酸化銅16は、銅薄膜14及び銅再配線15の外部に露出する界面(表面)に形成されており、銅薄膜14及び銅再配線15が空気中又は洗浄水中の酸素により酸化することで形成される。塩基性炭酸銅17は、酸化銅16の界面に設けられ、炭酸水処理を行なうことで、例えば50nm以下の厚みの、CuCO3及びCu(OH)2の複塩で形成されている。
樹脂絶縁層18は、絶縁層13上であって、塩基性炭酸銅17を覆うように例えば感光性絶縁樹脂により形成され、樹脂絶縁層18の一部の、銅再配線15に位置する部位に、露光及び現像を行なうことで、開口部22が形成されている。
半田ボール19は、樹脂絶縁層18に設けられた開口部22に半田と酸等により形成されたフラックス(除去剤)Fを設け、リフローすることで形成されるとともに、酸化銅16及び塩基性炭酸銅17がフラックスFにより除去される。なお、フラックスFはpH値が6未満のものを用いる。
次に、このような半導体装置10の製造フローを説明する。図2は、半導体装置10の製造工程の流れ(製造フロー)を示す説明図である。なお、半導体装置10の製造フローの一例として、セミアディティブ法による半導体装置10の製造方法を説明する。
図2に示すように、第一工程(ST1)として、主面に電極12を有する半導体チップ11を形成する。次に、第二工程(ST2)として、電極12の少なくとも一部を除く半導体チップ11の電極12が設けられた主面に、シリコン酸化膜により絶縁層13を形成する。即ち、電極12上には、開口部21を設ける。
このように、開口部21を有する絶縁層13を設けたら、第三工程(ST3)として、絶縁層13上面の全て、開口部21内面及び電極12上面にスパッタリング法により、銅薄膜14を形成する。
次に、第四工程(ST4)として、配線パターンであるフォトレジストパターンを形成し、銅薄膜14上に電解めっきにより配線パターンである銅再配線15を形成する。銅再配線15を形成し、フォトレジスト除去後、第五工程(ST5)として、例えば、ウェットエッチング法により、銅薄膜14の不要部分である、配線パターン(銅再配線15)間の銅薄膜14を除去する。
エッチング処理後、第六工程(ST6)として、銅薄膜14及び銅再配線15等の純水洗浄を行なう。この純水洗浄を行なうことで、銅薄膜14及び銅再配線15の外部に露出している部位(表面)に酸化銅16が形成される。このような酸化銅16は、純水洗浄時に、純水の酸素により自然に形成されることとなる。
このような酸化銅16が形成されたら、次に第七工程(ST7)として、酸化銅16に炭酸水処理を所定時間行い、酸化銅16表面に例えば50nm以下の塩基性炭酸銅17を形成させる。
ここで、炭酸水処理について説明をする。炭酸水処理は、炭酸水処理を行なうための二酸化炭素を含有する水(炭酸水)に酸化銅16を浸漬させることで行なう。このような炭酸水は、例えば純水に二酸化炭素を含有させるとともに、二酸化炭素の濃度をpH値に基いて制御することで、pH値が6≦pH<7に保たれている。
このような炭酸水に酸化銅16を所定時間、例えば5分間、浸漬させる処理が炭酸水処理である。ここで、浸漬の所定時間としては、例えば形成したい塩基性炭酸銅17の厚さによって適宜変更可能となる。
酸化銅16を、二酸化炭素濃度の制御によりpH値管理が行なわれている炭酸水中に浸漬することで、塩基性炭酸銅17として、炭酸銅CuCO3と水酸化銅Cu(OH)2が形成される。これら炭酸銅及び水酸化銅の複合材料が塩基性炭酸銅17であり、酸化銅16の界面に形成されることとなる。
次に、炭酸水処理が終わったら、第八工程(ST8)として、絶縁層13及び塩基性炭酸銅17上に例えば、感光性絶縁樹脂をスピンコーティングすることで、樹脂絶縁層18を形成する。次に、第九工程(ST9)として、スピンコーティングした樹脂絶縁層18の一部であって半田ボール19が形成される範囲に、露光及び現像を行なうことで、開口部22を形成する。なお、この開口部22にフラックスFを塗布する。
このように、樹脂絶縁層18の一部に開口部22を設け、フラックスFを塗布したら、第十工程(ST10)として、半田ボール19を搭載し(又は、半田を塗布し)、半導体装置10をリフローさせる。このリフロー時に、フラックスFとともに、半田ボール19が搭載されている範囲(開口部22の範囲)の酸化銅16及び塩基性炭酸銅17を除去し、半田ボール19を銅再配線15と電気的に接続させる。これにより、電極12と半田ボール19とが電気的に接続されることとなる。
このように構成された半導体装置10は、塩基性炭酸銅17を酸化銅16の表面に形成することにより、酸化銅16の成長を抑制(防止)することが可能となる。即ち、酸化銅16は、銅が酸素と直接接触することを防止するため、銅の腐食作用を抑制する性質を有している。しかし、酸化銅は、p型半導体であり電子伝導が可能であること、また酸化銅薄膜内を銅イオンが移動可能であることから、銅薄膜14及び銅再配線15の表面に酸化銅16が形成されても、この酸化銅16の表面に、銅薄膜14及び銅再配線15の内部の銅イオンが移動し続ける。
このため、銅薄膜14及び銅再配線15の表面に移動した銅イオンが酸素により酸化し、酸化銅16が成長する。ここで、炭酸水に銅薄膜14及び銅再配線15を浸漬させることで、酸化銅16の表面に移動した銅イオンが炭酸水と反応し、塩基性炭酸銅17が形成されることとなる。塩基性炭酸銅17は、電子伝導及び銅イオンの移動を阻害する性質をもつ。このため、酸化銅16の表面に塩基性炭酸銅17を形成することで、塩基性炭酸銅17により電子伝導及び銅イオン伝導を阻害することが可能となり、酸化銅16の成長を抑制することが可能となる。
また、酸化銅16及び塩基性炭酸銅17は、pH値が6未満の酸性領域では溶解する性質を有している。このため、リフロー時に用いるフラックスFをpH値が6未満のものを用いることで、酸化銅16及び塩基性炭酸銅17を溶解することが可能となり、酸化銅16及び塩基性炭酸銅17が残存することによる半田との濡れを阻害することがない。
このように塩基性炭酸銅17は、pH値が6未満で溶解する性質を有するため炭酸水のpH値の一方の値は6以上とする。また、例えば純水(pH値=7)に二酸化炭素を含有させることで炭酸水が形成されるため、炭酸水のpH値は7未満となる。即ち、炭酸水の二酸化炭素濃度を、炭酸水のpH値が6≦pH<7の範囲となるように制御することで、形成された塩基性炭酸銅17が形成時に溶解することを防止しつつ、確実に酸化銅16の表面に塩基性炭酸銅17を形成することが可能な炭酸水となる。
また、フラックスFの反応能力(金属酸化物と反応する能力)には、限界があり、酸化銅16及び塩基性炭酸銅17の溶解可能量は決まっている。しかし、第六工程で、銅薄膜14及び銅再配線15等の純水洗浄を行なった後、第七工程により、炭酸水処理を行なうことで、酸化銅16があまり成長していない段階で、塩基性炭酸銅17を形成することが可能となる。これにより、酸化銅16の厚みを厚くすることなく塩基性炭酸銅17を形成することが可能となる。また、酸化銅は、大半の厚さが酸化銅(I)から構成されること、50mm程度の厚さであればフラックスで溶解可能であるとの報告がある(例えば、高尾尚志、他2名、「CuおよびCu−Sn系化合物のSn−Pbはんだ濡れ性解析」、豊田中央研究所R&Dレビュー、1996年、第31巻、第4号、p.61−69参照)。
フラックスによる酸化銅(I)および塩基性炭酸銅の溶解反応は、酸による塩の溶解反応であり、溶解反応に関与するフラックス内の溶解成分と酸化銅(I)、あるいは塩基性炭酸銅のモル比は同じであることから、溶解力は同等と考えられる。従って、塩基性炭酸銅も50mm以下の厚さであればフラックスで除去可能と考えられる。塩基性炭酸銅の厚さは炭酸水への浸漬時間で制御可能である。以上のことから、フラックスFの反応能力で溶解可能な厚みに酸化銅16及び塩基性炭酸銅17を形成することができ、酸化銅16及び塩基性炭酸銅17を確実に溶解可能となる。即ち、炭酸水処理も、所定の時間のみ行なうことで、塩基性炭酸銅17の厚さを管理可能となり、フラックスFの反応能力不足を防止することが可能となる。
また、第六工程である、洗浄工程中に、第七工程の炭酸水処理を組み込めばよく、製造工程の増加を最小限とすることが可能となる。これにより、製造工程の増加を防止することが可能となり、製造コストの増加をも防止することとなる。また、塩基性炭酸銅17は、無機物であり、耐熱性に優れる特性を有している。このため、複数個所(複数回)リフローする場合や、鉛フリー半田等のリフロー温度の高い場合であっても、リフロー時に塩基性炭酸銅17(保護膜)の劣化を防止することが可能となる。即ち、保護膜の劣化防止により、半田濡れ性の低減をも防止可能となる。
また、塩基性炭酸銅17を形成するために必要なものは、炭酸水(純水と二酸化炭素)でよいため、材料コストの低減となり、さらに、処理(使用)済みの薬液(炭酸水)の処理も、容易となる。このため、廃棄物処理コストの低減になるとともに、環境への悪影響も防止、即ち、環境負荷も低減することが可能となる。
上述したように本実施の形態に係る半導体装置10によれば、塩基性炭酸銅17により酸化銅16の成長を抑制するとともに、確実にフラックスFにより酸化銅16及び塩基性炭酸銅17の除去が可能となる。これにより、銅再配線15の半田ぬれ性の低下を防止することが可能となる。また、保護膜(塩基性炭酸銅17)の熱による劣化を防止することが可能となり、リフローによる半田ぬれ性の低下を防止することが可能となる。さらに、製造コストの低減及び環境負荷の低減が可能となる。
なお、上述した発明の形態以外の変形例について説明する。例えば、上述した例では、半導体装置10の製造方法として、セミアディティブ法を用いる構成としたが、セミアディティブ法でなくともよく、サブトラクティブ法でもフルアディティブ法であってもよい。銅再配線15を形成後、炭酸水処理を行なって、塩基性炭酸銅17により保護膜を形成可能であれば、他の形成方法であっても適用できる。
また、上述した炭酸水は、二酸化炭素と純水を用いるとしたが、これは、純水でなくとも良く、二酸化炭素を含有するpH値が酸性、即ち6≦pH<7の処理液であれば適用可能である。なお、このとき、表面に形成される塩基性炭酸銅17が少なくともCuCO3及び水酸化銅Cu(OH)2を含有、又は、同等の性質を持つ保護膜となることが前提である。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
1…半導体装置、10…半導体装置、11…半導体チップ、12…電極、13…絶縁層、14…銅薄膜、15…銅再配線、16…酸化銅、17…塩基性炭酸銅、18…樹脂絶縁層、19…半田ボール、21…開口部、22…開口部、F…フラックス。
Claims (5)
- 半導体チップの絶縁層及び電極を有する主面に、前記電極と電気的に接続する配線を銅材により形成する工程と、
前記配線の形成後、前記配線の表面を、二酸化炭素を含有する水により反応させることで保護膜を形成する工程と、
前記保護膜を半田のリフロー時にpH値が6未満の除去剤により除去する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記配線を形成する工程と、前記保護膜を形成する工程との間に、前記配線を洗浄する洗浄工程をさらに具備することを特徴とする請求項1記載の半導体装置の製造方法。
- 前記水を前記二酸化炭素の含有量を制御することで、pH値を6以上かつ7未満の範囲に制御する工程をさらに具備することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記保護膜を形成する工程は、前記配線の表面と前記水との反応により塩基性炭酸銅を前記配線の表面に形成することで、前記保護膜を形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記保護膜を形成する工程により形成される保護膜の厚みは、50nm以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008021893A JP2009182263A (ja) | 2008-01-31 | 2008-01-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008021893A JP2009182263A (ja) | 2008-01-31 | 2008-01-31 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009182263A true JP2009182263A (ja) | 2009-08-13 |
Family
ID=41035967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008021893A Withdrawn JP2009182263A (ja) | 2008-01-31 | 2008-01-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009182263A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105575891A (zh) * | 2014-11-04 | 2016-05-11 | 株式会社东芝 | 半导体装置的制造方法 |
US10615213B2 (en) | 2017-12-06 | 2020-04-07 | Samsung Electronics Co., Ltd. | Methods of forming redistribution lines and methods of manufacturing semiconductor devices using the same |
-
2008
- 2008-01-31 JP JP2008021893A patent/JP2009182263A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105575891A (zh) * | 2014-11-04 | 2016-05-11 | 株式会社东芝 | 半导体装置的制造方法 |
JP2016092190A (ja) * | 2014-11-04 | 2016-05-23 | 株式会社東芝 | 半導体装置の製造方法 |
US10615213B2 (en) | 2017-12-06 | 2020-04-07 | Samsung Electronics Co., Ltd. | Methods of forming redistribution lines and methods of manufacturing semiconductor devices using the same |
US10748953B2 (en) | 2017-12-06 | 2020-08-18 | Samsung Electronics Co., Ltd. | Methods of forming redistribution lines and methods of manufacturing semiconductor devices using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8809696B2 (en) | Method for surface treatment of copper and copper | |
JP5762475B2 (ja) | 基板の洗浄溶液 | |
TWI395531B (zh) | 印刷配線基板、其製造方法以及半導體裝置 | |
JP4973231B2 (ja) | 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ | |
JP2006502582A (ja) | 半田めっきにおけるボイド発生を除去する方法 | |
US20110083885A1 (en) | Metal wiring structure comprising electroless nickel plating layer and method of fabricating the same | |
JP4551229B2 (ja) | 半導体装置の製造方法およびエッチング液 | |
KR101184108B1 (ko) | 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법 | |
JP2009088454A (ja) | プリント回路基板への電子部品の実装方法及びプリント回路基板 | |
WO2015058999A1 (en) | Method of selectively treating copper in the presence of further metal | |
JP2009182263A (ja) | 半導体装置の製造方法 | |
TWI630855B (zh) | 積層體之蝕刻方法及使用其之印刷佈線基板之製造方法 | |
JP5098627B2 (ja) | 電子部品及びその製造方法 | |
US7955980B2 (en) | Method of manufacturing semiconductor device | |
US7767586B2 (en) | Methods for forming connective elements on integrated circuits for packaging applications | |
KR20190043757A (ko) | 인쇄회로기판의 제조방법 | |
CN100573847C (zh) | 铜和树脂的复合体的制造方法 | |
JP2012503864A (ja) | 電子部品、特にプリント回路基板の導体の耐腐食性を改善する方法 | |
JP2014203963A (ja) | ピラー付バンプを有する基板の製造方法及びピラー付バンプ用表面処理溶液 | |
JP3223814B2 (ja) | 多層プリント配線板の製造方法 | |
JP2012102392A (ja) | 無電解金属メッキの前処理剤およびこれを用いた回路基板の製造方法 | |
US20090111277A1 (en) | Wet photoresist strip for wafer bumping with ozonated acetic anhydride | |
JP4157693B2 (ja) | 半導体装置及びその製造方法 | |
WO2000029638A1 (fr) | Solution de depot autocatalytique d'argent pour pieces electroniques | |
US20070269977A1 (en) | Method of forming a multilayer wiring by the use of copper damascene technique |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110405 |