JP2009088454A - プリント回路基板への電子部品の実装方法及びプリント回路基板 - Google Patents
プリント回路基板への電子部品の実装方法及びプリント回路基板 Download PDFInfo
- Publication number
- JP2009088454A JP2009088454A JP2007259940A JP2007259940A JP2009088454A JP 2009088454 A JP2009088454 A JP 2009088454A JP 2007259940 A JP2007259940 A JP 2007259940A JP 2007259940 A JP2007259940 A JP 2007259940A JP 2009088454 A JP2009088454 A JP 2009088454A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- soldering
- land portion
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 複数回のはんだ付けを行う工程において、最初のはんだ付け工程後に、長時間保管しても良好なはんだ付け性を維持することができるプリント回路基板への電子部品の実装方法及びプリント回路基板を実現する。
【解決手段】 プリフラックス処理によりランド部12に保護被膜13が形成されたプリント回路基板10を用意し、酸化雰囲気に保持することにより保護被膜13の下にランド部12を被覆する酸化被膜14を形成する。これにより、ポストフラックスを含んだクリームはんだ15を用いて最初のはんだ付けを行う工程において活性剤成分が飛散してランド部12に再付着しても、ランド部12の表面に活性剤成分が直接接触することがないため、最初のはんだ付け後に長時間保管しても、活性剤成分が雰囲気中の水分等と反応することによるランド部12の酸化の進行を防止することができる。
【選択図】 図2
【解決手段】 プリフラックス処理によりランド部12に保護被膜13が形成されたプリント回路基板10を用意し、酸化雰囲気に保持することにより保護被膜13の下にランド部12を被覆する酸化被膜14を形成する。これにより、ポストフラックスを含んだクリームはんだ15を用いて最初のはんだ付けを行う工程において活性剤成分が飛散してランド部12に再付着しても、ランド部12の表面に活性剤成分が直接接触することがないため、最初のはんだ付け後に長時間保管しても、活性剤成分が雰囲気中の水分等と反応することによるランド部12の酸化の進行を防止することができる。
【選択図】 図2
Description
この発明は、はんだ付けによるプリント回路基板への電子部品の実装方法及びそれに用いるプリント回路基板に関する。
プリント回路基板に電子部品をはんだ付けにより実装する場合、配線と電子部品とを接合するランド部において十分な接合強度を有することが要求される。このため、従来より、ランド部に表面処理を施し、はんだのぬれ性を良好に維持することが行われている。
例えば、特許文献1には、半導体装置のプリント回路基板に対するはんだ実装工程において、プリント回路基板の銅回路部分を酸化などの腐食を防止するために、水溶性プリフラックス処理が施されたプリント回路基板を用いる方法が開示されている。
ここで、水溶性プリフラックス処理とは、イミダゾール化合物などを含んだ水溶液にプリント回路基板を浸漬することにより銅回路部分に保護被膜を形成する処理である。水溶性プリフラックス処理により形成された保護被膜(プリフラックス膜)によって、銅回路部分を大気や水分を遮断することができるので、はんだの良好なぬれ性を維持することができる。
特開2001−329378号公報
例えば、特許文献1には、半導体装置のプリント回路基板に対するはんだ実装工程において、プリント回路基板の銅回路部分を酸化などの腐食を防止するために、水溶性プリフラックス処理が施されたプリント回路基板を用いる方法が開示されている。
ここで、水溶性プリフラックス処理とは、イミダゾール化合物などを含んだ水溶液にプリント回路基板を浸漬することにより銅回路部分に保護被膜を形成する処理である。水溶性プリフラックス処理により形成された保護被膜(プリフラックス膜)によって、銅回路部分を大気や水分を遮断することができるので、はんだの良好なぬれ性を維持することができる。
水溶性プリフラックス処理が施されたプリント回路基板にはんだ付けを行うときには、ランド部に実装部品とはんだを供給し、ランド部表面の酸化物を除去するポストフラックスを用いてぬれ性を確保し、はんだ付けを行う方法が用いられている。ポストフラックスは、例えば、塩素や臭素等を主体としたハロゲン系活性剤やロジン、あるいは有機酸などの活性剤成分を含んでいる。
複数回はんだ付けを行う場合には、リフロー工程などにより最初のはんだ付けを行うと、プリフラックス膜が熱分解して厚さが減少するとともに、ポストフラックスから蒸散した活性剤成分、例えば、塩素がランド部に再付着する。すると、ランド部表面に銅のハロゲン化物が形成され、時間の経過に伴い雰囲気中の水分等と反応してランド部表面の酸化が進行する。そのため、フロー工程などによる2回目のはんだ付けを実施するまでに長時間が経過した場合(例えば、10日)には、ランド部表面において酸化膜が成長し、はんだのぬれ性が低下し、はんだ付け不良が生じるという問題があった。
複数回はんだ付けを行う場合には、リフロー工程などにより最初のはんだ付けを行うと、プリフラックス膜が熱分解して厚さが減少するとともに、ポストフラックスから蒸散した活性剤成分、例えば、塩素がランド部に再付着する。すると、ランド部表面に銅のハロゲン化物が形成され、時間の経過に伴い雰囲気中の水分等と反応してランド部表面の酸化が進行する。そのため、フロー工程などによる2回目のはんだ付けを実施するまでに長時間が経過した場合(例えば、10日)には、ランド部表面において酸化膜が成長し、はんだのぬれ性が低下し、はんだ付け不良が生じるという問題があった。
そこで、この発明では、複数回のはんだ付けを行う工程において、最初のはんだ付け工程後に、長時間保管しても良好なはんだ付け性を維持することができるプリント回路基板への電子部品の実装方法及びそれに用いるプリント回路基板を実現することを目的とする。
この発明は、上記目的を達成するため、請求項1に記載の発明では、回路パターンを形成する銅箔と、この銅箔と電子部品との接合を行うランド部とを備え、プリフラックス処理により前記ランド部に保護被膜が形成されたプリント回路基板を用意し、前記プリント回路基板を酸化雰囲気に保持することにより前記ランド部に形成された保護被膜の下に前記ランド部を被覆する酸化被膜を形成する工程と、ハロゲン系の活性剤を含有するポストフラックスを含んだはんだペーストを用いて、最初のはんだ付けを行う工程と、最初のはんだ付けに続き、2回目以降のはんだ付けにより電子部品を前記プリント回路基板に実装する工程と、を備えた、という技術的手段を用いる。
請求項1に記載の発明によれば、プリフラックス処理によりランド部に保護被膜が形成されたプリント回路基板を用意し、プリント回路基板を酸化雰囲気に保持することによりランド部に形成された保護被膜の下にランド部を被覆する酸化被膜を形成する工程により、ランド部を被覆する酸化被膜を形成することができるので、続くハロゲン系の活性剤を含有するポストフラックスを含んだはんだペーストを用いて、最初のはんだ付けを行う工程において、活性剤成分が飛散してランド部に再付着した場合でも、ランド部の表面に活性剤成分が直接接触することがない。
これにより、最初のはんだ付けから2回目のはんだ付けまでの間、長時間保管していた場合でも、活性剤成分が雰囲気中の水分等と反応してランド部の酸化が進行することを防止することができるので、2回目以降のはんだ付けにより電子部品をプリント回路基板に実装する工程においても、はんだの良好なぬれ性、つまり、良好なはんだ付け性を維持することができる。
これにより、最初のはんだ付けから2回目のはんだ付けまでの間、長時間保管していた場合でも、活性剤成分が雰囲気中の水分等と反応してランド部の酸化が進行することを防止することができるので、2回目以降のはんだ付けにより電子部品をプリント回路基板に実装する工程においても、はんだの良好なぬれ性、つまり、良好なはんだ付け性を維持することができる。
請求項2に記載の発明では、請求項1に記載のプリント回路基板への電子部品の実装方法において、前記プリフラックス処理は、イミダゾ−ル系フラックスを用いた水溶性プリフラックス処理である、という技術的手段を用いる。
請求項2に記載の発明によれば、プリフラックス処理は、イミダゾ−ル系フラックスを用いた水溶性プリフラックス処理であるため、イミダゾール化合物を含有する水溶液にプリント回路基板を浸漬するだけで、ランド部に選択的に保護被膜を形成することができ、ランド部表面を容易に保護することができる。
請求項3に記載の発明では、請求項1または請求項2に記載のプリント回路基板への電子部品の実装方法において、前記最初のはんだ付けは、リフロー法で行う、という技術的手段を用いる。
請求項3に記載の発明のように、最初のはんだ付けをリフロー法で行うと、加熱時間が長く、ポストフラックスの塗布範囲も広いために活性剤成分の飛散の影響を受けやすいので、活性剤成分の飛散の影響を効果的に防止することができる本発明を好適に用いることができる。
請求項4に記載の発明では、請求項1ないし請求項3のいずれか1つに記載のプリント回路基板への電子部品の実装方法において、前記ポストフラックスは、塩素系活性剤とロジンとを含有する、という技術的手段を用いる。
請求項4に記載の発明のように、ポストフラックスとして、ランド部の表面清浄効果の高い塩素系活性剤とロジンとを含有するポストフラックスを用いると、ランド部のぬれ性を向上させることができるので、好適である。
請求項5に記載の発明では、請求項1ないし請求項3のいずれか1つに記載のプリント回路基板への電子部品の実装方法において、前記ポストフラックスは、塩素系活性剤と有機酸とを含有する、という技術的手段を用いる。
請求項5に記載の発明のように、ポストフラックスとして、ランド部の表面清浄効果の高い塩素系活性剤と有機酸とを含有するポストフラックスを用いると、ランド部のぬれ性を向上させることができるので、好適である。
請求項6に記載の発明では、回路パターンを形成する銅箔と、この銅箔と電子部品との接合を行うランド部とを備え、複数回のはんだ付けにより電子部品の実装を行う工程に供するプリント回路基板であって、前記ランド部に、プリフラックス処理により形成された保護被膜と、前記保護被膜を形成した後に、前記プリント回路基板を酸化雰囲気に保持することにより前記保護被膜の下に前記ランド部を被覆して形成された酸化被膜と、が形成されている、という技術的手段を用いる。
請求項6に記載の発明によれば、複数回のはんだ付けにより電子部品の実装を行う工程に供するプリント回路基板のランド部に、プリフラックス処理により形成された保護被膜と、保護被膜を形成した後にプリント回路基板を酸化雰囲気に保持することにより保護被膜の下にランド部を被覆して形成された酸化被膜が形成されているため、ハロゲン系の活性剤を含有するポストフラックスを含んだはんだペーストを用いて最初のはんだ付けを行い、活性剤成分が飛散してランド部に再付着した場合でも、ランド部の表面に活性剤成分が直接接触することがない。
これにより、最初のはんだ付けから2回目のはんだ付けまでの間、長時間保管していた場合でも、活性剤成分が雰囲気中の水分等と反応してランド部の酸化が進行することを防止することができるので、2回目以降のはんだ付けにより電子部品をプリント回路基板に実装する工程においても、はんだの良好なぬれ性、つまり、良好なはんだ付け性を維持することができる。
これにより、最初のはんだ付けから2回目のはんだ付けまでの間、長時間保管していた場合でも、活性剤成分が雰囲気中の水分等と反応してランド部の酸化が進行することを防止することができるので、2回目以降のはんだ付けにより電子部品をプリント回路基板に実装する工程においても、はんだの良好なぬれ性、つまり、良好なはんだ付け性を維持することができる。
この発明に係るプリント回路基板への電子部品の実装方法について、図を参照して説明する。ここでは、最初のはんだ付けをリフロー工程で、2回目のはんだ付けをフロー工程で行う場合を例に説明する。
図1及び図2は、プリント回路基板への電子部品の実装工程のうち最初のはんだ付けまでの工程を示す説明図である。図3は、最初のはんだ付け後に長時間保持した場合に、プリント回路基板の酸化処理が酸化被膜の厚さに及ぼす影響を示す説明図である。図4は、最初のはんだ付け後に長時間保持した場合に、プリント回路基板の酸化処理がランド部の平衡ぬれ力に及ぼす影響を示す説明図である。
なお、図1及び図2では、説明のために一部を拡大し、一部を省略して示している。
図1及び図2は、プリント回路基板への電子部品の実装工程のうち最初のはんだ付けまでの工程を示す説明図である。図3は、最初のはんだ付け後に長時間保持した場合に、プリント回路基板の酸化処理が酸化被膜の厚さに及ぼす影響を示す説明図である。図4は、最初のはんだ付け後に長時間保持した場合に、プリント回路基板の酸化処理がランド部の平衡ぬれ力に及ぼす影響を示す説明図である。
なお、図1及び図2では、説明のために一部を拡大し、一部を省略して示している。
本発明のプリント回路基板への電子部品の実装は、以下の工程により行う。
まず、図1(A)に示すように、回路パターンを形成する銅箔11と、この銅箔と電子部品20との接合を行うランド部12とを備えたプリント回路基板10を用意する。ランド部12の一部はスルーホール16として形成されている。このプリント回路基板10には、水溶性プリフラックス処理によりランド部12に約0.2μmの保護被膜13が形成されている。
水溶性プリフラックス処理は、ベンゼン上に窒素原子を含む含窒素芳香複素環化合物であるイミダゾール化合物、銅イオン及び有機酸の混合水溶液にプリント回路基板10を浸漬することにより行う。水溶性プリフラックス処理では、プリント回路基板10を水溶液に浸漬するだけで選択的にランド部12に保護被膜13を形成することができ、容易にランド部12表面を保護することができる。
まず、図1(A)に示すように、回路パターンを形成する銅箔11と、この銅箔と電子部品20との接合を行うランド部12とを備えたプリント回路基板10を用意する。ランド部12の一部はスルーホール16として形成されている。このプリント回路基板10には、水溶性プリフラックス処理によりランド部12に約0.2μmの保護被膜13が形成されている。
水溶性プリフラックス処理は、ベンゼン上に窒素原子を含む含窒素芳香複素環化合物であるイミダゾール化合物、銅イオン及び有機酸の混合水溶液にプリント回路基板10を浸漬することにより行う。水溶性プリフラックス処理では、プリント回路基板10を水溶液に浸漬するだけで選択的にランド部12に保護被膜13を形成することができ、容易にランド部12表面を保護することができる。
次に、水溶性プリフラックス処理を施したプリント回路基板10を恒温恒湿槽において、高温多湿の酸化雰囲気、例えば、温度40℃、湿度90%RHで96時間保持する。プリント回路基板10を酸化雰囲気で長時間保持すると、酸素や水分が保護被膜13を透過してランド部12の表面に到達し、図1(B)に示すように、厚さ10nm程度の銅の酸化被膜14が形成される。
このように、保護被膜13の下に酸化被膜14が形成されたプリント回路基板10をはんだ付け工程に供する。
最初のはんだ付けは、リフロー法により行う。リフロー法は、まず、図2(A)に示すように、プリント回路基板10のランド部12に、塩素や臭素等を主体としたハロゲン系活性剤などの活性剤成分と、主成分がアビエチン酸などの有機カルボン酸類からなるロジンまたは有機酸と、からなるポストフラックスを含んだクリームはんだ15をメタルマスクを介して印刷する。ここで、ハロゲン系活性剤として、ランド部の表面清浄効果の高い塩素系活性剤を好適に用いることができる。
次に、クリームはんだ15の上に電子部品20を載置した後に、リフロー炉中で加熱する。プリント回路基板10がリフロー炉中で加熱されると、ポストフラックスが溶解し、活性剤成分によりランド部12に形成されている保護被膜13と酸化被膜14とが溶解除去される。これにより、ランド部12において銅の清浄な面が露出されるため、図2(B)に示すように、溶融したクリームはんだ15のランド部12に対するぬれ性を確保してはんだ付けを行うことができる。
ここで、リフロー法による最初のはんだ付けを行うと、はんだ付けを行わなかったランド部12においても保護被膜13が熱分解して厚さが減少するとともに、ポストフラックスから蒸散した活性剤成分、例えば、塩素Clが未接合のランド部12に再付着する。
2回目のはんだ付けは、フロー法により行う。フロー法では、スルーホール16などのランド部12にポストフラックスを塗布した後に、溶融はんだ浴の表層にプリント回路基板10の下面を接触させることによりはんだ付けを行う。これにより、電子部品がプリント回路基板10の両面に実装される。
上述の工程によれば、最初のはんだ付けを行う前に、ランド部12の表面に酸化被膜14が形成されているため、最初のはんだ付けにおいて塩素Clなどの活性剤成分が飛散して再付着する際に、保護被膜13が熱分解して消失する部分が存在しても、酸化被膜14に遮断されて、ランド部12の表面に直接接触することを防止することができる。
これにより、ランド部12表面に銅のハロゲン化物(塩化物)が形成されて時間の経過に伴い雰囲気中の水分等と反応してランド部12表面の酸化が進行するという現象を防止することができる。
これにより、ランド部12表面に銅のハロゲン化物(塩化物)が形成されて時間の経過に伴い雰囲気中の水分等と反応してランド部12表面の酸化が進行するという現象を防止することができる。
図3は、リフロー法による最初のはんだ付け後に10日間大気中で放置した後に、還元電位法にてランド部12表面に形成された酸化被膜14の厚さを測定した結果を示す。酸化被膜14はCuOとCu2Oとから形成されており、両者を合わせた厚さは、プリント回路基板10に酸化処理を施していない場合に15〜16nmであるのに対し、プリント回路基板10に酸化処理を施した場合では9〜11nmである。表面処理を施したプリント回路基板10の方が、ランド部12表面に形成される酸化被膜の厚さが薄くなっている。
つまり、ランド部12表面をあらかじめ酸化させ薄い酸化被膜14を形成しておくことにより、はんだ付け後に長時間保管した場合の活性剤成分による酸化の進行を防止することができる。
つまり、ランド部12表面をあらかじめ酸化させ薄い酸化被膜14を形成しておくことにより、はんだ付け後に長時間保管した場合の活性剤成分による酸化の進行を防止することができる。
図4には、リフロー法によるはんだ付けを行った後のプリント回路基板10から未接合のランド部12を含む小片を切り出して、メニスコグラフによりはんだの平衡ぬれ力を測定した結果を示す。プリント回路基板10に酸化処理を施していない場合の平衡ぬれ力は0.8mN以下であるのに対し、酸化処理を施した場合では0.9mN以上であり、酸化処理を施したプリント回路基板10の方が、平衡ぬれ力が高くなっている。
つまり、表面処理を施したプリント回路基板10の方が、ランド部12におけるはんだのぬれ性が良好である。
つまり、表面処理を施したプリント回路基板10の方が、ランド部12におけるはんだのぬれ性が良好である。
以上より、ランド部12表面をあらかじめ酸化させて保護被膜13の下に薄い酸化被膜14、例えば、厚さ10nm程度の酸化被膜14を形成しておくことにより、はんだ付け後に長時間保管した場合の活性剤成分による酸化の進行を防止することができ、良好なぬれ性を維持することができる。
[最良の実施形態の効果]
プリフラックス処理によりランド部12に保護被膜13が形成されたプリント回路基板10を用意し、プリント回路基板10を酸化雰囲気に保持することによりランド部12に形成された保護被膜13の下にランド部12を被覆する酸化被膜14を形成することができるので、続くハロゲン系の活性剤を含有するポストフラックスを含んだクリームはんだ15を用いて、リフロー法により最初のはんだ付けを行う工程において、活性剤成分が飛散してランド部12に再付着した場合でも、ランド部12の表面に活性剤成分が直接接触することがない。
これにより、最初のはんだ付けから2回目のフロー法によるはんだ付けまでの間、長時間保管していた場合でも、活性剤成分が雰囲気中の水分等と反応してランド部12の酸化が進行することを防止することができるので、2回目以降のはんだ付けにより電子部品20をプリント回路基板10に実装する工程においても、はんだの良好なぬれ性、つまり、良好なはんだ付け性を維持することができる。
プリフラックス処理によりランド部12に保護被膜13が形成されたプリント回路基板10を用意し、プリント回路基板10を酸化雰囲気に保持することによりランド部12に形成された保護被膜13の下にランド部12を被覆する酸化被膜14を形成することができるので、続くハロゲン系の活性剤を含有するポストフラックスを含んだクリームはんだ15を用いて、リフロー法により最初のはんだ付けを行う工程において、活性剤成分が飛散してランド部12に再付着した場合でも、ランド部12の表面に活性剤成分が直接接触することがない。
これにより、最初のはんだ付けから2回目のフロー法によるはんだ付けまでの間、長時間保管していた場合でも、活性剤成分が雰囲気中の水分等と反応してランド部12の酸化が進行することを防止することができるので、2回目以降のはんだ付けにより電子部品20をプリント回路基板10に実装する工程においても、はんだの良好なぬれ性、つまり、良好なはんだ付け性を維持することができる。
[その他の実施形態]
(1)上述した実施形態では、プリント回路基板10の酸化条件として、高温高湿の酸化雰囲気を採用したが、これに限定されるものではなく、ランド部12表面に薄い酸化被膜14が形成することができれば、他の処理条件を採用することもできる。例えば、高温乾燥雰囲気下で保持してもよいし、保護被膜13を透過してランド部12に到達する酸化溶液で処理してもよい。
(1)上述した実施形態では、プリント回路基板10の酸化条件として、高温高湿の酸化雰囲気を採用したが、これに限定されるものではなく、ランド部12表面に薄い酸化被膜14が形成することができれば、他の処理条件を採用することもできる。例えば、高温乾燥雰囲気下で保持してもよいし、保護被膜13を透過してランド部12に到達する酸化溶液で処理してもよい。
(2)上述した実施形態では、最初のはんだ付けとして、加熱時間が長く、ポストフラックスの塗布範囲も広いために活性剤成分の飛散の影響を受けやすいリフロー法を用いたが、これに限定されるものではなく、例えば、フロー法に適用することもできる。
(3)上述した実施形態では、2回目のはんだ付けとして、フロー法を用いたが、これに限定されるものではなく、例えば、リフロー法やこて付けにも適用することができる。
また、はんだ付けの回数は2回以上でも良く任意である。
また、はんだ付けの回数は2回以上でも良く任意である。
10 プリント回路基板
11 銅箔
12 ランド部
13 保護被膜
14 酸化被膜
15 クリームはんだ
20 電子部品
11 銅箔
12 ランド部
13 保護被膜
14 酸化被膜
15 クリームはんだ
20 電子部品
Claims (6)
- 回路パターンを形成する銅箔と、この銅箔と電子部品との接合を行うランド部とを備え、プリフラックス処理により前記ランド部に有機被膜が形成されたプリント回路基板を用意し、
前記プリント回路基板を酸化雰囲気に保持することにより前記ランド部に形成された保護被膜の下に前記ランド部を被覆する酸化被膜を形成する工程と、
ハロゲン系の活性剤を含有するポストフラックスを含んだはんだペーストを用いて、最初のはんだ付けを行う工程と、
最初のはんだ付けに続き、2回目以降のはんだ付けにより電子部品を前記プリント回路基板に実装する工程と、を備えたことを特徴とするプリント回路基板への電子部品の実装方法。 - 前記プリフラックス処理は、イミダゾ−ル系フラックスを用いた水溶性プリフラックス処理であることを特徴とする請求項1に記載のプリント回路基板への電子部品の実装方法。
- 前記最初のはんだ付けは、リフロー法で行うことを特徴とする請求項1または請求項2に記載のプリント回路基板への電子部品の実装方法。
- 前記ポストフラックスは、塩素系活性剤とロジンとを含有することを特徴とする請求項1ないし請求項3のいずれか1つに記載のプリント回路基板への電子部品の実装方法。
- 前記ポストフラックスは、塩素系活性剤と有機酸とを含有することを特徴とする請求項1ないし請求項3のいずれか1つに記載のプリント回路基板への電子部品の実装方法。
- 回路パターンを形成する銅箔と、この銅箔と電子部品との接合を行うランド部とを備え、複数回のはんだ付けにより電子部品の実装を行う工程に供するプリント回路基板であって、
前記ランド部に、
プリフラックス処理により形成された有機被膜と、
前記有機被膜を形成した後に、前記プリント回路基板を酸化雰囲気に保持することにより前記有機被膜の下に前記ランド部を被覆して形成された酸化被膜と、が形成されていることを特徴とするプリント回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259940A JP2009088454A (ja) | 2007-10-03 | 2007-10-03 | プリント回路基板への電子部品の実装方法及びプリント回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007259940A JP2009088454A (ja) | 2007-10-03 | 2007-10-03 | プリント回路基板への電子部品の実装方法及びプリント回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009088454A true JP2009088454A (ja) | 2009-04-23 |
Family
ID=40661436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007259940A Pending JP2009088454A (ja) | 2007-10-03 | 2007-10-03 | プリント回路基板への電子部品の実装方法及びプリント回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009088454A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010140469A1 (ja) * | 2009-06-01 | 2010-12-09 | 住友電気工業株式会社 | 接続方法,接続構造および電子機器 |
JP2010278388A (ja) * | 2009-06-01 | 2010-12-09 | Sumitomo Electric Ind Ltd | 接続方法,接続構造および電子機器 |
JP2010283188A (ja) * | 2009-06-05 | 2010-12-16 | Sumitomo Electric Ind Ltd | 接続方法、接続構造および電子機器 |
JP2010282993A (ja) * | 2009-06-02 | 2010-12-16 | Sumitomo Electric Ind Ltd | 接続方法,接続構造および電子機器 |
JP2010287834A (ja) * | 2009-06-15 | 2010-12-24 | Sumitomo Electric Ind Ltd | 電極の接続方法、電極の接続構造、これに用いる導電性接着剤及び電子機器 |
JP2011077045A (ja) * | 2010-11-12 | 2011-04-14 | Sumitomo Electric Ind Ltd | 導電性接着剤、電極の接続構造及び電子機器 |
KR101168641B1 (ko) | 2011-07-04 | 2012-07-25 | 대덕전자 주식회사 | 부품 표면 실장을 위한 패드 제조 방법 |
US8470438B2 (en) | 2009-06-15 | 2013-06-25 | Sumitomo Electric Industries, Ltd. | Electrode-connecting structure, conductive adhesive used for the same, and electronic apparatus |
-
2007
- 2007-10-03 JP JP2007259940A patent/JP2009088454A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010140469A1 (ja) * | 2009-06-01 | 2010-12-09 | 住友電気工業株式会社 | 接続方法,接続構造および電子機器 |
JP2010278388A (ja) * | 2009-06-01 | 2010-12-09 | Sumitomo Electric Ind Ltd | 接続方法,接続構造および電子機器 |
JP4746687B2 (ja) * | 2009-06-01 | 2011-08-10 | 住友電気工業株式会社 | 接続方法,接続構造および電子機器 |
JP2010282993A (ja) * | 2009-06-02 | 2010-12-16 | Sumitomo Electric Ind Ltd | 接続方法,接続構造および電子機器 |
JP2010283188A (ja) * | 2009-06-05 | 2010-12-16 | Sumitomo Electric Ind Ltd | 接続方法、接続構造および電子機器 |
JP2010287834A (ja) * | 2009-06-15 | 2010-12-24 | Sumitomo Electric Ind Ltd | 電極の接続方法、電極の接続構造、これに用いる導電性接着剤及び電子機器 |
US8470438B2 (en) | 2009-06-15 | 2013-06-25 | Sumitomo Electric Industries, Ltd. | Electrode-connecting structure, conductive adhesive used for the same, and electronic apparatus |
US9226406B2 (en) | 2009-06-15 | 2015-12-29 | Sumitomo Electric Industries, Ltd. | Electrode connection method, electrode connection structure, conductive adhesive used therefor, and electronic device |
JP2011077045A (ja) * | 2010-11-12 | 2011-04-14 | Sumitomo Electric Ind Ltd | 導電性接着剤、電極の接続構造及び電子機器 |
KR101168641B1 (ko) | 2011-07-04 | 2012-07-25 | 대덕전자 주식회사 | 부품 표면 실장을 위한 패드 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009088454A (ja) | プリント回路基板への電子部品の実装方法及びプリント回路基板 | |
JP4278705B1 (ja) | エッチング液 | |
JPH02147161A (ja) | 金属質コーティングのフラックス不要の被覆 | |
JP3683896B2 (ja) | プリント配線基板からの銀メッキ剥離方法 | |
KR101184108B1 (ko) | 배선 기판 및 그 제조 방법, 전자 장치의 제조 방법 | |
JP4899113B2 (ja) | はんだ付け回路基板、その処理方法、およびはんだ層・バンプの形成方法 | |
Lee et al. | Wetting characteristics of Cu–xZn layers for Sn–3.0 Ag–0.5 Cu solders | |
CN114833491A (zh) | 一种铜面选择性有机保焊剂及其使用方法 | |
JP2011503897A (ja) | プリント回路基板におけるガルバニック腐食を制御するための組成物及び方法 | |
JP4211828B2 (ja) | 実装構造体 | |
JP5098627B2 (ja) | 電子部品及びその製造方法 | |
JP2009283628A (ja) | 半導体素子実装方法 | |
JP2002359459A (ja) | 電子部品の実装方法、プリント配線基板および実装構造体 | |
JP2005021958A (ja) | 鉛フリーソルダペースト | |
Carano | The evolution of organic solderability preservatives (OSP) from a temporary protectant to a leadership position in surface finishing chemistry | |
JP4734134B2 (ja) | 半田付け用フラックス及び半田付け用フラックスを用いた実装構造を有する半導体装置 | |
JP2007123674A (ja) | 配線基板、及び電子装置 | |
JPS62248596A (ja) | 水溶性ハンダフラツクス及びそれを用いたハンダ付け方法 | |
MY143782A (en) | Method for coating substrates containing antimony compounds with tin and tin alloys | |
JP2000176678A (ja) | クリームはんだ及びそれを用いた実装製品 | |
JP2009182263A (ja) | 半導体装置の製造方法 | |
CN102137953A (zh) | 铜或铜合金用表面处理剂及其应用 | |
JP2005296960A (ja) | 金属表面処理剤、金属表面処理方法、はんだ接合剤、はんだペースト及び半導体電子部品の実装方法 | |
JPH0888459A (ja) | プリント配線板の仕上げ処理方法、ソフトエッチング液及びプリント配線板 | |
JP5589592B2 (ja) | 半田付け方法 |