KR101168641B1 - 부품 표면 실장을 위한 패드 제조 방법 - Google Patents

부품 표면 실장을 위한 패드 제조 방법 Download PDF

Info

Publication number
KR101168641B1
KR101168641B1 KR1020110065832A KR20110065832A KR101168641B1 KR 101168641 B1 KR101168641 B1 KR 101168641B1 KR 1020110065832 A KR1020110065832 A KR 1020110065832A KR 20110065832 A KR20110065832 A KR 20110065832A KR 101168641 B1 KR101168641 B1 KR 101168641B1
Authority
KR
South Korea
Prior art keywords
copper foil
pad
solder
present
oxide film
Prior art date
Application number
KR1020110065832A
Other languages
English (en)
Inventor
김상진
이민석
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020110065832A priority Critical patent/KR101168641B1/ko
Application granted granted Critical
Publication of KR101168641B1 publication Critical patent/KR101168641B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047Drilling of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 부품이 실장될 부분의 패드를 레이저 드릴로 정의한다. 동박에 레이저 드릴을 가공하면 레이저 빔이 조사된 부위에 산화막이 형성되는데, 본 발명에 따라 레이저를 조사함으로써 패드를 정의하면, 패드의 경계(boundary)를 따라 산화막 댐이 형성되므로, 이와 같이 해서 형성됨 산화막 댐은 리플로우 과정에서 솔더가 과도하게 흘러 인접하는 솔더가 서로 단락되는 것을 방지함을 특징으로 한다.

Description

부품 표면 실장을 위한 패드 제조 방법{METHOD OF MANUFACTURING A PAD FOR SURFACE MOUNTING PROCESS}
본 발명은 부품내장형 인쇄회로기판(embedded printed circuit board) 기술에 관한 것으로서, 특히 표면 실장방식(SMT; surface mounting technology)으로 부품을 기판에 마운트 하기 위한 패드 제조 기술에 관한 것이다.
전자부품의 경량 박판화되는 추세에 따라 반도체 칩(semiconductor chip), 캐패시터 또는 인덕터 코일과 같은 개별소자들을 인쇄회로기판 속에 내장하여 제작하는 부품내장형 인쇄회로기판 기술이 일반화하고 있다. 본 발명의 따른 인쇄회로기판에는 반도체 칩을 비롯한 다양한 능동소자 및 수동소자가 내장될 수 있는데, 이들 모두를 통칭하여 부품(component)이라 지칭하기로 한다.
도1a 및 도1b는 종래기술에 따른 표면 실장기술을 적용하여 부품을 기판에 실장하는 공법을 나타낸 도면이다. 부품을 기판에 마운트 하기 위하여 기판(10)에 패드(11)를 형성하고 솔더(13)를 인쇄한 후, 리플로우(reflow) 공정을 진행하여 솔더(13)에 흐름성을 부여한 후 칩(20)을 실장한다. 그런데, 도1a에 도시한 바와 같이, 리플로우 과정에서 솔더의 흐름성으로 인하여 칩을 실장하였을 때에 인접 솔더가 서로 단락되는 문제가 발생한다.
이러한 문제를 해결하기 위하여, 도1b에 도시한 바와 같이, 패드 위에 금도금층(12)을 형성하는 기술을 당업계에서는 적용하고 있다. 패드(11) 위에 금도금층(12)을 형성하고 그 위에 솔더(13)를 인쇄하면, 솔더(13)와 금도금(12)의 화학적 작용에 의해 웨팅(wetting)성이 부여되어 솔더가 서로 단락(short)되는 문제를 방지할 수 있다.
그런데, 도1b에 도시한 금도금층(12)을 추가하는 공법은 고비용 공정이므로, 인쇄회로기판 제조 프로세스에 있어서 금도금의 사용을 가능한 줄일 수만 있다면 줄이는 것이 바람직하다.
따라서, 본 발명의 제1 목적은 내장형 기판에 있어서 부품을 기판 표면에 마운트 하기 위한 패드를 제작하는 신공법을 제공하는 데 있다.
본 발명의 제2 목적은 제1 목적에 부가하여, 금도금을 사용하지 아니하고도 리플로우 과정에서 솔더가 흘러 서로 단락되지 않도록 하는 패드 제조기술을 제공하는 데 있다.
본 발명은 부품이 실장될 부분의 패드를 레이저 드릴로 정의한다. 동박에 레이저 드릴을 가공하면 레이저 빔이 조사된 부위가 손상되고 손상된 부위는 산소와 반응하여 산화막이 형성되는데, 레이저 빔을 조사해서 패드 경계를 정의하면, 패드의 경계(boundary)를 따라 산화막이 형성되므로, 이와 같이 해서 형성됨 산화막은 일종의 댐을 형성하게 되고, 솔더를 인쇄할 때에 산화막 댐 내부에 가두어 두면, 리플로우 과정에서 솔더가 과도하게 흘러 인접하는 솔더가 서로 단락되는 것을 방지할 수 있다.
본 발명은 표면 실장을 위한 패드를 제작하는 방법에 있어서, (a) 동박 위에 패드의 경계를 따라 레이저 드릴을 조사하여 패드를 정의하는 단계; (b) 레이저 드릴에 의해 손상된 동박을 대기 중에서 산화시켜 산화막 댐을 형성하는 단계; (c) 상기 산화막 댐 내부에 안착하도록 솔더를 인쇄하여 형성하는 단계; 및 (d) 리플로우 공정을 진행하여 상기 솔더에 흐름성을 제공하는 단계를 포함하는 방법을 제공한다.
본 발명에 따른 패드 제작기술은 리플로우 공정 단계에서 솔더가 흘러 서로 단락되는 문제를 방지할 수 있는 장점이 있으며, 종래기술과 달리 고비용의 금도금 공정을 생략할 수 있으므로, 생산수율을 증대시키고 제조비용을 절감하는 이중의 유리한 효과가 있다.
도1a 및 도1b는 종래기술에 따라 부품을 표면 실장하는 방법을 나타낸 도면.
도2a 내지 도2c는 본 발명에 따라 부품을 표면 실장하는 방법을 나타낸 도면.
도3a 내지 도3d는 본 발명에 따라 부품을 표면 실장하여 내장형 인쇄회로기판을 제작하는 과정의 일 실시예를 나타낸 도면.
본 발명은 동박 표면에 패드를 정의하기 위해 레이저를 패드 경계를 따라 조사함으로써 경계에 산화막 댐을 형성하는 것을 특징으로 한다. 본 발명은 인쇄된 솔더가 산화막 댐 내부 동박 표면에만 존재하므로, 후속 리플로우 공정단계에서 유동성에 의해 인접하는 솔더가 서로 단락되는 것을 방지함을 특징으로 한다. 본 발명에 따른 산화막 댐은 정방형, 장방형 또는 다양한 형태의 실시가 가능하다.
이하에서는 첨부도면 도2a 내지 도2c를 참조해서 본 발명을 상세히 설명하기로 한다.
본 발명은 캐리어 동박을 시작 물질로 하는 것이 바람직하다. 캐리어 동박은 기계적 강도를 주기 위해 소정의 두께를 가진 지지층과 동박으로 구성된다. 지지층은 구리 이외에도 다양한 재질이 사용될 수 있다. 본 발명의 또 다른 실시예로서, 캐리어 대신에 동박적층판(CCL; copper cladded laminate)을 사용할 수도 있으나, 동박적층판을 사용하면 기판의 두께가 두꺼워지는 문제가 있을 수 있다.
도2a를 참조하면, 상부에는 동박(100a)이 형성되어 있고 하부에 지지층(100b)이 형성되어 있는 캐리어(100)가 도시되어 있다. 도2a와 도2b는 기판의 단면과 위에서 본 평면도를 함께 도시하고 있다.
도2b를 참조하면, 패드를 정의하기 위하여 레이저 드릴을 실시한다. 본 발명에 따른 레이저 드릴은 이산화탄소 레이저 또는 자외선 레이저 등을 사용할 수 있다. 즉, 정의하고자 하는 패드의 경계를 따라 레이저 빔을 조사하면, 동박(100a) 표면에 손상이 발생하게 되고, 동박이 레이저에 의해 손상되면 대기 중의 산소와 구리가 반응하여 산화막이 형성된다. 본 발명에 따라 레이저 빔이 동박(100a)에 입힌 손상은 패드 경계를 따라 폐곡선을 형성하므로, 결국 동박(100a) 위에는 산화막에 의해 내부와 외부를 구분 짓게 된다. 내부와 외부를 구분 짓는 폐곡면 형태의 산화막을 산화막 댐(200)이라 칭하기로 한다.
즉, 본 발명은 동박(100a) 위에 산화막 댐(200)을 형성하는 것을 특징으로 한다. 도2b에는 동박(100a) 위에 산화막 댐(200)을 형성한 모습의 단면도와 평면도를 제공하고 있다. 도2b에 도시한 산화막 댐(200)은 내부와 외부 경계를 구분 짓는 제방 형태의 구조로서, 레이저 빔에 의한 동박의 산화 결과 자연적으로 형성할 수 있다.
본 발명의 양호한 실시예로서, 산화막 댐(200)의 형상은 정방형 또는 장방형일 수 있으며, 내부에 솔더(300)를 담을 수 있는 폐쇄적 공간을 형성할 수 있는 형상이면 된다.
본 발명에 따라 제작된 산화막 댐(200) 내부에 솔더(300)를 인쇄한다. 그리고 나면, 리플로우 공정을 진행해서 솔더에 흐름성을 부여하고, 이때에 산화막 댐(200)이 유동화된 솔더(300)를 막고 있으므로, 인접한 솔더가 서로 단락되는 문제는 방지할 수 있다. 도2c는 본 발명에 따라 산화막 댐(200) 속에 안착된 솔더(300)를 이용해서 부품(500)을 표면 실장한 모습을 도시하고 있다.
도3a 내지 도3d는 본 발명에 따라 부품을 표면 실장하여 내장형 인쇄회로기판을 제작하는 과정의 일 실시예를 나타낸 도면이다.
도3a과 도3b를 참조하면, 본 발명에 따라 부품(500)을 실장한 캐리어(100) 위에 에폭시 수지(600)와 동박(800) 등을 적층해서 라미네이트 성형한다. 그리고 나면, 도3c에 도시한 바와 같이, 캐리어를 제거하고, 노출된 상층의 동박(800)과 하층의 동박(100a)에 대해 이미지 작업을 진행해서 상층과 하층 동박 회로를 형성한다. 도3d를 참조하면, 최종적으로 감광성 페이스트(900)를 도포하고 현상 식각하여 완성한다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.
이상과 같이, 본 발명은 부품내장형 기판을 제조하기 위하여 칩을 기판에 표면 실장 하는데 있어서, 솔더가 리플로우 과정에 흐르게 되어 단락이 발생하는 문제를 해결할 수 있으며, 고가의 금도금 공정을 생략하면서도 신뢰성이 높은 솔더를 제작하는 장점이 있다.
100 : 캐리어
100a : 동박
100b : 지지층
200 : 산화막 댐
300 : 솔더
500 : 부품

Claims (2)

  1. 부품을 기판 표면에 실장하기 위한 패드를 제작하는 방법에 있어서,
    (a) 동박 위에 패드의 경계를 따라 레이저 드릴을 조사하여 패드를 정의하는 단계;
    (b) 레이저 드릴에 의해 손상된 동박을 대기 중에서 산화시켜 산화막 댐을 형성하는 단계;
    (c) 상기 산화막 댐 내부에 안착하도록 솔더를 인쇄하여 형성하는 단계; 및
    (d) 리플로우 공정을 진행하여 상기 솔더에 흐름성을 제공하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 동박은 캐리어에 형성된 동박인 것을 특징으로 하는 방법.
KR1020110065832A 2011-07-04 2011-07-04 부품 표면 실장을 위한 패드 제조 방법 KR101168641B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110065832A KR101168641B1 (ko) 2011-07-04 2011-07-04 부품 표면 실장을 위한 패드 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110065832A KR101168641B1 (ko) 2011-07-04 2011-07-04 부품 표면 실장을 위한 패드 제조 방법

Publications (1)

Publication Number Publication Date
KR101168641B1 true KR101168641B1 (ko) 2012-07-25

Family

ID=46717399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110065832A KR101168641B1 (ko) 2011-07-04 2011-07-04 부품 표면 실장을 위한 패드 제조 방법

Country Status (1)

Country Link
KR (1) KR101168641B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180117905A (ko) * 2017-04-20 2018-10-30 (주)드림텍 입체 회로 전자부품 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660889B1 (ko) 2005-11-14 2006-12-26 삼성전자주식회사 반도체 패키지의 위스커 결함을 억제하는 인쇄회로기판 및이를 이용한 반도체 패키지 탑재방법
JP2009088454A (ja) 2007-10-03 2009-04-23 Denso Corp プリント回路基板への電子部品の実装方法及びプリント回路基板
KR100906710B1 (ko) 2008-01-24 2009-07-07 대덕전자 주식회사 칩 표면 실장을 위한 동박 패드 구조 및 가공 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100660889B1 (ko) 2005-11-14 2006-12-26 삼성전자주식회사 반도체 패키지의 위스커 결함을 억제하는 인쇄회로기판 및이를 이용한 반도체 패키지 탑재방법
JP2009088454A (ja) 2007-10-03 2009-04-23 Denso Corp プリント回路基板への電子部品の実装方法及びプリント回路基板
KR100906710B1 (ko) 2008-01-24 2009-07-07 대덕전자 주식회사 칩 표면 실장을 위한 동박 패드 구조 및 가공 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180117905A (ko) * 2017-04-20 2018-10-30 (주)드림텍 입체 회로 전자부품 및 그 제조방법
KR102022420B1 (ko) * 2017-04-20 2019-09-19 (주)드림텍 입체 회로 전자부품 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR101987374B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2008300636A (ja) プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
JP2014131037A (ja) 回路基板及びその製造方法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
TWI566355B (zh) 電子元件封裝結構及製作方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
TWI556382B (zh) 封裝基板及其製法
JP2014072372A (ja) プリント配線板の製造方法及びプリント配線板
JPWO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JP4608297B2 (ja) 積層配線基板の製造方法
US20120152606A1 (en) Printed wiring board
KR101168641B1 (ko) 부품 표면 실장을 위한 패드 제조 방법
JP2007080976A (ja) 多層回路基板及びその製造方法ならびに電子部品パッケージ
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR101229258B1 (ko) 부품내장형 인쇄회로기판의 패드 제조 방법
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
JP2014154694A (ja) 実装基板、この実装基板を用いた基板モジュールおよび実装基板の製造方法
KR101292594B1 (ko) 금속 댐이 형성된 임베디드 인쇄회로기판 및 그 제조 방법
KR101194448B1 (ko) 인쇄회로기판의 제조방법
KR20100107936A (ko) 박형 패키지 기판 제조 방법
KR100970116B1 (ko) 어레이 반도체 패키지의 제조 방법
JP4830884B2 (ja) 半導体装置
JP2018022823A (ja) プリント配線板
WO2013153673A1 (ja) 電子部品搭載用配線基材、電子部品搭載用配線基材の製造方法、電子回路モジュール及びランド形成装置
KR101530130B1 (ko) 접속용 플러그를 부분적으로 노출시키는 솔더 레지스트층을 구비하는 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5