CN104157578A - 半导体器件的形成方法 - Google Patents

半导体器件的形成方法 Download PDF

Info

Publication number
CN104157578A
CN104157578A CN201410425762.6A CN201410425762A CN104157578A CN 104157578 A CN104157578 A CN 104157578A CN 201410425762 A CN201410425762 A CN 201410425762A CN 104157578 A CN104157578 A CN 104157578A
Authority
CN
China
Prior art keywords
semiconductor
formation method
material layer
semiconductor material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410425762.6A
Other languages
English (en)
Other versions
CN104157578B (zh
Inventor
沈思杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410425762.6A priority Critical patent/CN104157578B/zh
Publication of CN104157578A publication Critical patent/CN104157578A/zh
Application granted granted Critical
Publication of CN104157578B publication Critical patent/CN104157578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种半导体器件的形成方法，包括：提供半导体基底，所述半导体基底包括第一表面以及与所述第一表面相对的第二表面，所述第一表面为用于形成半导体器件的功能面；在采用炉管沉积法在所述半导体基底的第一表面和第二表面形成半导体材料层后；去除位于半导体基底第二表面上的半导体材料层，从而避免位于半导体基底第二表面上的半导体材料层对后续半导体器件制备造成干扰，进而提高后续形成的半导体器件的性能。

Description

半导体器件的形成方法
技术领域
本发明涉及半导体领域，具体涉及一种半导体器件的形成方法。
背景技术
在半导体器件制造中，多晶硅是一种最常用的半导体材料，通常可用于制造MOS晶体管的栅极、高阻值多晶硅电阻、闪存的浮栅、控制栅等。
如以沟槽栅功率晶体管(Trench Gate Power MOS)的制备工艺为例：
参考图1，在半导体衬底10上形成器件层11，并在器件层11上开设沟槽12，之后，参考图2，在所述器件层11上形成掺杂离子的多晶硅层13，所述多晶硅层13填充所述沟槽12，用于形成栅极；接着参考图3，在采用平坦化工艺等技术去除所述器件层11表面多余的多晶硅层13后，向所述器件层11内注入离子，并经退火工艺后形成体区14，然后再经二次离子注入工艺向所述体区14内注入离子，接着经二次退火工艺形成源区15。
现有半导体制备工艺中，通常采用炉管沉积形成所述多晶硅层13。相比于化学气相沉积(Chemical Vapor Deposition，CVD)等工艺，炉管沉积具有更高效地沉积速率，且成本更低，因而炉管沉积法广泛应用于较厚厚度的多晶硅层沉积工艺中。
在实际操作工艺中，通常采用吸盘吸附经炉管沉积法形成有多晶硅层的半导体基底，然而，吸盘对半导体基底的吸附力较弱，容易出现半导体基底定位难的情况；从而使在后续工艺(如：退火)中形成的半导体功率器件的性能较差。
而随着半导体技术发展对半导体功率器件精度要求的不断提高，采用炉管沉积法形成多晶硅层的制备工艺无法满足日益提高的半导体功率器件的高标准要求。
为此，如何改进采用炉管沉积多晶硅层工艺的半导体制备工艺是本领域技术人员亟需解决的问题。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，提高形成的半导体功率器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供半导体基底，所述半导体基底包括第一表面以及与所述第一表面相对的第二表面，所述第一表面为用于形成半导体器件的功能面；
采用炉管沉积法在所述半导体基底的第一表面和第二表面形成半导体材料层；
去除所述第二表面的半导体材料层。
可选地，在形成所述半导体材料层前，所述形成方法还包括：刻蚀所述第一表面，在所述半导体基底中形成沟槽；
采用炉管沉积法在所述半导体基底的第一表面形成半导体材料层的步骤中，所述半导体材料层填充于所述沟槽中；
在形成所述半导体材料层后，所述形成方法还包括：去除覆盖在所述第一表面的半导体材料层，至露出所述第一表面。
可选地，在去除所述第一表面和第二表面的半导体材料层后，所述形成方法还包括：
向位于所述沟槽的周边的所述第一表面内，注入离子；
进行退火工艺，以形成源极或是漏极。
可选地，所述注入离子的步骤包括：
采用吸盘吸住所述半导体基底的第二表面，将所述半导体基底固定在反应腔室中；
之后向所述半导体基底的第一表面注入离子。
可选地，所述退火工艺的步骤包括：采用含碳源气体和氧源气体的气体进行退火工艺。
可选地，所述碳源气体包括C2H2Cl2。
可选地，所述退火工艺的温度大于或等于1000℃。
可选地，去除所述第二表面的半导体材料层的步骤包括：采用刻蚀工艺或是平坦化工艺去除位于第二表面的半导体材料层。
可选地，所述平坦化工艺为化学机械研磨工艺。
可选地，所述半导体材料层为多晶硅层。
与现有技术相比，本发明的技术方案具有以下优点：
在采用炉管沉积法在导体基底第一表面和第二表面形成半导体材料层后，去位于作为非功能面的第二表面上的半导体材料层。从而在采用吸盘吸住半导体基底的第二表面，以对半导体基底进行加工的半导体制备后续工艺中，避免因为多晶硅层表面较为粗糙等特性，而降低吸盘对半导体基底的吸附力，进而提高后续工艺中半导体基底的稳定性；此外，在后续例如退火等工艺中，会通入氧源气体(如O2)以及碳源气体，去除位于所述半导体基底的第二表面的半导体材料层后，有效避免通入的氧源气体(如O2)与第二表面上的半导体材料层反应，致使碳源气体无法与足量的氧源气体反应而分解为碳颗粒等杂质，并由所述碳颗粒等杂质污染半导体制备的环境，造成诸如碳颗粒等杂质散落在半导体基底第一表面等缺陷，进而提高后续形成的半导体器件的性能。
附图说明
图1至图5是现有技术采用炉管沉积形成多晶硅层的半导体功率器件制备过程的结构示意图；
图6至图11是本发明半导体器件的形成方法的一个实施例的结构示意图。
具体实施方式
如背景技术所述，采用炉管沉积法以形成多晶硅层的半导体制备工艺所形成的半导体功率器件的性能较差，结合半导体功率器件的形成过程分析其原因为：
参考图1和图2，如在沟槽栅功率晶体管的制备工艺，在器件层11上形成沟槽12后，会采用炉管沉积法在所述器件层11的表面形成填充所述沟槽12的多晶硅层13。具体地，如图4所示，炉管沉积法工艺中，会在炉管1的架子上同时放置多块半导体晶圆2，之后向炉管1内通入含有硅烷的反应气体，从而在半导体晶圆的表面形成多晶硅层。但如图5所示，在向所述炉管1内通入反应气体在所述器件层11上形成多晶硅层13的同时，会在所述半导体衬底10(即晶圆衬底)底面形成多晶硅层14。
而位于半导体衬底10底面的所述多晶硅层14会影响沟槽栅功率晶体管后续制备工艺，如：再参考图3，向所述器件层11内注入离子，并进行退火工艺以形成源极的过程中，需要向炉管内通入氧源气体(如O2)(通入氧源气体便于炉管升温)，以及碳源气体(如C2H2CL2)等气体，退火工艺中，上述气体可激活器件层内的离子，同时所述碳源气体会和氧源气体反应形成一氧化碳、或二氧化碳等气体后排出设备。但氧源气体与多晶硅层反应活性较大，在所述半导体衬底10底面形成多晶硅层后，氧源气体会优先与多晶硅层反应，从而消耗大量的氧源气体，致使碳源气体无法与足量的氧源气体反应而分解产生碳颗粒等杂质。所述碳颗粒等杂质污染了半导体制备的环境，如碳颗粒等杂质会散落在半导体基底的第一表面上，从而影响后续制得的半导体功率器件的性能。
此外，沉积于所述半导体衬底10底面形成的多晶硅层14的表面较为粗糙，致使在后续半导体功率器件制备工艺中，用于固定所述半导体衬底10的吸盘无法吸住所述半导体衬底10，从而降低半导体衬底10稳定性，甚至出现半导体衬底脱落等问题，从而影响后续半导体器件的制备工艺。
为此，本发明提出一种半导体器件的形成方法，在采用炉管沉积法在半导体基底的第一表面和第二表面形成半导体材料层(如多晶硅层)后，去除位于作为非功面的半导体基底的第二表面上的半导体材料层，从而避免位于半导体基底第二表面上的半导体材料层对后续半导体器件制备造成干扰，进而提高后续形成的半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图，以一种沟槽栅功率晶体管的制备工艺为实施例，对本发明的具体实施例做详细的说明。
图6至图11是本实例半导体器件的形成方法的一个实施例的结构示意图。
先参考图6，提供半导体基底20,所述半导体基底20包括第一表面和与所述第一表面相对的第二表面。其中，所述第一表面为功能面，在所述第一表面内可形成诸多的半导体元器件以及半导体器件结构。
本实施例中，所述半导体基底20包括半导体衬底21，以及位于所述半导体衬底21上的器件层22，所述器件层22的表面即为所述半导体基底20的第一表面，所述半导体衬底21的底面即所述半导体基底20的第二表面。
本实施例中，所述半导体衬底21为硅衬底。但除本实施例外的其他实施例中，所述半导体衬底21还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底。
本实施例中，所述器件层22的材料为硅，形成工艺可选为化学气相沉积(Chemical Vapor Deposition，CVD)。但值得注意的是，本发明对所述半导体衬底21和器件层22的材料、结构，以及形成方法不做限制。
继续参考图6，刻蚀所述器件层22，在所述器件层22内形成沟槽23。形成所述沟槽23工艺包括在所述器件层23上形成掩模层(图中未显示)，之后以所述掩模层为掩模刻蚀所述器件层22，以形成所述沟槽23。
结合参考图7，采用炉管沉积法，在所述器件层22的表面形成半导体材料层24。
本实施例中，所述半导体材料层24为多晶硅层。
结合参考图4，所述多晶硅层24的形成工艺包括：将所述半导体基底20(相当于图中的半导体晶圆2)置于一炉管1中，之后向所述炉管内通入硅烷等反应气体，从而在所述半导体基底20的器件层22表面形成多晶硅层24。所述多晶硅层覆盖所述器件层22表面，且填充所述沟槽23。
此外，在通入硅烷气体时还可通入含有掺杂离子的气体，从而形成掺杂有离子的多晶硅层。上述采用炉管沉积法形成多晶硅层的工艺为本领域的成熟工艺，在此不再赘述。
继续参考图7，炉管沉积法形成多晶硅层24过程中，在所述器件层22上形成多晶硅层24，同时会在所述半导体衬底21的底面形成一层多晶硅层25。如上所述，所述多晶硅层25的表面较为粗糙，且易与氧气等气体反应，进而会影响后续半导体功率器件的制备。
参考图8，本实施例中，采用炉管沉积法在所述沟槽23内填充多晶硅层24；之后，去除所述器件层22表面多余的所述多晶硅层24，仅保留位于所述沟槽23内的多晶硅层，在所述沟槽23内形成多晶硅栅极26。
本实施例中，去除所述器件层22表面的多晶硅层的工艺为化学机械研磨(Chemical Mechanical Polish，CMP)工艺。值得注意的是，本实施例中，在形成所述器件层22后，刻蚀所述器件层22之前，可在所述器件层22上先形成CMP停止层，之后刻蚀所述停止层和器件层22，从而在所述停止层和器件层22内形成所述沟槽；并在所述停止层表面，以及沟槽内填充多晶硅层后，再以所述停止层作为研磨终点，采用CMP工艺去除所述器件层22上多余的多晶硅层，从而保护所述器件层22免受损伤。上述工艺为本领域的成熟工艺，在此不再赘述。
在除本实施例中的其他实施例中，还可采用刻蚀工艺，或是其他的平坦化工艺去除多余厚度的所述多晶硅层。本发明对去除所述多晶硅层的工艺并不作限定。
接着参考图9，去除位于所述半导体衬底21底面的多晶硅层25。
如上所述，在后续的半导体制备工艺中，位于所述半导体衬底21底面的多晶硅层25会影响后续半导体制备工艺的进行，并降低后续形成的半导体功率器件的性能。为此，去除所述多晶硅层25可有效避免上述缺陷。
本实施例中，去除所述多晶硅层25的工艺为CMP，但除本实施例外的其他实施例中，可采用刻蚀工艺，或是其他的平坦化工艺去除多余厚度的所述多晶硅层。本发明对去除所述多晶硅层的工艺并不作限定。
本实施例中，在去除所述器件层22表面多余的多晶硅层24后，再去除位于所述半导体衬底21底面的多晶硅层25。在本发明的另一个实施例中，可先去除所述多晶硅层25，之后再去除所述器件层22表面多余的多晶硅层，上述两步工艺的顺序并不影响本发明的保护范围。
在去除位于半导体基底20底面的多晶硅层25后，将所述半导体基底20放入一个或多个反应腔室中，并以反应腔室内的吸盘40吸住所述半导体体衬底21的底面，实现半导体基底20固定，以进行后续工艺。
本实施例中，基于已去除了位于所述半导体基底20底面的多晶硅层25，因而吸盘40可直接吸附在所述半导体基底20底面，从而避免因为所述多晶硅层25表面较为粗糙等缺陷而影响吸盘40对所述半导体基底20的吸附力，进而提高半导体基底20的固定稳定性。
本实施例中，所述后续工艺包括：结合参考图10，在所述器件层22上形成掩模层31，所述掩模层31覆盖所述多晶硅栅极26；以所述掩膜层31为掩模，向所述器件层22内注入第一离子(如硼离子B)，用于形成体区27。
参考图11，在去除所述掩模层31后，在所述器件层22上再形成另一掩模层32，所述掩膜层32露出部分所述体区27，并向所述体区27内注入第二离子(如砷离子，As)，用于形成所述多晶硅栅极26的源极28。
之后进行退火工艺，以激活所述体区27内的第一离子和第二离子，以形成体区和源极。
本实施例中，所述退火工艺包括：采用含碳源气体和氧源气体的气体进行退火工艺，具体工艺包括：通入氧源气体，使得退火腔室内逐步升温，控制退火温度为大于或等于1000℃，并向所述退火腔内通入碳源气体，以激活注入于所述器件层内的第一离子和第二离子。所述退火工艺的其余细节为本领域的成熟技术，在此不再赘述。
本实施例中，所述碳源气体包括C2H2Cl2，氧源气体包括氧气(O2)。
本实施例中，在退火工艺前，已去除了所述半导体衬底21底面的所述多晶硅层25，使得退火腔室内通入的碳源气体可与足量的氧气反应而形成一氧化碳或二氧化碳等气体，以在退火工艺后排出。上述技术方案可有效避免所述多晶硅层25与氧气反应，从而大量消耗退火反应中的氧源气体，致使碳源气体无法与氧源气体反应而直接分解成碳颗粒，并使得碳颗粒悬浮在反应腔内而造成反应腔室被污染，比如碳颗粒会散落在所述器件层22的表面而降低半导体器件性能等缺陷，从而提高后续形成的半导体功率器件的质量。
值得注意的是，本实施例以沟槽栅晶体管(Trench Gate MOS)的制备工艺为例详述本本发明的技术方案。
但本发明并不局限于沟槽栅晶体管的制备工艺。如在平面CMOS晶体管制备工艺中，可采用炉管沉积法在半导体衬底上形成多晶硅层，之后，刻蚀所述半导体衬底表面的多晶硅层，用于形成多晶硅栅极或是形成多晶硅伪栅。在炉管沉积法中，在所述半导体衬底表面形成多晶硅层同时，会在半导体衬底的底面形成多余的多晶硅层。本发明可在进入退火等后续工艺前，先去除所述半导体衬底底面的多余的多晶硅层，从而避免位于半导体衬底底面的多余的多晶硅层在半导体制备后续工艺中，造成吸盘难以吸附半导体衬底等问题；而且去除所述半导体衬底底面的多晶硅层后，可解决在向所述多晶硅栅极周边的半导体衬底内注入离子，并进行退火工艺形成源极和漏极的工艺中，因为半导体衬底底面的多晶硅层与氧气反应，而造成碳源气体无法与足量氧气反应进而分离形成过多的碳颗粒的缺陷，进而解决由过多的碳颗粒造成半导体器件制备环境污染而降低了后续形成的半导体器件性能的问题。上述简单的改变均在本发明的保护范围内。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体基底，所述半导体基底包括第一表面以及与所述第一表面相对的第二表面，所述第一表面为用于形成半导体器件的功能面；
采用炉管沉积法在所述半导体基底的第一表面和第二表面形成半导体材料层；
去除所述第二表面的半导体材料层。
2.如权利要求1所述的形成方法，其特征在于，
在形成所述半导体材料层前，所述形成方法还包括：刻蚀所述第一表面，在所述半导体基底中形成沟槽；
采用炉管沉积法在所述半导体基底的第一表面形成半导体材料层的步骤中，所述半导体材料层填充于所述沟槽中；
在形成所述半导体材料层后，所述形成方法还包括：去除覆盖在所述第一表面的半导体材料层，至露出所述第一表面。
3.如权利要求2所述的形成方法，其特征在于，
在去除所述第一表面和第二表面的半导体材料层后，所述形成方法还包括：
向位于所述沟槽的周边的所述第一表面内，注入离子；
进行退火工艺，以形成源极或是漏极。
4.如权利要求3所述的形成方法，其特征在于，所述注入离子的步骤包括：
采用吸盘吸住所述半导体基底的第二表面，将所述半导体基底固定在反
应腔室中；
之后向所述半导体基底的第一表面注入离子。
5.如权利要求3所述的形成方法，其特征在于，所述退火工艺的步骤包括：采用含碳源气体和氧源气体的气体进行退火工艺。
6.如权利要求5所述的形成方法，其特征在于，所述碳源气体包括C2H2Cl2。
7.如权利要求3所述的形成方法，其特征在于，所述退火工艺的温度大于或等于1000℃。
8.如权利要求1所述的形成方法，其特征在于，去除所述第二表面的半导体材料层的步骤包括：采用刻蚀工艺或是平坦化工艺去除位于第二表面的半导体材料层。
9.如权利要求8所述的形成方法，其特征在于，所述平坦化工艺为化学机械研磨工艺。
10.如权利要求1所述的形成方法，其特征在于，所述半导体材料层为多晶硅层。
CN201410425762.6A 2014-08-26 2014-08-26 半导体器件的形成方法 Active CN104157578B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410425762.6A CN104157578B (zh) 2014-08-26 2014-08-26 半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410425762.6A CN104157578B (zh) 2014-08-26 2014-08-26 半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN104157578A true CN104157578A (zh) 2014-11-19
CN104157578B CN104157578B (zh) 2018-04-27

Family

ID=51883052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410425762.6A Active CN104157578B (zh) 2014-08-26 2014-08-26 半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN104157578B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847696A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN112086352A (zh) * 2020-08-06 2020-12-15 北京烁科精微电子装备有限公司 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺
CN113628971A (zh) * 2021-07-07 2021-11-09 华虹半导体(无锡)有限公司 Mosfet器件的成阱方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090072A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 晶片背面缺陷的移除方法
CN101556967A (zh) * 2008-04-11 2009-10-14 上海韦尔半导体股份有限公司 功率半导体器件及其制造方法
CN101764075A (zh) * 2008-12-25 2010-06-30 中芯国际集成电路制造(上海)有限公司 晶片背面缺陷的监测方法和系统
CN101777556A (zh) * 2010-01-15 2010-07-14 无锡新洁能功率半导体有限公司 一种沟槽型大功率mos器件及其制造方法
CN102082083A (zh) * 2009-12-01 2011-06-01 昆山中辰矽晶有限公司 一种在硅晶圆背面生长多晶硅层的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090072A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 晶片背面缺陷的移除方法
CN101556967A (zh) * 2008-04-11 2009-10-14 上海韦尔半导体股份有限公司 功率半导体器件及其制造方法
CN101764075A (zh) * 2008-12-25 2010-06-30 中芯国际集成电路制造(上海)有限公司 晶片背面缺陷的监测方法和系统
CN102082083A (zh) * 2009-12-01 2011-06-01 昆山中辰矽晶有限公司 一种在硅晶圆背面生长多晶硅层的方法
CN101777556A (zh) * 2010-01-15 2010-07-14 无锡新洁能功率半导体有限公司 一种沟槽型大功率mos器件及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847696A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN106847696B (zh) * 2015-12-07 2020-05-08 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN112086352A (zh) * 2020-08-06 2020-12-15 北京烁科精微电子装备有限公司 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺
CN112086352B (zh) * 2020-08-06 2024-02-20 北京晶亦精微科技股份有限公司 一种利用Locos生长氧化隔离层以及制备IGBT芯片的工艺
CN113628971A (zh) * 2021-07-07 2021-11-09 华虹半导体(无锡)有限公司 Mosfet器件的成阱方法

Also Published As

Publication number Publication date
CN104157578B (zh) 2018-04-27

Similar Documents

Publication Publication Date Title
KR102654856B1 (ko) Si 갭충전을 위한 순환 컨포멀 증착/어닐링/에칭
US8207023B2 (en) Methods of selectively depositing an epitaxial layer
JP5145672B2 (ja) 半導体装置の製造方法
JP2021515412A (ja) 金属含有材料の高圧アニーリングプロセス
CN1574395A (zh) 用于提高mos性能的引入栅极的应变
TWI545769B (zh) 半導體裝置結構與其形成方法
KR20140002616A (ko) 수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들
CN106098558B (zh) 半导体结构及其制造方法
US20160013320A1 (en) Multilayer passivation or etch stop tft
CN1881586A (zh) 半导体器件及其制造方法
TWI768245B (zh) 用於矽-鍺預清潔之方法與設備
US20130023111A1 (en) Low temperature methods and apparatus for microwave crystal regrowth
CN104157578A (zh) 半导体器件的形成方法
KR20030021376A (ko) 반도체소자의 선택적 에피성장법
CN103367253A (zh) 鳍式场效应管的形成方法
EP2474039B1 (en) Method of forming a semiconductor device
CN105226022A (zh) 半导体结构的形成方法
CN102017085B (zh) 用于沉积超细晶粒多晶硅薄膜的方法
TWI748021B (zh) 形成應變通道層的方法
CN102017086B (zh) 用于沉积具有超细晶粒的多晶硅薄膜的方法
CN104465518B (zh) 栅极制作方法
CN104465346B (zh) 形成栅极的方法
CN104392919A (zh) Nmos器件的硅衬底表面的处理方法及nmos器件的制作方法
CN102428539A (zh) 超细晶粒多晶硅薄膜的气相沉积方法
US10796915B2 (en) Method for forming epitaxial layer at low temperature

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant