CN110767575A - 用于处理基板的设备和方法 - Google Patents

用于处理基板的设备和方法 Download PDF

Info

Publication number
CN110767575A
CN110767575A CN201910665823.9A CN201910665823A CN110767575A CN 110767575 A CN110767575 A CN 110767575A CN 201910665823 A CN201910665823 A CN 201910665823A CN 110767575 A CN110767575 A CN 110767575A
Authority
CN
China
Prior art keywords
substrate
substrate processing
transfer path
path information
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910665823.9A
Other languages
English (en)
Other versions
CN110767575B (zh
Inventor
徐泰雄
李泰林
严永堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semes Co Ltd
Original Assignee
Semes Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semes Co Ltd filed Critical Semes Co Ltd
Publication of CN110767575A publication Critical patent/CN110767575A/zh
Application granted granted Critical
Publication of CN110767575B publication Critical patent/CN110767575B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/406—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by monitoring or safety
    • G05B19/4065—Monitoring tool breakage, life or condition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/40—Robotics, robotics mapping to robotics vision
    • G05B2219/40006—Placing, palletize, un palletize, paper roll placing, box stacking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及用于处理基板的设备和方法。基板处理设备包括：工艺模块，该工艺模块包括多个工艺单元，该多个工艺单元执行包括在基板处理工艺中的多个步骤并且基于用于顺序地放置在工艺单元中的基板的工艺配方对基板执行基板处理工艺；调度器，该调度器控制工艺模块和工艺模块中包括的工艺单元的操作；存储器，该存储器存储基板的传送路径信息；以及选择模块，该选择模块通过向调度器反馈存储在存储器中的传送路径信息的结果来选择要继续执行的工艺单元。该基板处理设备可以还包括测量仪器，该测量仪器测量沿其传送基板的传送路径信息的缺陷值。存储器可以存储由测量仪器根据基板的传送路径信息测量的缺陷值。

Description

用于处理基板的设备和方法
技术领域
本文中描述的发明构思的实施方式涉及一种用于处理基板的设备和方法。
背景技术
在基板上形成所需图案的光刻工艺是半导体制造的关键工艺。通常，光刻工艺在与曝光装备连接的旋涂机装备中进行，以便连续进行涂覆工艺、曝光工艺和显影工艺。旋涂机装备包括工艺模块，工艺模块顺序地或选择性地执行六甲基二硅氮烷(HMDS)工艺、涂覆工艺、烘烤工艺和显影工艺。
工艺模块包括多个工艺单元，诸如用光致抗蚀剂涂覆基板的自旋涂布机、在暴露于光的基板上进行显影工艺的自旋显影机、包括在光致抗蚀剂涂覆工艺或显影工艺之前或之后加热和冷却基板的加热板和冷却板的烘烤机等等。
为工艺操作创建的流程配方的步骤按指定来操作。然而，考虑到各种情况，调度器确定选择哪个模块以及使用哪个路径来传送基板。在现有技术中选择工艺方向模块和进给单元时，使用选择和使用最早访问(即使用)的单元和模块的方法，从而使所有单元能够被同等使用。
发明内容
本发明构思的实施方式提供了一种基板处理设备和方法，其用于通过在包括多个工艺单元的基板处理设备中反馈晶片被沿其传送的路径来改进工艺结果。
此外，本发明构思的实施方式提供了一种用于自动地选择有效工艺单元的基板处理设备和方法。
本发明构思将要解决的技术问题不限于上述问题。本发明构思所属领域的技术人员将从以下描述中清楚地理解本文未提及的任何其它技术问题。
根据示例性实施方式，一种基板处理设备，包括：工艺模块，所述工艺模块包括多个工艺单元，所述多个工艺单元执行包括在基板处理工艺中的多个步骤且基于用于顺序地放置在所述工艺单元中的基板的工艺配方对所述基板执行所述基板处理工艺；调度器，所述调度器控制所述工艺模块和所述工艺模块中包括的所述工艺单元的操作；存储器，所述存储器存储所述基板的传送路径；以及选择模块，所述选择模块通过向所述调度器反馈存储在所述存储器中的结果来选择要继续执行的工艺单元。
所述基板处理设备可以还包括测量仪器，所述测量仪器测量所述传送路径的缺陷值，所述基板沿所述传送路径被传送。
所述存储器可以存储由所述测量仪器根据所述基板的所述传送路径测量的所述缺陷值。
根据本发明构思的实施方式，所述存储器可以模拟并存储所述基板能够沿其行进的所有路径，并且可以存储根据所模拟的所有路径测量的缺陷值。
所述选择模块可以基于存储在所述存储器中的所述缺陷值将加权值应用于包括在所述基板的所述传送路径中的所述工艺单元。
所述选择模块可以基于通过应用所述加权值获得的结果来选择具有最高优先级的工艺单元。
根据示例性实施方式，一种基板处理方法，包括：由工艺单元基于用于顺序地放置在所述工艺单元中的基板的工艺配方对所述基板执行基板处理工艺；以及通过调度器来控制所述基板处理工艺。所述调度器通过基于存储有所述基板的传送路径的数据库执行反馈来选择将执行工艺的工艺单元。
所述基板处理方法可以进一步包括存储所述基板的所述传送路径，并且通过使用测量仪器来根据所述基板的所述传送路径测量缺陷值。
所述基板处理方法可以进一步包括基于所测量的缺陷值将加权值应用于所述工艺单元，并且在对其应用所述加权值的所述工艺单元中选择具有所述最高优先级的工艺单元。
存储所述基板的所述传送路径可以包括存储所述基板能够沿其行进的所有路径。
测量所述缺陷值可以包括通过使用在所述基板处理工艺之前和之后安装的所述测量仪器来测量所述缺陷值。
附图说明
根据以下参考附图的描述，上述和其它目的和特征将变得显而易见，其中，除非另有说明，否则相同附图标记在各个附图中是指相同部分，并且其中：
图1是包括根据本发明构思的实施方式的基板处理设备的半导体制造装备的透视图；
图2是图1所示的半导体制造装备的平面图；
图3是根据本发明构思的实施方式的基板处理设备的框图；
图4是展示了根据本发明构思的实施方式的通过晶片的传送路径获得测量值的方法的图；
图5是展示了根据本发明构思的实施方式的选择工艺单元的方法的流程图；并且
图6是展示了根据本发明构思的基板处理方法的流程图。
具体实施方式
在下文中，将参考附图详细描述本发明构思的实施方式，使得本发明构思所属领域的技术人员可以容易地执行本发明构思。然而，本发明构思可以以各种不同的形式实现，并且不限于本文描述的实施方式。此外，在描述本发明构思的实施方式时，当它们可使本发明构思的主题不必要地模糊时，将省略与公知功能或配置有关的详细描述。另外，在整个附图中，执行类似功能和操作的部件被提供有相同的附图标记。
说明书中的术语“包括”和“包含”是“开放式”表达，只是说存在对应的部件，并且除非特别相反地描述，否则不排除但可以包括附加部件。具体地，应当理解，术语“包含”、“包括”和“具有”在本文使用时，规定存在所陈述的特征、整数、步骤、操作、部件和/或部分，但是不排除存在或添加一个或多个其他特征、整数、步骤、操作、部件、部分和/或其群组。
诸如第一、第二等术语可以用于描述各种部件，但是部件不应受这些术语的限制。所述术语仅可以用来将一个部件与另一部件进行区分。例如，在不脱离本发明构思的范围的情况下，第一部件可以被称为第二部件，并且类似地，第二部件也可以被称为第一部件。
除非另有说明，否则单数形式的术语可以包括复数形式。此外，在附图中，为了清楚说明，可以夸大部件的形状和尺寸。
在整个说明书中，术语部件“～单元”是指软件部件或硬件部件，诸如FPGA或ASIC，并且执行至少一个功能或操作。然而，应当理解，部件“～单元”不限于软件或硬件部件。部件“～单元”可以在可以由地址指定的存储介质中实现。部件“～单元”还可以被配置成重新生成一个或多个处理器。
例如，部件“～单元”可以包括各种类型的部件(例如，软件部件、面向对象的软件部件、类部件和任务部件)、工艺、功能、属性、过程、子例程、程序代码片段、驱动程序、固件、微代码、电路、数据、数据库、数据结构、表、数组和变量。由部件和部件“～单元”提供的功能可以由多个部件和部件“～单元”单独执行，并且还可以与其它附加部件集成。
在下文中，将参考附图对本发明构思的实施方式进行详细描述。
图1是其中使用根据本发明构思的实施方式的基板处理设备及其控制方法的半导体制造装备10的透视图。图2是图1所示的半导体制造装备10的平面图。在描述根据本发明构思的另一实施方式的基板处理设备及其控制方法之前，将参考图1和图2描述对其应用根据本发明构思的实施方式的基板处理设备及其控制方法的半导体制造装备10。将描述半导体制造装备10作为帮助理解本发明构思的实例。然而，应当理解，根据本发明构思的实施方式的基板处理设备及其控制方法所适用的装备的类型不限于此。
参考图1和图2，半导体制造装备10在基板上执行光刻工艺。半导体制造装备10包括转位模块600、工艺模块200、基板传送模块700、以及步进器800。转位模块600包括多个加载端口610、转位机械手620和第一缓冲器630。放置在加载端口610上的载体中接收的基板通过转位机械手620传送到第一缓冲器630。转位机械手620沿传送轨道移动。
工艺模块200包括在基板上执行预定工艺的多个工艺单元210、220和230。
传送机械手300在第一缓冲器630与工艺单元210、220和230之间或在工艺单元210、220和230之间传送基板。
多个单元210、220和230包括执行用诸如光致抗蚀剂的光敏液体来涂覆基板的涂覆工艺的涂覆单元210、对经受曝光工艺的基板执行显影工艺的显影单元220、以及对基板执行烘烤工艺的烘烤单元230。
涂覆单元210和显影单元220各自具有支撑和旋转基板的旋转头以及将化学品分配到支撑在旋转头上的基板上的喷嘴。显影单元220可以通过将显影溶液分配到支撑在旋转头上的基板上来对基板执行显影工艺，并且涂覆单元210可以通过将光致抗蚀剂分配到支撑在旋转头上的基板上来对基板执行涂覆工艺。
每个烘烤单元230包括烘烤板231和冷却板232。烘烤板231加热基板，并且冷却板232将在烘烤板231中加热的基板冷却到适当的温度。
传送机械手300从第一缓冲器630接收基板，并且将基板传送到构成工艺模块200的工艺单元210、220和230。传送机械手300沿着加载器310传送基板。基板传送模块700包括第二缓冲器710。第二缓冲器710将通过涂覆单元210在其上形成有光致抗蚀剂膜的基板传送到步进器800。步进器800包括执行曝光工艺的多个曝光单元(未示出)。在步进器800中完全暴露于光的基板再次被传送到第二缓冲器710，并且传送到第二缓冲器710的基板被通过传送机械手300顺序地传送到烘烤单元230和显影单元220。
如上所述，传送机械手300将基板放置在工艺单元210、220和230中。工艺单元210、220和230基于用于基板的工艺配方来处理放置在其中的基板。传送机械手300从工艺单元210、220和230中提取处理的基板。
根据本发明构思的另一实施方式的基板处理设备可以包括工艺模块和控制器。工艺模块可以包括执行基板处理工艺的多个步骤的多个工艺单元。根据一个实施方式，工艺单元可以基于用于基板的工艺配方来处理顺序地放置在其中的基板。
如上所述，多个工艺单元可以包括涂覆单元、显影单元和烘烤单元。然而，工艺单元的类型不限于此。每个工艺单元可以是可以包括在各种处理工艺中的单元之一。根据基板处理工艺的顺序，基板可以顺序地放置在多个工艺单元中或者从多个工艺单元中提取。
图3是展示了根据本发明构思的实施方式的基板处理设备的示意性框图。在下文中，将在包括在工艺模块200中的工艺单元210、220和230执行如上所述的工艺的假设下描述调度器1000、选择模块1100和存储器1200的配置和工艺。
参考图3，基板处理设备可以包括传送机械手300，工艺单元210、220和230，调度器1000，选择模块1100和存储器1200。如上所述，通过传送机械手300将基板放置在工艺单元210、220和230中或者从所述工艺单元中提取，以便执行基板处理工艺。
调度器1000可以控制包括在工艺模块200中的工艺单元210、220和230以及传送机械手300的操作。当根据工艺配方处理基板时，调度器1000可以控制通过传送机械手300来传送哪个基板。调度器1000可以控制工艺单元210、220和230中的哪个处理由传送机械手300选择的基板。调度器1000可以控制整个工艺。
存储器1200可以存储沿其传送基板的传送路径。存储器1200可以观察通过工艺单元210、220和230中的哪一者完成基板处理工艺，并且可以存储包括在沿其传送基板的传送路径中的工艺单元的路径。
基板处理设备可以进一步包括测量缺陷值的测量仪器(未示出)。测量仪器可以对基板进行预定的测量。测量仪器可以进行各种测量，例如，在基板处理工艺之前或之后对基板进行颗粒测量。测量仪器可以测量影响基板质量的灰尘或颗粒的程度。此外，测量仪器可以测量边缘光刻胶的去除(EBR)的程度。测量仪器可以测量基板的涂层厚度。由测量仪器测量的因素不限于上述那些，并且除了上述测量因素之外，测量仪器还可以测量与基板性能相关的因素的变化程度。
当存储器1200测量缺陷值时，这可以意味着在基板通过指定路径之后的基板的状态被表示为由测量仪器测量的数值。
基于存储在存储器1200中的结果，选择模块1100可以允许调度器1000选择将要在下一个工艺中选择的工艺单元。选择模块1100可以基于存储在存储器1200中的基板的传送路径和沿着传送路径测量的测量值来将加权值应用于包括在传送路径中的工艺单元。选择模块1100可以通过组合具有对其应用的加权值的工艺单元的优先级来选择具有最高分数的工艺单元作为要继续执行的工艺单元。
选择模块1100和存储器1200可以彼此链接以向调度器1000反馈对其应用所存储的传送路径和加权值的工艺单元的结果。调度器1000可以通过使用从选择模块1100和存储器1200反馈的结果来控制传送机械手300或工艺单元210、220和230。
在下文，将基于部件的描述参考附图描述各实施方式。
图4是展示了选择根据本发明构思的工艺单元的方法的视图。在图4中，DIM代表测量仪器。图4中所示的路径表示基板的传送路径。图4中举例说明总共三个基板的传送路径。可以通过五个步骤处理每个基板。此外，假设针对每个步骤可选择的工艺单元的数量为四个。可为相应步骤选择的路径表示如下。步骤1中的路径1由1A表示，步骤1中的路径2由1B表示，步骤3中的路径1由3A表示，并且步骤4中的路径4由4D表示。
通过使用前述方法如下表示基板的传送路径。
沿着传送路径1A-2A-3B-4B-5C处理第一基板。沿着传送路径1B-2B-3A-4C-5D处理第二基板。沿着传送路径1D-2C-3C-4B-5B处理第三基板。
也就是说，在通过各种工艺单元时处理基板。在所述工艺中，基板可以如上所述通过相同的工艺单元4B，或者可以通过不同的工艺单元。
设置在基板的传送路径的端部处的测量仪器DIM测量根据沿其传送基板的路径产生的缺陷值。在测量仪器DIM测量颗粒的情况下，缺陷值可以是根据沿其传送基板的路径产生的颗粒的数量。
存储器1200存储沿基板的传送路径测量的缺陷值连同基板的传送路径。
也就是说，存储器1200可以存储哪个工艺单元用于处理基板以及如何随着基板通过对应的工艺单元而改变缺陷值。
根据本发明构思的实施方式，存储器1200可以模拟沿其传送基板的工艺单元的所有路径，并且可以存储结果值。在模拟工艺单元的所有路径的情况下，可以了解不应当选择哪个工艺单元。
参考图4，当模拟沿其传送基板的所有路径时，如果沿着作为中间路径的包括工艺单元4C的路径处理的基板具有显著不良的缺陷结果，则可以看出在确定优先级时对应地排除工艺单元4C。
存储器1200可以模拟在处理期间基板沿其传送的所有路径，并且可以根据对应的路径存储缺陷测量值。
选择模块1100可以通过使用存储在存储器1200中的传送路径和缺陷值来将加权值分配给工艺单元。
例如，假设在完成工艺之后的基板的状态被以1至10的范围内的标度进行评分。假设8至10点表示为“优秀”，5至7点表示为“良好”，并且0至4点表示为“差”。也就是说，存储器1200可以基于根据基板的传送路径测量的缺陷值来对基板的状态进行评分。存储器1200可以通过对基板的状态进行评分并确定对应点是否在预设的参考范围内来指定等级。
根据本发明构思的实施方式，存储器1200可以基于测量的缺陷值直接指定等级，而无需单独执行对基板的状态进行评分的步骤。
在指定等级之后，将加权值+2分配给包括在具有等级“优秀”的传送路径中的工艺单元。将加权值+1分配给包括在具有等级“良好”的传送路径中的工艺单元。不将加权值分配给包括在具有等级“差”的传送路径中的工艺单元。
以上描述仅是说明性的，并且可以通过用户的设置来改变所分配的加权值和指定的等级而没有任何特定限制。一个重要的方面在于选择模块1100根据取决于路径产生的缺陷结果将加权值分配给包括在具有高等级的路径中的工艺单元，并且在选择对应的工艺单元时考虑加权值。基于所述方面，在详细实施方式之间可能存在差异。
如上所述，选择模块1100可以将加权值分配给包括在具有高等级的路径中的工艺单元，并且可以将对应的结果反馈回调度器1000，从而允许具有高加权值的工艺单元在选择下一个工艺单元时优先选择，这进而能够进行有效的处理。
将参考图4给出附加描述。可以看出，第一基板的传送路径具有等级“优秀”，第二基板的传送路径具有等级“差”，并且第三基板的传送路径具有等级“良好”。也就是说，包括在第一基板的传送路径中的工艺单元可以具有更高的优先级，而包括在第二基板的传送路径中的工艺单元可以具有更低的优先级。因此，在模拟和比较所有情况的情况下，可以针对相应的工艺单元测量缺陷值，并且因此可以准确且有效地选择工艺单元。然而，即使在由于时间经济性原因而未充分执行模拟的情况下，如果沿着对应的路径传送基板，则可以根据某些情况的结果值来分配加权值，并且因此可以有效地选择将在下一个工艺中选择的工艺单元。
选择模块1100可以通过比较对其应用加权值的工艺单元来确定哪个工艺单元必须最优先选择。
例如，假设选择模块1100确定在步骤3中必须选择哪个工艺单元。参考图4，可以看出步骤3中的可选路径为3A、3B、3C和3D。
为了确定在步骤3中必须选择哪些工艺单元，可以将步骤3中基板所通过的路径设置为3A、3B、3C或3D，并且在剩余步骤1、2、4和5中基板所通过的路径可以是相同的。在这种情况下，剩余条件相同，但是仅在步骤3中基板所通过的工艺单元存在差异。当基板通过作为步骤3中包括的工艺单元的3A、3B、3C或3D时，可以辨别根据每个路径的缺陷值，并且缺陷结果值可以根据步骤3中的工艺单元而变化，因为除了步骤3之外的剩余步骤中的基板的传送路径是相同的。也就是说，根据3A、3B、3C和3D中的结果指示最优缺陷值的工艺单元可以被选择为在步骤3中具有最高优先级的工艺单元。
选择具有高优先级的工艺单元的方法不限于上述方法。如上所述，可以仅基于工艺单元本身来选择工艺单元，但是由于工艺的性质，缺陷测量值可以根据在同一工艺单元中沿其执行工艺的路径而变化。也就是说，结果值可能受到基板沿其移动的路径的影响。因此，可以以各种方式模拟选择具有高优先级的工艺单元的方法，并且可以通过比较模拟结果来选择。
图5是展示了选择下一个工艺单元的方法的流程图。
参考图5，公开了选择下一个路径的工艺。可以基于存储在存储器1200和选择模块1100中的检查结果来选择下一个工艺单元。检查结果可以包括基板的传送路径和根据存储在存储器1200中的传送路径的缺陷值以及关于对其分配加权值的工艺单元的信息。此外，检查结果可以包括关于通过对工艺单元进行评分来指定优先级而获得的结果的信息。可以基于包括在检查结果中的信息来选择在放置在下一个路径上的工艺单元当中具有最高检查分数的工艺单元。最高检查分数表示分配给放置在下一个路径上的工艺单元中的最高加权值。也就是说，可以在放置在下一个路径上的工艺单元当中优先选择具有分配给其的最高加权值的工艺单元。
图5是展示了用于选择工艺单元的机制的示意图。在下文中，将详细描述实际选择工艺单元的过程。
假设传送机械手300位于选择从其拾取(即，提取)基板的工艺单元的位置中。在选择工艺单元之前，确定在目标工艺单元中的对应工艺单元中是否存在基板。当确定基板存在于对应的工艺单元中时，确定是否在对应的工艺单元中完全执行基板处理工艺。当确定在对应的工艺单元中完全执行基板处理工艺时，确定对应的基板是否对应于最先的作业。当条件都满足时，从满足所有条件的工艺单元中选择具有最高优先级的工艺单元。
在另一实施方式中，假设传送机械手300位于选择基板放置在其中的工艺单元的位置中。在选择工艺单元之前，确定在目标工艺单元中的对应工艺单元中是否不存在基板。当确定对应的工艺单元中不具有基板时，确定是否设置用于执行对应工艺单元的工艺的环境。当条件都满足时，从满足所有条件的工艺单元中选择具有最高优先级的工艺单元。
在另一实施方式中，假设传送机械手300位于选择从其立即拾取基板并且之后将基板立即放置在其中的工艺单元的位置中。在选择工艺单元之前，确定是否完成存在于对应的工艺单元中的基板的工艺。当确定所述工艺完成时，确定即使用下一个基板替换现有基板是否也发生批次超越。此后，确定当将基板放置在对应的工艺单元中时是否设置用于执行对应的工艺单元的工艺的环境。当条件都满足时，从满足所有条件的工艺单元中选择具有最高优先级的工艺单元，并且通过对应的工艺单元执行工艺。
图6是展示了根据本发明构思的实施方式的在基板处理方法中选择工艺单元的方法的流程图。
参考图6，在本发明构思中选择工艺单元的方法包括存储基板的传送路径的步骤。在该步骤中，存储关于基板所通过的工艺单元的信息。存储的信息可以是关于工艺单元的信息。此外，存储的信息可以是关于工艺单元的顺序的信息。在下一个步骤中，可以通过测量仪器测量根据基板的传送路径的缺陷值。测量仪器可以位于基板处理工艺的最后步骤中。可替代地，测量仪器可以位于基板处理工艺的开始和最后步骤中。当测量仪器仅位于基板处理工艺的最后步骤中时，测量缺陷值而没有将要比较的值。根据一个实施方式，当测量仪器位于基板处理工艺的开始和最后步骤中时，可以比较和存储工艺之前的缺陷值以及对应路径之后的缺陷值。因此，可以更有效地执行所述工艺，并且可以提高测量结果值的准确度。
关于测量仪器的安装位置，在大多数情况下考虑到输出，测量仪器实际上位于基板处理工艺的最后步骤中，并且可以不设置测量仪器。如果不考虑实际的晶片生产，则可以在工艺之前和之后安装测量仪器，并且因此可以实现有效的传送路径。
通过使用上述工艺单元选择方法，可以容易地确定装备中的异常单元或异常传送路径。此外，异常单元或异常传送路径可以存储在存储器1200中，并且对应的结果可以反馈回调度器1000。因此，结果可以用于选择要继续执行的工艺单元。
根据本发明构思的实施方式，基板处理设备和方法可以通过在包括多个工艺单元的基板处理设备中反馈晶片被沿其传送的路径来改进工艺结果。
此外，根据本发明构思的实施方式，基板处理设备和方法可以自动地选择有效工艺单元。
本发明构思的效果不限于上述效果。本发明构思所属领域的技术人员可以从本说明书和附图中清楚地理解本文未提及的任何其它效果。
尽管上文已经描述了本发明构思的实施方式，但是应当理解，提供这些实施方式是为了帮助理解本发明构思，并且不旨在限制本发明构思的范围，并且在不脱离本发明构思的精神和范围的情况下可以做出各种修改和等同实施方式。在本发明构思中提供的附图仅是本发明构思的最佳实施方式的附图。本发明构思的范围应由权利要求的技术思想确定，并且应当理解，本发明构思的范围不限于权利要求的字面描述，而是实际上扩展到技术价值的等价物的类别。
虽然已经参考示例性实施方式描述了发明构思，但是对于本领域技术人员将显而易见的是，在不脱离发明构思的精神和范围的情况下，可以进行各种改变和修改。因此，应当理解，上述实施方式不是限制性的而是说明性的。

Claims (10)

1.一种基板处理设备，包括：
工艺模块，所述工艺模块包括多个工艺单元，所述多个工艺单元被配置成执行基板处理工艺中包括的多个步骤，其中，所述工艺单元基于用于顺序放置在所述工艺单元中的基板的工艺配方而对所述基板执行所述基板处理工艺；
调度器，所述调度器被配置成控制所述工艺模块和所述工艺模块中包括的所述工艺单元的操作；
存储器，所述存储器被配置成存储所述基板的传送路径信息；以及
选择模块，所述选择模块被配置成根据将所述存储器中所存储的所述传送路径信息反馈给所述调度器的结果来选择要继续执行的工艺单元。
2.根据权利要求1所述的基板处理设备，还包括：
测量仪器，所述测量仪器被配置成测量所述传送路径信息的缺陷值，所述基板被沿所述传送路径信息传送。
3.根据权利要求2所述的基板处理设备，其中，所述存储器进一步存储由所述测量仪器根据所述基板的所述传送路径信息测量的所述缺陷值。
4.根据权利要求3所述的基板处理设备，其中，所述存储器存储所述基板能够沿着行进的所有路径的模拟结果并且进一步存储根据模拟的所有路径而测量的缺陷值。
5.根据权利要求3或4所述的基板处理设备，其中，所述选择模块基于存储在所述存储器中的所述缺陷值将加权值应用于所述基板的所述传送路径信息中包括的所述工艺单元。
6.根据权利要求5所述的基板处理设备，其中，所述选择模块基于通过应用所述加权值获得的结果来确定优先级，并且选择具有最高优先级的工艺单元。
7.一种基板处理方法，包括：
由工艺单元基于用于插入所述工艺单元中的基板的工艺配方而分别对所述基板执行工艺；以及
通过调度器来控制所述工艺，
其中，所述调度器通过基于存储有所述基板的传送路径信息的数据库执行反馈的结果来选择将执行工艺的工艺单元。
8.根据权利要求7所述的基板处理方法，还包括：
存储所述基板的所述传送路径信息；
利用测量仪器，根据所述基板的所述传送路径信息来测量缺陷值；
基于所测量的缺陷值来将加权值应用于所述工艺单元；
基于通过应用所述加权值获得的结果来确定优先级；以及
在应用所述加权值的所述工艺单元当中选择具有所述最高优先级的工艺单元。
9.根据权利要求8所述的基板处理方法，其中，存储所述基板的所述传送路径还包括：
存储所述基板能够沿着行进的所有路径。
10.根据权利要求8所述的基板处理方法，其中，测量所述缺陷值包括：
利用在所述基板处理工艺之前和之后安装的所述测量仪器来测量所述缺陷值。
CN201910665823.9A 2018-07-23 2019-07-23 用于处理基板的设备和方法 Active CN110767575B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180085170A KR102247828B1 (ko) 2018-07-23 2018-07-23 기판 처리 장치 및 기판 처리 방법
KR10-2018-0085170 2018-07-23

Publications (2)

Publication Number Publication Date
CN110767575A true CN110767575A (zh) 2020-02-07
CN110767575B CN110767575B (zh) 2023-08-25

Family

ID=69161839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910665823.9A Active CN110767575B (zh) 2018-07-23 2019-07-23 用于处理基板的设备和方法

Country Status (3)

Country Link
US (1) US11809158B2 (zh)
KR (1) KR102247828B1 (zh)
CN (1) CN110767575B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11874649B2 (en) * 2021-11-09 2024-01-16 Applied Materials, Inc. Methods and systems for cleaning process sequence management

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030054573A1 (en) * 2001-09-20 2003-03-20 Hitachi, Ltd. Method for manufacturing semiconductor devices and method and its apparatus for processing detected defect data
US20050037272A1 (en) * 2002-03-12 2005-02-17 Olympus Corporation Method and apparatus for manufacturing semiconductor
CN1646896A (zh) * 2002-03-12 2005-07-27 应用材料有限公司 多检测器缺陷检测系统和用于检测缺陷的方法
US20070134601A1 (en) * 2004-07-14 2007-06-14 Ryouichirou Naitou Rinsing method and developing method
US20070156274A1 (en) * 2005-12-30 2007-07-05 Ulrich Dierks Automated state estimation system for cluster tools and a method of operating the same
CN101764075A (zh) * 2008-12-25 2010-06-30 中芯国际集成电路制造(上海)有限公司 晶片背面缺陷的监测方法和系统
US20110076120A1 (en) * 2009-09-30 2011-03-31 Tokyo Electron Limited Substrate processing apparatus and substrate transfer method
US20110172800A1 (en) * 2010-01-12 2011-07-14 Koizumi Ryuya Scheduler, substrate processing apparatus, and method of transferring substrates in substrate processing apparatus
CN105580123A (zh) * 2013-08-23 2016-05-11 科磊股份有限公司 多模型计量
US20160147219A1 (en) * 2014-11-26 2016-05-26 Wafertech, Llc Method and priority system for inventory management in semiconductor manufacturing
US20170200658A1 (en) * 2016-01-08 2017-07-13 Samsung Electronics Co., Ltd. Methods of inspecting substrates and semiconductor fabrication methods incorporating the same
KR20180005843A (ko) * 2016-07-07 2018-01-17 인베니아 주식회사 기판 처리 장치 및 기판 처리 장치의 스케줄링 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351848A (ja) 2000-06-07 2001-12-21 Tokyo Electron Ltd 基板処理システム及び基板処理方法
US7738075B2 (en) * 2005-05-23 2010-06-15 Asml Netherlands B.V. Lithographic attribute enhancement
JP4542984B2 (ja) * 2005-11-24 2010-09-15 東京エレクトロン株式会社 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
US20100197051A1 (en) * 2009-02-04 2010-08-05 Applied Materials, Inc. Metrology and inspection suite for a solar production line
JP5445006B2 (ja) 2009-10-05 2014-03-19 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US20150053336A1 (en) * 2013-08-23 2015-02-26 Yong Jin Lim Process module, fabricating method thereof and substrate processing method using the process module
JP6298318B2 (ja) 2014-02-25 2018-03-20 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
KR101541242B1 (ko) * 2014-05-09 2015-08-04 에스엔유 프리시젼 주식회사 결함 발생 위치 분석 및 결함 발생 회피를 위한 작업 스케줄링 방법
JP6831784B2 (ja) * 2014-12-01 2021-02-17 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ製造プロセスに関する診断情報を取得するための方法および装置、診断装置を含むリソグラフィックプロセシングシステム
JP6244329B2 (ja) * 2015-05-12 2017-12-06 東京エレクトロン株式会社 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
JP6626392B2 (ja) 2016-03-30 2019-12-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
US10359769B2 (en) * 2017-09-15 2019-07-23 Applied Materials, Inc. Substrate routing and throughput modeling

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030054573A1 (en) * 2001-09-20 2003-03-20 Hitachi, Ltd. Method for manufacturing semiconductor devices and method and its apparatus for processing detected defect data
US20050037272A1 (en) * 2002-03-12 2005-02-17 Olympus Corporation Method and apparatus for manufacturing semiconductor
CN1646896A (zh) * 2002-03-12 2005-07-27 应用材料有限公司 多检测器缺陷检测系统和用于检测缺陷的方法
US20070134601A1 (en) * 2004-07-14 2007-06-14 Ryouichirou Naitou Rinsing method and developing method
US20070156274A1 (en) * 2005-12-30 2007-07-05 Ulrich Dierks Automated state estimation system for cluster tools and a method of operating the same
CN101764075A (zh) * 2008-12-25 2010-06-30 中芯国际集成电路制造(上海)有限公司 晶片背面缺陷的监测方法和系统
US20110076120A1 (en) * 2009-09-30 2011-03-31 Tokyo Electron Limited Substrate processing apparatus and substrate transfer method
US20110172800A1 (en) * 2010-01-12 2011-07-14 Koizumi Ryuya Scheduler, substrate processing apparatus, and method of transferring substrates in substrate processing apparatus
CN105580123A (zh) * 2013-08-23 2016-05-11 科磊股份有限公司 多模型计量
US20160147219A1 (en) * 2014-11-26 2016-05-26 Wafertech, Llc Method and priority system for inventory management in semiconductor manufacturing
US20170200658A1 (en) * 2016-01-08 2017-07-13 Samsung Electronics Co., Ltd. Methods of inspecting substrates and semiconductor fabrication methods incorporating the same
KR20180005843A (ko) * 2016-07-07 2018-01-17 인베니아 주식회사 기판 처리 장치 및 기판 처리 장치의 스케줄링 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张茜: "集成电路随机缺陷的良率研究", 《中国优秀硕士学位论文全文数据库（电子期刊）信息科技辑》, pages 135 - 122 *

Also Published As

Publication number Publication date
KR20200010736A (ko) 2020-01-31
US20200026258A1 (en) 2020-01-23
KR102247828B1 (ko) 2021-05-04
US11809158B2 (en) 2023-11-07
CN110767575B (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
CN110622069B (zh) 用于预测器件制造工艺的良率的方法
EP1850372A1 (en) Temperature setting method for heat treating plate, temperature setting device for heat treating plate, program and computer-readable recording medium recording program
US20080182211A1 (en) Resist pattern forming method
US10310490B2 (en) Method and apparatus of evaluating a semiconductor manufacturing process
KR101899011B1 (ko) 반도체 웨이퍼를 정렬하고 노광하는 오버레이 모델
JP5056582B2 (ja) 塗布、現像装置、塗布、現像方法及び記憶媒体
US20180164700A1 (en) Substrate treatment system, substrate transfer method, and computer storage medium
WO2006049037A1 (ja) 露光条件補正方法、基板処理装置、およびコンピュータプログラム
US11366397B2 (en) Method and apparatus for simulation of lithography overlay
KR102563127B1 (ko) 반도체 제조 프로세스의 이벤트의 근본 원인을 결정하고 반도체 제조 프로세스를 모니터링하기 위한 방법
US6963789B2 (en) Substrate processing apparatus control system and substrate processing apparatus
CN110767575B (zh) 用于处理基板的设备和方法
US10739685B2 (en) Process control method for lithographically processed semiconductor devices
US7420650B2 (en) Method of setting processing condition in photolithography process, apparatus for setting processing condition in photolithography process, program, and computer readable recording medium
EP1693886A1 (en) Substrate treatment device control method and substrate treatment device
KR20080049018A (ko) 기판 처리 장치, 기판 처리 방법, 기판 처리 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
JPH0878317A (ja) 半導体露光装置及び露光方法
KR101389109B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP6706696B2 (ja) 基板処理方法、コンピュータ記憶媒体及び基板処理システム
US10379447B2 (en) Method and apparatus for simulation of lithography overlay
US8212990B2 (en) Exposure apparatus, information processing apparatus, and method of manufacturing device
JP7329386B2 (ja) リソグラフィ処理される半導体デバイスのためのプロセス制御方法
JP7383840B1 (ja) 情報処理装置、情報処理方法、プログラム、露光装置、露光方法、および物品の製造方法
CN112346296A (zh) 用于经光刻加工的半导体器件的工艺控制方法
JP2003100584A (ja) デバイス製造方法、システムおよび装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant