KR102247828B1 - 기판 처리 장치 및 기판 처리 방법 - Google Patents

기판 처리 장치 및 기판 처리 방법 Download PDF

Info

Publication number
KR102247828B1
KR102247828B1 KR1020180085170A KR20180085170A KR102247828B1 KR 102247828 B1 KR102247828 B1 KR 102247828B1 KR 1020180085170 A KR1020180085170 A KR 1020180085170A KR 20180085170 A KR20180085170 A KR 20180085170A KR 102247828 B1 KR102247828 B1 KR 102247828B1
Authority
KR
South Korea
Prior art keywords
substrate
processing
processing unit
unit
path
Prior art date
Application number
KR1020180085170A
Other languages
English (en)
Other versions
KR20200010736A (ko
Inventor
서태웅
이태림
엄영제
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020180085170A priority Critical patent/KR102247828B1/ko
Priority to US16/518,059 priority patent/US11809158B2/en
Priority to CN201910665823.9A priority patent/CN110767575B/zh
Publication of KR20200010736A publication Critical patent/KR20200010736A/ko
Application granted granted Critical
Publication of KR102247828B1 publication Critical patent/KR102247828B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/406—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by monitoring or safety
    • G05B19/4065—Monitoring tool breakage, life or condition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67173—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers in-line arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67225—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one lithography chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/40—Robotics, robotics mapping to robotics vision
    • G05B2219/40006—Placing, palletize, un palletize, paper roll placing, box stacking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

기판 처리 장치가 개시된다. 본 발명에 따른 기판 처리 장치는 다수의 단계를 포함하는 기판 처리 공정의 각 단계를 수행하는 다수의 처리 유닛을 포함하며 각 처리 유닛은 순차적으로 투입되는 기판을 각각의 기판의 공정 레시피에 근거하여 기판 처리 공정을 수행하는 공정 처리부; 상기 공정 처리부에 포함된 상기 처리 유닛들 및 상기 공정 처리부의 동작을 제어하는 스케쥴러; 상기 각각의 기판의 반송 경로를 저장하는 저장부; 및 상기 저장부에 저장된 결과를 상기 스케쥴러로 피드백하여 진행 할 처리 유닛을 선택하는 선택 모듈부; 를 포함할 수 있다. 상기 기판 처리 장치의 상기 저장부는 상기 각각의 기판이 반송되는 경로의 디펙트 값을 계측하는 계측기; 를 더 포함할 수 있다. 또한 상기 저장부는 상기 기판의 반송 경로에 따라 상기 계측기를 통한 계측한 디펙트 값을 함께 저장할 수 있다. 상기 선택 모듈부는, 상기 저장부에 저장된 디펙트 값을 바탕으로 하여 기판의 반송 경로에 포함된 각 처리 유닛들의 가중치를 적용할 수 있고, 상기 가중치가 적용된 결과를 바탕으로 우선순위가 가장 높은 처리 유닛을 선택할 수 있다.

Description

기판 처리 장치 및 기판 처리 방법 {SUBSTRATE TREATING METHOD AND SUBSTRATE TREATING APPARATUS}
본 발명은 기판 처리 장치 및 기판 처리 방법에 관한 발명이다.
반도체 제조의 핵심적인 공정인 사진(Photo-Lithography) 공정은 기판 상에 원하는 패턴을 형성시키는 공정이다. 일반적으로, 사진 공정은 노광 설비가 연결되어 도포 공정, 노광 공정, 그리고 현상 공정을 연속적으로 처리하는 스피너(spinner local) 설비에서 진행된다. 이러한 스피너 설비는 HMDS(Hexamethyl disilazane)처리 공정, 도포 공정, 베이크 공정, 그리고 현상 공정을 순차적 또는 선택적으로 수행하는 공정 처리부를 포함한다.
공정 처리부는 감광액을 도포하는 스핀 코터(Spin Coater), 노광된 기판을 현상해주는 스핀 디밸로퍼(Spin Developer), 감광액의 도포 또는 현상 전후에 웨이퍼를 가열 및 냉각되게 가열 플레이트와 냉각 플레이트를 갖춘 베이커(Baker) 등과 같은 다수의 처리 유닛을 포함한다.
공정 운영을 위해 작성된 플로우 레시피(Flow Recipe)의 스텝은 지정된 대로 운영되나, 어떤 모듈을 선택하고, 어떤 경로로써 기판의 반송을 진행할 지는 다양한 상황을 고려하여 스케쥴러가 선택하게 된다. 종래에는 진행 방향 모듈과 투입 유닛을 선정하는 방식으로써 가장 오래 전에 엑세스(Access), 즉 가장 오래 전에 사용된 유닛 및 모듈을 선택하여 사용함으로써 모든 유닛이 균등하게 사용되도록 하였다.
본 발명에서는, 다수의 처리 유닛을 포함하는 기판 처리 장치에서 웨이퍼가 반송되는 경로를 피드백하여 공정 결과를 개선하고자 함이다.
또한, 본 발명에서는 자동적으로 효율적인 처리 유닛을 선택할 수 있도록 하고자 함이다.
본 발명이 해결하고자 하는 과제는 이상에서 언급된 과제로 제한되지 않는다. 언급되지 않은 다른 기술적 과제들은 이하의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기판 처리 장치는, 다수의 단계를 포함하는 기판 처리 공정의 각 단계를 수행하는 다수의 처리 유닛을 포함하며 각 처리 유닛은 순차적으로 투입되는 기판을 각각의 기판의 공정 레시피에 근거하여 기판 처리 공정을 수행하는 공정 처리부; 상기 공정 처리부에 포함된 상기 처리 유닛들 및 상기 공정 처리부의 동작을 제어하는 스케쥴러; 상기 각각의 기판의 반송 경로를 저장하는 저장부; 상기 저장부에 저장된 결과를 상기 스케쥴러로 피드백하여 진행 할 처리 유닛을 선택하는 선택 모듈부;를 포함할 수 있다.
상기 기판 처리 장치는, 상기 각각의 기판이 반송되는 경로의 디펙트 값을 계측하는 계측기;를 더 포함할 수 있다.
상기 저장부는 상기 기판의 반송 경로에 따라 상기 계측기를 통한 계측한 디펙트 값을 함께 저장할 수 있다.
본 발명의 일 실시예에 따르면, 상기 저장부는 상기 각각의 기판들이 진행할 수 있는 모든 경로를 시뮬레이션하여 저장하며, 상기 시뮬레이션한 모든 경로에 따라 계측한 디펙트 값을 함께 저장할 수 있다.
상기 선택 모듈부는, 상기 저장부에 저장된 디펙트 값을 바탕으로 하여 기판의 반송 경로에 포함된 각 처리 유닛들의 가중치를 적용할 수 있다.
상기 선택 모듈부는, 상기 가중치가 적용된 결과를 바탕으로 우선순위가 가장 높은 처리 유닛을 선택할 수 있다.
본 발명의 다른 실시예에 따르면, 기판을 처리하는 방법으로써, 각 처리 유닛은 순차적으로 투입되는 기판을 각각의 기판의 공정 레시피에 근거하여 기판 처리 공정을 수행하고, 스케쥴러를 통해 상기 기판 처리 공정들을 제어하되, 상기 스케쥴러가 공정 처리 대상이 되는 처리 유닛을 선택하는 방법은, 상기 기판의 반송 경로를 저장한 데이터베이스를 기반으로 피드백을 진행하여 처리 유닛을 선택할 수 있다.
상기 기판 처리 방법은, 기판의 반송 경로를 저장하는 단계; 계측기를 이용하여 상기 기판의 반송 경로에 따른 디펙트 값을 측정하는 단계;를 포함할 수 있다.
상기 기판 처리 방법은, 상기 측정한 디펙트 값을 바탕으로 처리 유닛 별로 가중치를 적용하는 단계; 및 상기 가중치가 적용된 유닛들 중 우선순위가 가장 높은 처리 유닛을 선택하는 단계;를 포함할 수 있다.
상기 기판의 반송 경로를 저장하는 단계는, 상기 각각의 기판들이 진행 가능한 모든 경로를 저장하는 단계;를 더 포함할 수 있다.
상기 계측기를 이용하여 상기 기판의 반송 경로에 따른 디펙트 값을 측정하는 단계는, 기판 처리 공정 전후로 설치된 계측기를 이용하여 디펙트 값을 측정할 수 있다.
본 발명의 일 실시예에 의하면, 다수의 처리 유닛을 포함하는 기판 처리 장치에서 웨이퍼가 반송되는 경로를 피드백하여 공정 결과를 개선할 수 있다.
본 발명의 일 실시예에 의하면, 자동적으로 효율적인 처리 유닛을 선택할 수 있다.
본 발명의 효과는 상술한 효과들로 제한되지 않는다. 언급되지 않은 효과들은 본 명세서 및 첨부된 도면으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확히 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 기판 처리 장치를 포함하는 반도체 제조 설비의 사시도이다.
도 2는 도 1에 도시된 반도체 제조 설비의 평면도이다.
도 3은 본 발명의 일 실시예에 따른 기판 처리 장치의 블록도이다.
도 4는 본 발명의 일 실시예에 따라 웨이퍼의 반송 경로를 통해 계측값을 측정하는 것을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따라 처리 유닛을 선정하는 방식을 나타낸 순서도이다.
도 6은 본 발명에서의 기판 처리 방법을 나타낸 순서도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 또한, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
어떤 구성요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 구체적으로, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
본 명세서 전체에서 사용되는 '~부'는 적어도 하나의 기능이나 동작을 처리하는 단위로서, 예를 들어 소프트웨어, FPGA 또는 ASIC과 같은 하드웨어 구성요소를 의미할 수 있다. 그렇지만 '~부'가 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. '~부'는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다.
일 예로서 '~부'는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함할 수 있다. 구성요소와 '~부'에서 제공하는 기능은 복수의 구성요소 및 '~부'들에 의해 분리되어 수행될 수도 있고, 다른 추가적인 구성요소와 통합될 수도 있다.
이하, 첨부되는 도면을 참조하여 본 발명의 실시 예들을 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 기판 처리 장치 및 그 제어 방법이 사용되는 반도체 제조 설비(10)의 사시도이고, 도 2는 도 1에 도시된 반도체 제조 설비(10)의 평면도이다. 본 발명의 실시 예에 다른 기판 처리 장치 및 그 제어 방법의 설명에 앞서, 도 1 및 도 2를 참조하여 본 발명의 실시 예에 따른 기판 처리 장치 및 그 제어 방법이 적용되는 반도체 제조 설비가 설명된다. 그러나 하기 설명되는 반도체 제조 설비는 본 발명의 이해를 돕기 위한 것이며, 본 발명의 실시 예에 따른 기판 처리 장치 및 제어 방법이 적용될 수 있는 설비의 종류는 이에 제한되지 않는다.
도 1 및 도 2를 참조하면, 반도체 제조 설비(10)는 기판에 대해 사진 공정을 수행하는 설비로, 상기 반도체 제조 설비(10)는 수납부(600), 공정 처리부(200), 기판 이송부(700), 및 노광부(800)를 포함한다. 상기 수납부(600)는 다수의 로드 포트(610), 인덱스 로봇(620), 및 제1 버퍼(630)를 포함한다. 상기 로드 포트(610)는 기판을 수납하고, 상기 로드 포트(610)에 수납된 기판은 상기 인덱스 로봇(620)에 의해 상기 제1 버퍼(630) 측으로 이송된다. 상기 인덱스 로봇(620)은 이송 레일을 따라 이동한다.
상기 공정 처리부(200)는 기판에 대해 소정의 공정을 수행하는 다수의 처리 유닛들(210, 220, 230)을 포함한다.
이송 로봇(300)은 상기 제1 버퍼(630)와 상기 처리 유닛 간에, 또는 상기 처리 유닛들 간에 기판을 이송한다.
다수의 처리 유닛들은 기판 위에 포토레지스트와 같은 감광액을 도포하는 도포 공정을 수행하는 도포 유닛(210), 노광 공정이 완료된 기판에 대해 현상 공정을 수행하는 현상 유닛(220), 및 기판에 대해 베이크 공정을 수행하는 베이크 유닛(230)을 포함한다.
상기 도포 유닛(210) 및 상기 현상 유닛(220)들은 기판을 지지하여 회전하는 스핀헤드 및 상기 스핀헤드 위에 지지된 기판 측으로 약액을 토출하는 노즐을 갖는다. 따라서 상기 현상 유닛(220)은 상기 스핀헤드 위에 기판을 지지한 후, 상기 기판 측으로 현상액을 제공하여 기판에 대해 현상 공정을 진행하고, 상기 도포 유닛(210)은 상기 스핀헤드 위에 기판을 지지한 후, 상기 기판 측으로 포토레지스트를 제공하여 기판에 대해 도포 공정을 수행할 수 있다.
상기 베이크 유닛(230)들 각각은 베이크 플레이트(231) 및 냉각 플레이트(232)를 구비한다. 상기 베이크 플레이트(231)는 기판을 가열하고, 상기 냉각 플레이트(232)는 상기 베이크 플레이트(231)에서 가열된 기판을 적정 온도로 냉각시킨다.
이송 로봇(300)은 상기 제1 버퍼(630)로부터 기판을 제공받아 상기 기판을 상기 공정 처리부(220)를 구성하는 처리 유닛들 측으로 이송한다. 상기 이송 로봇(300)은 로더(310)를 따라 기판을 이송한다. 상기 기판 이송부(700)는 제2 버퍼(710)를 포함한다. 상기 제2 버퍼(710)는 도포 유닛(210)에 의해 포토레지스트 막이 형성된 기판을 노광부(800)로 이송한다. 상기 노광부(800)는 노광 공정을 수행하는 다수의 노광 유닛들(미도시)를 포함한다. 노광부(800)에서 노광이 완료된 기판은, 다시 제2 버퍼(710)로 이송되고, 제2 버퍼(710)로 이송된 기판은 이송 로봇(300)에 의해 베이크 유닛(230) 및 현상 유닛(220) 측으로 순차적으로 이송된다.
상기 설명된 바와 같이, 이송 로봇(300)은 처리 유닛(210, 220, 230)에 기판을 투입한다. 각 처리 유닛(210, 220, 230)은 투입된 기판을 각 기판의 공정 레시피에 근거하여 처리하며, 이송 로봇(300)은 처리된 기판을 처리 유닛(210, 220, 230)으로부터 반출한다.
본 발명의 일 실시 예에 다른 기판 처리 장치는, 공정 처리부 및 제어부를 포함할 수 있다. 상기 공정 처리부는 다수의 단계를 포함하는 기판 처리 공정의 각 단계를 수행하는 다수의 처리 유닛을 포함할 수 있다. 일 실시 예에 따라, 각 처리 유닛은 순차적으로 투입되는 기판을 각 기판의 공정 레시피에 근거하여 기판 처리 공정을 수행할 수 있다.
상술한 바와 같이, 처리 유닛은 도포 유닛, 현상 유닛, 베이크 유닛 등을 포함할 수 있다. 그러나 처리 유닛의 종류는 이에 제한되지 않는다. 처리 유닛의 종류는 다양한 공정 처리 과정에서 포함될 수 있는 유닛들 중 하나일 수 있다. 기판 처리 공정 순서에 따라 다수의 처리 유닛들에 차례대로 기판이 투입, 반출될 수 있다.
도 3은 본 발명의 일 실시예에 따른 기판 처리 장치를 간단한 블록도로 나타낸 도면이다. 이하에서는 공정 처리부(200)가 포함하는 처리 유닛(210, 220, 230)들이 상기 기재한 바와 같이 공정 처리가 진행됨을 전제로 하여, 스케쥴러(1000), 선택 모듈부(1100), 저장부(1200)의 구성 및 프로세스를 설명한다.
도 3을 참조하면, 기판 처리 장치는 이송 로봇(300), 처리 유닛(210, 220, 230), 스케쥴러(1000), 선택 모듈부(1100), 저장부(1200)를 포함할 수 있다. 전술한 바와 같이 기판 처리 공정은 이송 로봇(300)을 이용하여 기판이 처리 유닛(210, 220, 230)에 기판이 투입 및 반출되며 공정 처리가 진행된다.
스케쥴러(1000)는 공정 처리부(200)에 포함된 처리 유닛들(210, 220, 230) 및 이송 로봇들(300)의 동작을 제어할 수 있다. 스케쥴러(1000)는 각 기판이 공정 레시피에 따라 처리될 때, 반송 로봇이 어떠한 기판을 반송할지 여부를 제어할 수 있다. 스케쥴러(1000)는 반송 로봇이 선택한 기판을 어떤 처리 유닛으로 처리할지를 제어할 수 있다. 스케쥴러(1000)는 공정 처리를 전반적으로 제어할 수 있다.
저장부(1200)는 각각의 기판이 반송되는 반송 경로를 저장할 수 있다. 저장부(1200)는 기판이 어떤 처리 유닛(210,220,230)을 거쳐 공정이 완료되는지를 관찰하여, 기판이 반송된 반송 경로에 포함된 처리 유닛의 경로를 저장할 수 있다.
기판 처리 장치는 디펙트 값을 계측하는 계측기(미도시)를 더 포함할 수 있다. 상기 계측기는 기판에 대한 소정의 측정을 행할 수 있다. 계측기는 처리 공정 작업의 전이나 후에, 각 기판에 대한 여러 가지 측정, 예컨대 파티클(particle) 측정 등을 행할 수 있다. 상기 계측기는 기판의 품질에 영향을 미치는 먼지와 입자의 정도를 측정할 수 있다. 또한 계측기는, EBR(Edge Bead Removal)의 정도를 측정할 수 있다. 상기 계측기는, 기판의 도포 두께 등을 측정할 수 있다. 계측기가 계측하는 인자는 상기 기재한 바에 한정되지 아니하며, 상기 기재한 측정 인자 외에도, 계측기는 기판의 성능과 관련이 있는 인자들의 변화 정도를 측정할 수 있다.
상기 저장부(1200)에서, 디펙트값을 계측한다는 의미는 기판이 지정된 경로를 모두 통과한 이후의 기판의 상태를 계측기를 통해 해당 계측기에서 측정하는 수치로써 나타낸다는 의미로 해석할 수 있다.
선택 모듈부(1100)는 상기 저장부에 저장된 결과를 근거로 하여 스케쥴러(1000)가 다음 처리 공정에서 선택할 처리 유닛을 선택할 수 있도록 할 수 있다. 선택 모듈부(1100)는 상기 저장부(1200)에 저장된 기판의 반송 경로와 해당 반송 경로를 지나가며 계측한 계측기 값을 바탕으로 하여 해당 반송 경로에 포함되는 처리 유닛들의 가중치를 적용할 수 있다. 선택 모듈부(1100)는 상기 가중치가 적용된 처리 유닛들의 순위들을 조합하여, 가장 점수가 높은 처리 유닛을 우선 순위로 선정하여, 해당 처리 유닛을 다음에 진행할 처리 유닛으로 선택할 수 있다.
상기 선택 모듈부(1100)와, 저장부(1200)는 서로 연계되어, 저장한 반송 경로 및 가중치를 적용한 처리 유닛들의 결과를 스케쥴러(1000)로 피드백 할 수 있다. 스케쥴러(1000)는, 상기 선택 모듈부(1100) 및 저장부(1200)로부터 피드백 된 결과를 이용하여 반송 로봇 혹은 처리 유닛들을 제어할 수 있다.
이하에서는 상기 구성요소들의 설명을 바탕으로, 도면을 사용하여 실시예를 이해가 쉽도록 설명한다.
도 4는 본 발명에 따른 처리 유닛을 선택하는 방법을 설명하기 위한 도면이다. 도 4에서 DIM은 계측기를 의미한다. 도 4에 표시된 경로들은 각각의 기판들의 이동 경로를 나타낸 것이다. 도 4에 예시로 든 기판은 총 3개로, 3개의 기판의 반송 경로가 표시되어 있으며, 각각의 기판은 5개의 단계를 거쳐 공정 처리가 진행될 수 있다. 또한 도 4에 예시한 바에 따르면, 각 단계별로 선택할 수 있는 처리 유닛의 개수는 4개인 것으로 가정한다. 각 단계별로 선택할 수 있는 경로들을, 1step에서의 1path는 1A로, 1step의 2path는 1B로, 3step의 1path는 3A로, 4step의 4path는 4D..와 같이 표시하는 것으로 한다.
상기 표시법을 이용하여 각각의 기판의 반송 경로를 나타내면 다음과 같다.
첫번째 기판의 반송 경로는, 1A-2A-3B-4B-5C를 거쳐 공정 처리가 진행된다. 두번째 기판의 반송 경로는, 1B-2B-3A-4C-5D를 거쳐 공정 처리가 진행된다. 세번째 기판의 반송 경로는, 1D-2C-3C-4B-5B를 거쳐 공정 처리가 진행된다.
즉 각각의 기판들은 공정 처리 과정을 거치면서, 다양한 처리 유닛을 거치는 경로를 통해 공정이 진행된다. 이 과정에서 기판들은 상기와 같이 동일한 처리 유닛(4B)을 지나가는 경우도 있으며, 다른 처리 유닛을 거쳐서 지나갈 수도 있다.
기판의 반송 경로의 마지막에 배치된 계측기(DIM)는, 상기 각각의 기판이 반송된 경로에 따라 발생하는 디펙트 값을 계측한다. 상기 디펙트 값은, 계측기(DIM)가 파티클(particle) 입자를 측정하는 경우, 기판이 반송된 경로에 따라 발생한 파티클 입자의 개수를 계측할 수 있다.
저장부(1200)는 상기 기판이 지나온 경로와 함께 상기 경로를 지나오면서 계측된 디펙트 값을 함께 저장한다.
즉, 저장부(1200)는 기판이 어떤 처리 유닛을 거쳐 처리 공정이 진행되었으며, 해당 처리 유닛을 통과함에 따라 어떻게 디펙트 값이 변화되었는지를 함께 저장할 수 있다.
본 발명의 일 실시예에 따르면, 저장부(1200)는 기판이 진행될 수 있는 모든 처리 유닛의 경로를 시뮬레이션 하여 그 결과값을 저장할 수 있다. 모든 처리 유닛의 경로를 시뮬레이션 하는 경우, 어떤 처리 유닛을 선택하지 않아야 하는지 알 수 있다.
도 4를 참조하여 예시하면, 기판이 반송될 수 있는 모든 경로에 대한 시뮬레이션을 진행했을 때, 처리 유닛 4C를 중간 경로로 포함하여 공정 처리가 진행된 기판들이 전체적으로 디펙트 결과값이 현저히 나쁘게 나오는 경우에는, 그 결과로써 처리 유닛인 4C는 우선순위에서 배제될 것임을 알 수 있다.
저장부(1200)는 기판이 공정 처리를 진행하며 거쳐갈 수 있는 모든 경로들을 시뮬레이션하고, 해당 경로에 따른 디펙트 계측값을 함께 저장할 수 있다.
선택 모듈부(1100)는, 상기 저장부에 저장된 반송 경로 및 함께 저장한 디펙트 값을 이용하여 각각의 처리 유닛에 가중치를 부여할 수 있다.
일 예로써, 기판의 일 공정이 완료된 후의 기판의 상태를 점수화하여 1점~10점으로 표현할 수 있다고 가정한다. 8~10점은 Excellent로, 5~7점은 Good으로, 0~4점은 Bad로 표현한다고 가정한다. 즉 저장부(1200)에서는 기판의 반송 경로에 따라서 계측되는 디펙트 값을 기반으로 하여, 기판의 상태를 점수화할 수 있다. 저장부(1200)에서는 기판의 상태를 점수화하고, 해당 점수가 미리 설정한 기준범위에 포함되는지 여부를 판단하여 등급을 지정할 수 있다.
본 발명의 일 실시예에 따르면, 상기와 같이 따로 기판의 상태를 점수화하는 단계를 거치지 아니하고, 계측한 디펙트 값으로부터 바로 등급을 지정할 수도 있다.
상기와 같이 등급을 지정하면, Excellent 등급을 얻은 처리 경로에 있어서는, 해당 반송 경로에 포함되어 있었던 처리 유닛에 가중치 점수인 +2점을 부여한다. Good 등급을 얻은 처리 경로에 있어서는, 해당 반송 경로에 포함되어 있었던 처리 유닛에 가중치 점수인 +1점을 부여한다. Bad 등급을 얻은 처리 경로에 있어서는, 해당 반송 경로에 포함되어 있었던 처리 유닛에 가중치 점수를 부여하지 아니한다.
상기 기재한 바는 일 실시예를 기재한 것에 불과하므로, 부여되는 가중치 점수나, 등급 설정 등은 얼마든지 사용자의 설정에 따라 변경할 수 있다. 중요한 관점은, 경로에 따라 발생하는 디펙트 결과의 정도에 따라 등급이 높은 경로에 포함된 처리 유닛에 가중치를 부여하여 해당 처리 유닛을 선택할 때 고려할 수 있다는 점에 있으며, 상기 관점을 기반으로 하여 세세한 실시예는 차이가 있을 수 있다.
상기와 같이 선택 모듈부(1100)는 등급을 이용하여 좋은 결과가 나온 경로에 포함된 처리 유닛에 가중치 점수를 부여하고, 해당 결과를 스케쥴러(1000)로 피드백 함으로써 다음 처리 유닛을 선택할 때, 가중치 점수가 높은 처리 유닛을 우선순위로 선택하도록 함으로써 효율적인 처리를 진행할 수 있다.
도 4를 참조하여 추가적으로 설명한다. 첫 번째 기판의 반송 경로에 따르면 결과가 Excellent로 출력되며, 두 번째 기판의 반송 경로에 따르면 결과가 Bad로 출력되고, 세 번째 기판의 반송 경로에 따르면 결과가 GOOD으로 출력되는 것을 확인할 수 있다. 즉 첫 번째 기판이 반송되는 경로에 포함되는 처리 유닛들이 우선순위가 더 높게 책정될 수 있으며, 반대로 두번째 기판이 반송되는 경로에 따른 처리 유닛들의 우선순위는 더 낮게 책정될 수 있을 것이다. 따라서 모든 경우의 수를 시뮬레이션 하여 비교할 경우 처리 유닛별로 각각 디펙트 값이 계측됨으로써 정확하게 효율적인 처리 유닛을 선택할 수도 있으나, 시간상의 이유 등으로 시뮬레이션이 충분히 되지 아니한 상태일 경우에도, 몇 가지의 경우의 수만으로도 해당 경로를 지나쳤다면 결과값에 따라 가중치를 부여함으로써 효율적으로 다음 경로의 처리 유닛을 선택할 수 있다.
선택 모듈부(1100)는, 상기 가중치가 적용된 처리 유닛들을 비교함으로써 어떤 처리 유닛이 가장 우선순위로 선택되어야 할 처리 유닛인지 선택 가능하다.
예를 들면, 단계 3에서 어떤 처리 유닛을 선택해야 하는지 여부를 판단하고자 할 때를 가정하여 설명한다. 단계 3에서 도 4를 참조하면 갈 수 있는 경로는 3A, 3B, 3C, 3D 등이 있음을 알 수 있다.
단계 3에서 어떤 처리 유닛을 선택할지를 판단하기 위해서는, 상기 단계 3을 지나가는 경로는 3A, 3B, 3C, 3D로 설정하고, 나머지 단계들인 단계 1, 2, 4, 5에서 기판이 지나가는 경로를 통일할 경우, 나머지 조건이 같은 상태에서 단계 3을 지나가는 처리 유닛만 차이가 있게 된다. 이에 따르면 단계 3이 포함하는 처리 유닛인 3A, 3B, 3C, 3D를 지나갈 때 각각의 경로에 따른 디펙트 값을 파악할 수 있는 것이며, 이에 의하면 단계 3을 제외한 나머지 단계에서의 기판의 진행 경로는 동일한 것이므로, 단계 3에서의 처리 유닛에 따라 디펙트 결과값이 달라질 수 있다. 즉 3A, 3B, 3C, 3D 중 상기 결과에 따라 가장 우수한 디펙트 값을 나타내는 처리 유닛이 단계 3에서 가장 우선순위가 높은 처리 유닛으로 선택될 수 있을 것이다.
우선순위가 높은 처리 유닛을 선택하는 방법은 상기 기재한 방법에 한정되지 아니하며, 상기와 같이 처리 유닛 자체만을 기준으로 하여 처리 유닛을 선택할 수도 있으나, 처리 공정의 특성 상 동일한 처리 유닛이더라도, 어떠한 경로로 공정이 진행되느냐에 따라 디펙트 계측값이 달라질 수도 있다. 즉 기판이 어떤 경로로 이동하느냐에 따라서 역시 결과값에 영향을 미칠 수 있는 것이므로, 우선순위가 높은 처리 유닛을 선택하는 방법은 다양하게 시뮬레이션 될 수 있고, 이를 비교함으로써 선택될 수 있다.
도 5는 다음 처리 유닛을 선정하는 방법을 순서도로 나타낸 도면이다.
도 5를 참조하면, 다음 경로를 선택하는 과정이 제시된다. 이 때, 저장부 및 선택 모듈부에 저장된 조사 결과를 바탕으로 다음 유닛을 선택할 수 있다. 상기 조사 결과는, 저장부에 저장된 기판의 반송 경로 및 그에 따른 디펙트 값과, 가중치를 부여한 처리 유닛의 정보들을 포함할 수 있다. 또한 상기 조사 결과는, 처리 유닛을 점수화하여 순위를 지정한 결과 정보가 포함될 수 있다. 상기 조사 결과에 포함된 정보를 바탕으로, 다음 경로상에 놓인 처리 유닛들 중 가장 높은 검사 점수를 가지는 처리 유닛을 선택할 수 있다. 상기의 높은 검사 점수가 의미하는 바는, 다음 경로상에 놓일 수 있는 처리 유닛들 중 가중치를 부여한 점수가 가장 높은 점수임을 의미한다. 즉, 다음 경로상에 놓인 처리 유닛들 중 가중치를 부여한 점수가 가장 높은 처리 유닛을 우선 순위로 선택하여, 해당 처리 유닛을 선택할 수 있다.
상기 도 5는 처리 유닛을 선택하는 메커니즘을 간략히 설명한 것이며, 이하에서는 실제로 처리 유닛을 선택하는 과정을 구체적으로 설명한다.
반송 로봇이 어떤 처리 유닛에서 기판을 픽(Pick), 즉 반출해야 할지를 선택하는 위치에 있다고 가정한다. 처리 유닛을 선택하기 전에, 대상이 되는 처리 유닛들 중 해당 처리 유닛의 내부에 기판이 존재하는지 여부를 확인한다. 기판이 해당 처리 유닛 내부에 존재하는 경우에는, 해당 처리 유닛 내에서의 기판의 처리 공정이 모두 완료되었는지 여부를 확인한다. 해당 처리 유닛 내에서 기판의 처리 공정이 모두 완료되었을 경우에는 해당 기판이 최선두의 잡(Job)에 해당하는지 확인한다. 상기 조건을 모두 만족하였을 경우에는, 상기 조건을 모두 만족시키는 처리 유닛들 중에, 우선순위가 가장 높은 처리 유닛을 선택한다.
또한 다른 실시예로써, 반송 로봇이 어떤 처리 유닛에 기판을 플레이스(Place), 즉 투입해야 할지를 선택하는 위치에 있다고 가정한다. 처리 유닛을 선택하기 전에, 대상이 되는 처리 유닛들 중 해당 유닛 내부에 기판이 부재한지 확인한다. 기판이 부재, 즉 기판이 처리 유닛 내부에 존재하지 않을 경우에는 해당 처리 유닛의 처리 공정을 진행할 수 있는 환경이 설정되었는지 여부를 확인한다. 상기 조건을 모두 만족하였을 경우에는, 상기 조건을 모두 만족시키는 처리 유닛들 중에, 우선순위가 가장 높은 처리 유닛을 선택한다.
또 다른 실시예로써, 반송 로봇이 어떤 처리 유닛으로부터 바로 기판을 반출하고(Pick), 그 후 기판을 바로 투입(Place)할 지를 선택하는 위치에 있다고 가정한다. 처리 유닛을 선택하기 전에, 처리 유닛 내부에 존재하는 기판의 프로세스가 모두 종료되었는지 확인한다. 프로세스가 모두 종료되었다면, 다음 기판을 교환하더라도 로트(Lot) 추월이 되지는 않는지 확인한다. 그 후 처리 유닛이 기판을 투입할 경우 처리 공정을 진행할 수 있는 환경이 설정되었는지 여부를 확인한다. 상기 조건을 모두 만족하였을 경우에는, 상기 조건을 모두 만족시키는 처리 유닛들 중에, 우선순위가 가장 높은 처리 유닛을 선택하여 해당 처리 유닛으로 공정 처리를 진행하게 된다.
도 6은 본 발명의 일 실시예에 따른 기판 처리 방법에서의 처리 유닛을 선택하는 방법을 나타내는 순서도이다.
도 6을 참고하면, 본 발명에서 처리 유닛을 선택하는 방법은 기판의 반송 경로를 저장하는 단계를 포함한다. 상기 단계에서는 기판이 어떠한 처리 유닛을 거치면서 반송되는지를 저장한다. 상기 저장하는 정보는 처리 유닛에 관한 정보일 수 있다. 또한 상기 저장하는 정보는 처리 유닛의 순서에 관한 정보일 수 있다. 다음 단계에서는, 계측기를 이용하여 반송 경로에 따른 디펙트값을 측정할 수 있다. 상기 계측기는, 기판의 처리 공정의 마지막 단계에 위치할 수 있다. 혹은, 상기 계측기는 기판의 처리 공정의 시작 단계 및 마지막 단계에 위치할 수도 있다. 상기 계측기가 마지막 단계에만 위치할 경우, 비교대상이 되는 값이 없이 디펙트 값이 측정된다. 일 실시예에 따르면, 계측기가 기판의 처리 공정의 시작 단계 및 마지막 단계에 위치할 경우에는, 공정 처리 전의 디펙트 값과 해당 경로를 거친 후 나타나는 디펙트 값을 비교하여 저장하는 것이 가능하므로, 훨씬 효율적으로 처리를 진행할 수 있으며, 결과값을 측정하는 데 있어서 정확도가 향상될 수 있다.
상기 계측기의 설치 위치와 관련하여, 실제 실시예에서는, 생산량을 고려하여 공정처리의 마지막 단계에 계측기를 설정하는 경우가 대다수이며, 계측기를 설정하지 아니하는 경우도 존재한다. 만일 실제 웨이퍼의 생산량을 고려하지 아니할 경우에는 공정 처리 과정의 앞뒤에 계측기를 설치함으로써 효율적인 반송 경로를 서치하는 것이 가능할 수 있다.
상기와 같은 처리 유닛의 선택 방법을 사용함으로써, 설비 내의 비정상적인 유닛이나 비정상적인 반송 경로를 손쉽게 판단할 수 있다. 또한, 비정상 유닛이나 비정상 반송 경로를 저장부에 저장함으로써, 해당 결과를 스케쥴러에 피드백 함으로써 다음에 진행할 처리 유닛을 선택하는 데 활용이 가능한 효과가 있다.
이상의 실시 예들은 본 발명의 이해를 돕기 위하여 제시된 것으로, 본 발명의 범위를 제한하지 않으며, 이로부터 다양한 변형 가능한 실시 예들도 본 발명의 범위에 속할 수 있음을 이해하여야 한다. 예를 들어, 본 발명의 실시 예에 도시된 각 구성 요소는 분산되어 실시될 수도 있으며, 반대로 여러 개로 분산된 구성 요소들은 결합되어 실시될 수 있다. 따라서, 본 발명의 기술적 보호범위는 특허청구범위의 기술적 사상에 의해 정해져야 할 것이며, 본 발명의 기술적 보호범위는 특허청구범위의 문언적 기재 그 자체로 한정되는 것이 아니라 실질적으로는 기술적 가치가 균등한 범주의 발명에 대하여까지 미치는 것임을 이해하여야 한다.
10 : 반도체 제조 설비
200 : 공정 처리부
210, 220, 230 : 처리 유닛
300 : 이송 로봇
600 : 수납부
700 : 기판 이송부
800 : 노광부
1000 : 스케쥴러
1100 : 선택 모듈부
1200 : 저장부

Claims (10)

  1. 다수의 단계를 포함하는 기판 처리 공정의 각 단계를 수행하는 다수의 처리 유닛을 포함하며 각 처리 유닛은 순차적으로 투입되는 기판을 각각의 기판의 공정 레시피에 근거하여 기판 처리 공정을 수행하는 공정 처리부;
    상기 공정 처리부에 포함된 상기 처리 유닛들 및 상기 공정 처리부의 동작을 제어하는 스케쥴러;
    상기 각각의 기판의 반송 경로를 저장하는 저장부;
    상기 저장부에 저장된 결과를 상기 스케쥴러로 피드백하여 진행 할 처리 유닛을 선택하는 선택 모듈부; 및
    상기 각각의 기판이 반송되는 경로의 디펙트 값을 계측하는 계측기; 를 포함하고,
    상기 저장부는 상기 각각의 기판들이 진행할 수 있는 모든 경로를 시뮬레이션하여 저장하며, 상기 시뮬레이션한 모든 경로에 따라 계측한 디펙트 값을 함께 저장하며,
    상기 선택 모듈부는,
    상기 저장부에 저장된 디펙트 값을 바탕으로 하여 기판의 반송 경로에 포함된 각 처리 유닛들의 가중치를 적용하는 기판 처리 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 선택 모듈부는,
    상기 가중치가 적용된 결과를 바탕으로 우선순위가 가장 높은 처리 유닛을 선택하는 기판 처리 장치.
  7. 기판을 처리하는 방법에 있어서,
    각 처리 유닛은 순차적으로 투입되는 기판을 각각의 기판의 공정 레시피에 근거하여 기판 처리 공정을 수행하고,
    스케쥴러를 통해 상기 기판 처리 공정들을 제어하되,
    상기 스케쥴러가 공정 처리 대상이 되는 처리 유닛을 선택하는 방법은, 상기 기판의 반송 경로를 저장한 데이터베이스를 기반으로 피드백을 진행하여 처리 유닛을 선택하고,
    상기 기판 처리 방법은,
    기판의 반송 경로를 저장하는 단계;를 포함하고,
    상기 기판의 반송 경로를 저장하는 단계는,
    상기 각각의 기판들이 진행 가능한 모든 경로를 저장하는 단계; 를 더 포함하고,
    상기 기판 처리 방법은,
    계측기를 이용하여 상기 기판의 반송 경로에 따른 디펙트 값을 측정하는 단계;
    상기 측정한 디펙트 값을 바탕으로 처리 유닛 별로 가중치를 적용하는 단계; 및
    상기 가중치가 적용된 유닛들 중 우선순위가 가장 높은 처리 유닛을 선택하는 단계; 를 포함하는 기판 처리 방법.
  8. 삭제
  9. 삭제
  10. 제7항에 있어서,
    상기 계측기를 이용하여 상기 기판의 반송 경로에 따른 디펙트 값을 측정하는 단계는,
    기판 처리 공정 전후로 설치된 계측기를 이용하여 디펙트 값을 측정하는 것을 특징으로 하는 기판 처리 방법.

KR1020180085170A 2018-07-23 2018-07-23 기판 처리 장치 및 기판 처리 방법 KR102247828B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180085170A KR102247828B1 (ko) 2018-07-23 2018-07-23 기판 처리 장치 및 기판 처리 방법
US16/518,059 US11809158B2 (en) 2018-07-23 2019-07-22 Apparatus and method for treating substrate based on defect values of transfer paths
CN201910665823.9A CN110767575B (zh) 2018-07-23 2019-07-23 用于处理基板的设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180085170A KR102247828B1 (ko) 2018-07-23 2018-07-23 기판 처리 장치 및 기판 처리 방법

Publications (2)

Publication Number Publication Date
KR20200010736A KR20200010736A (ko) 2020-01-31
KR102247828B1 true KR102247828B1 (ko) 2021-05-04

Family

ID=69161839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180085170A KR102247828B1 (ko) 2018-07-23 2018-07-23 기판 처리 장치 및 기판 처리 방법

Country Status (3)

Country Link
US (1) US11809158B2 (ko)
KR (1) KR102247828B1 (ko)
CN (1) CN110767575B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11874649B2 (en) 2021-11-09 2024-01-16 Applied Materials, Inc. Methods and systems for cleaning process sequence management

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101541242B1 (ko) * 2014-05-09 2015-08-04 에스엔유 프리시젼 주식회사 결함 발생 위치 분석 및 결함 발생 회피를 위한 작업 스케줄링 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001351848A (ja) 2000-06-07 2001-12-21 Tokyo Electron Ltd 基板処理システム及び基板処理方法
JP3870052B2 (ja) 2001-09-20 2007-01-17 株式会社日立製作所 半導体装置の製造方法及び欠陥検査データ処理方法
US7693323B2 (en) 2002-03-12 2010-04-06 Applied Materials, Inc. Multi-detector defect detection system and a method for detecting defects
AU2003220830A1 (en) 2002-03-12 2003-09-22 Olympus Corporation Semiconductor manufacturing method and device thereof
JP2006030483A (ja) 2004-07-14 2006-02-02 Tokyo Electron Ltd リンス処理方法および現像処理方法
US7738075B2 (en) * 2005-05-23 2010-06-15 Asml Netherlands B.V. Lithographic attribute enhancement
JP4542984B2 (ja) * 2005-11-24 2010-09-15 東京エレクトロン株式会社 基板搬送処理装置及び基板搬送処理装置における障害対策方法並びに基板搬送処理装置における障害対策用プログラム
DE102006001257A1 (de) * 2005-12-30 2007-07-12 Advanced Micro Devices, Inc., Sunnyvale Automatisiertes Zustandabschätzungssystem für Cluster-Anlagen und Verfahren zum Betreiben des Systems
CN101764075B (zh) 2008-12-25 2011-10-05 中芯国际集成电路制造(上海)有限公司 晶片背面缺陷的监测方法和系统
CN102725859B (zh) * 2009-02-04 2016-01-27 应用材料公司 太阳能生产线的计量与检测套组
JP5469015B2 (ja) 2009-09-30 2014-04-09 東京エレクトロン株式会社 基板処理装置および基板搬送方法
JP5445006B2 (ja) 2009-10-05 2014-03-19 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体
US8655472B2 (en) * 2010-01-12 2014-02-18 Ebara Corporation Scheduler, substrate processing apparatus, and method of transferring substrates in substrate processing apparatus
US20150053336A1 (en) * 2013-08-23 2015-02-26 Yong Jin Lim Process module, fabricating method thereof and substrate processing method using the process module
US9412673B2 (en) 2013-08-23 2016-08-09 Kla-Tencor Corporation Multi-model metrology
JP6298318B2 (ja) 2014-02-25 2018-03-20 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法および基板処理装置
US9618929B2 (en) * 2014-11-26 2017-04-11 Wafertech, Llc Method and priority system for inventory management in semiconductor manufacturing
KR101996492B1 (ko) * 2014-12-01 2019-07-04 에이에스엠엘 네델란즈 비.브이. 리소그래피 제조 프로세스에 관련된 진단 정보를 획득하기 위한 방법 및 장치, 진단 장치를 포함하는 리소그래피 처리 시스템
JP6244329B2 (ja) * 2015-05-12 2017-12-06 東京エレクトロン株式会社 基板の検査方法、基板処理システム及びコンピュータ記憶媒体
KR20170083678A (ko) 2016-01-08 2017-07-19 삼성전자주식회사 기판 검사 방법
JP6626392B2 (ja) 2016-03-30 2019-12-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
KR20180005843A (ko) * 2016-07-07 2018-01-17 인베니아 주식회사 기판 처리 장치 및 기판 처리 장치의 스케줄링 방법
US10359769B2 (en) * 2017-09-15 2019-07-23 Applied Materials, Inc. Substrate routing and throughput modeling

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101541242B1 (ko) * 2014-05-09 2015-08-04 에스엔유 프리시젼 주식회사 결함 발생 위치 분석 및 결함 발생 회피를 위한 작업 스케줄링 방법

Also Published As

Publication number Publication date
CN110767575B (zh) 2023-08-25
KR20200010736A (ko) 2020-01-31
CN110767575A (zh) 2020-02-07
US20200026258A1 (en) 2020-01-23
US11809158B2 (en) 2023-11-07

Similar Documents

Publication Publication Date Title
KR102469978B1 (ko) 검사와 계측을 위한 방법 및 장치
KR101899011B1 (ko) 반도체 웨이퍼를 정렬하고 노광하는 오버레이 모델
JP4090986B2 (ja) 線幅測定方法，基板の処理方法及び基板の処理装置
KR102247828B1 (ko) 기판 처리 장치 및 기판 처리 방법
US11366397B2 (en) Method and apparatus for simulation of lithography overlay
US7100146B2 (en) Design system of alignment marks for semiconductor manufacture
US6608920B1 (en) Target acquisition technique for CD measurement machine
US20120274916A1 (en) Exposure apparatus and device manufacturing method
JPH0878317A (ja) 半導体露光装置及び露光方法
TWI758533B (zh) 設計關鍵性分析擴充之製程窗合格取樣
US6423555B1 (en) System for determining overlay error
US20240118625A1 (en) Metrology target simulation
CN114008535B (zh) 用于确定特征对性能的贡献的方法和设备
US10379447B2 (en) Method and apparatus for simulation of lithography overlay
KR20220154198A (ko) 임퓨터 모델의 구성 기술
US6774055B2 (en) In-line system having overlay accuracy measurement function and method for the same
TWI733296B (zh) 性質結合內插及預測之設備及方法
JP3863039B2 (ja) 半導体製造装置および半導体装置の製造方法
JP6997305B2 (ja) メトロロジにおけるデータの推定
TW202334758A (zh) 微影性能驗證及相關設備
KR20240004363A (ko) 해석 시스템, 노광 장치, 디바이스 제조 방법, 디스플레이 제조 방법 및 해석 방법
JP2003100584A (ja) デバイス製造方法、システムおよび装置
KR20210018694A (ko) 리소그래피로 처리된 반도체 장치에 대한 프로세스 제어 방법
JP2006147627A (ja) 露光装置の同期精度検出方法および収差検出方法
GB2503879A (en) Simulation of lithography overlay

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant