CN103926266A - 一种半导体结构的失效分析方法 - Google Patents

一种半导体结构的失效分析方法 Download PDF

Info

Publication number
CN103926266A
CN103926266A CN201410160817.5A CN201410160817A CN103926266A CN 103926266 A CN103926266 A CN 103926266A CN 201410160817 A CN201410160817 A CN 201410160817A CN 103926266 A CN103926266 A CN 103926266A
Authority
CN
China
Prior art keywords
semiconductor structure
failure analysis
measured
analysis method
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410160817.5A
Other languages
English (en)
Other versions
CN103926266B (zh
Inventor
张顺勇
高慧敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201410160817.5A priority Critical patent/CN103926266B/zh
Publication of CN103926266A publication Critical patent/CN103926266A/zh
Application granted granted Critical
Publication of CN103926266B publication Critical patent/CN103926266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开的一种半导体结构的失效分析方法包括:提供一待测半导体结构,待测半导体结构包括衬底、栅极结构、介质层、互连金属层和钝化层,且衬底内形成有阱区、源漏极;去除钝化层、互连金属层、介质层以及栅极结构以将源漏极的上表面予以暴露;继续将源漏极上表面暴露的待测半导体结构放入氢氟酸混合溶液中浸泡以对该待测半导体结构进行染色操作;观察进行染色操作后的待测半导体结构以对该待测半导体结构进行失效分析;通过该方法不需要对每一个晶体管进行电特性分析的精确定位,而只需要定位出一个小于10um×10um的区域,即可快速确认芯片的失效是否由LDD未有效注入引起,从而降低了失效分析的难度以及失效分析的成本。

Description

一种半导体结构的失效分析方法
技术领域
本发明涉及一种半导体制造技术领域,尤其涉及一种半导体结构的失效分析方法。
背景技术
在当今大规模的集成电路设计工艺中,MOS晶体管加工需要经历一系列的工艺环节,每道环节都有可能出现缺陷问题,因此进行MOS晶体管分析并找出失效原因,减少器件缺陷就成为集成电路制造中必不可少的环节。
MOS晶体管是集成电路最常用到的基本器件,因为MOS晶体管功耗低、易于集成、而且具有很好的工艺可控性。典型的MOS晶体管由栅极、栅氧化层、源漏极、Well(阱-硅基体)组成,而源漏极又由结区(Junction)和轻掺杂漏区(LDD)组成,该结区即由高能量和大剂量的高掺杂离子注入形成的结深,LDD的目的在于防止晶体管工作中的热载流子效应。在现有工艺中,对于掺杂工艺导致的失效通常都是先定位失效的MOS晶体管、然后用透射电子显微镜(TEM)染色(Stain)的方式进行分析。整个染色过程需要先把失效的MOS晶体管切成薄片、然后用HF混合物浸泡、最后用TEM观察。由于掺杂区域在染色过程中被蚀刻的更快,所以在TEM图像下掺杂区域比较亮、而未掺杂区域则呈现比较暗的对比度。
虽然TEM Stain能够很清楚的看到LDD和Junction是否正常,但是其样品的制备过程相当复杂、而且薄片的厚度也有一定严格的要求;另外,很多失效分析的方法并不能精确的定位到某个单一的MOS晶体管,就像现在在很多高端产品和工艺研发中充当最主要角色的SRAM(静态随机存储器),它最小能够定位的是一个Bit(比特),可是一个Bit由6个MOS晶体管组成,这6个MOS晶体管不可能制备在同一个TEM样品里去观察,所以必须先借助于纳米探针台(Nanoprober)对每一个MOS晶体管进行电特性分析、找到真正有异常的那个晶体管、最后才能进行TEM Stain。这无疑又进一步加深了失效分析的难度并提高了失效分析的成本。
中国专利(CN103630816A)公开了一种掺杂失效的分析方法,包括步骤:提供良品硅片;对良品硅片和待测样品硅片进行处理直至露出衬底表面;将良品硅片和待测样品硅片放置在底座上;在良品硅片和待测样品硅片上选定测试图形;设定进行SRP的条件;分别对良品硅片和待测样品硅片上的测试图形进行SRP并得到电阻率或载流子浓度的数据;对良品硅片和所述待测样品硅片的电阻率或载流子浓度的数据进行比较,判断待测样品硅片的掺杂是否失效,估算待测样品硅片的掺杂剂量失效大小。
中国专利(CN102466778A)公开了一种用于功率金属氧化物晶体管芯片的缺陷失效定位方法,包括:1)用酸去除功率金属氧化物晶体管芯片表面的铝层;2)对于铝层下含有Ti/TiN扩散阻挡层的芯片,直接扎针栅极、源极、漏极灌电流作EMMI或OBIRCH分析,定位出缺陷;对于铝层下无扩散阻挡层的芯片,在芯片内的无晶体管区域用FIB淀积两个金属垫,再在每个金属垫的边上用FIB淀积一个与该金属垫相连接的金属条,两个金属条的另一端分别连接到栅极和源极,利用两个金属垫和芯片背面漏极完成EMMI或OBIRCH测试,定位出缺陷。
上述两项专利能快速准确的找出缺陷位置,大大节省芯片失效分析的时间和确保失效分析的准确性,为明确工艺原因及提升相关产品的良率发挥重大作用,但是对于具有多个晶体管的某种器件来说,上述两项专利并不能快速准确的定位到单一晶体管的具体失效位置以及失效的原因进而完成缺陷定位分析。
发明内容
针对上述存在的问题,本发明公开了一种半导体结构的失效分析方法,以解决现有技术中在TEM样品中观察多个晶体管,需要对每一个MOS晶体管进行电特性分析以找到有异常的那个晶体管,之后才能进行TEM Stain,从而进一步加深了失效分析的难度并提高了失效分析的成本的问题。
为达到上述目的,本发明采取如下具体技术方案:
一种半导体结构的失效分析方法,其特征在于,所述方法包括如下步骤:
步骤S1、提供一待测半导体结构,所述待测半导体结构包括衬底、覆盖该衬底表面的栅极结构、位于该衬底上方且覆盖所述栅极结构表面的介质层以及按照从下至上的顺序依次形成于所述介质层上方的互连金属层和钝化层,且所述衬底内形成有阱区、源漏极;
步骤S2、去除所述钝化层、互连金属层、介质层以及栅极结构以将所述源漏极的上表面予以暴露;
步骤S3、继续将源漏极上表面暴露的待测半导体结构放入氢氟酸混合溶液中浸泡,以对该待测半导体结构进行染色操作;
步骤S4、观察进行染色操作后的待测半导体结构以对该待测半导体结构进行失效分析。
上述的一种半导体结构的失效分析方法,其中,所述源漏极包括轻掺杂漏区和结区,所述阱区的掺杂浓度小于所述轻掺杂漏区的掺杂浓度,所述轻掺杂漏区的掺杂浓度小于所述结区的掺杂浓度。
上述的一种半导体结构的失效分析方法,其中,所述步骤S2具体包括如下步骤:
采用等离子刻蚀工艺去除所述钝化层;
将已去除钝化层的待测半导体结构放入单一氢氟酸溶液中浸泡,以去除部分所述介质层和栅极结构;
继续采用超声波清洗工艺去除剩余的介质层和剩余的栅极结构,以将所述源漏极的上表面予以暴露。
上述的一种半导体结构的失效分析方法,其中,所述单一氢氟酸溶液中氢氟酸的浓度为49%。
上述的一种半导体结构的失效分析方法,其中,采用体积配比为1:2:27的49%氢氟酸、70%硝酸和冰乙酸制备所述氢氟酸混合溶液。
上述的一种半导体结构的失效分析方法,其中,将已去除钝化层的待测半导体结构放入单一氢氟酸溶液中浸泡10-20分钟,以去除部分所述介质层和栅极结构。
上述的一种半导体结构的失效分析方法,其中,采用超声波清洗工艺去除剩余的介质层和栅极结构时,将待测半导体结构倒置后进行震荡清洗以去除除离子注入以外的残留,将所述源漏极的上表面予以暴露。
上述的一种半导体结构的失效分析方法,其中,所述栅极结构包括栅氧化层、覆盖栅氧化层上表面的栅极以及覆盖该栅极侧壁的侧墙。
上述的一种半导体结构的失效分析方法,其中,采用扫描式电子显微镜观察进行染色操作后的待测半导体结构以对该待测半导体结构进行失效分析。
上述的一种半导体结构的失效分析方法,其中,根据待测半导体结构在扫描式电子显微镜下显示的蜂窝孔大小及明暗对比度判断所述待测半导体结构的失效情况。
上述的一种半导体结构的失效分析方法,其中,所述半导体结构包括若干个MOS晶体管。
上述技术方案具有如下优点或有益效果:
本发明公开了一种半导体结构的失效分析方法,通过氢氟酸混合溶液染色并结合扫描式电子显微镜观察的方式解决了现有技术中具有多个MOS晶体管的样品的失效分析问题。通过该方法不需要对每一个晶体管进行电特性分析的精确定位,而只需要定位出一个小于10um×10um的区域,即可快速确认芯片的失效是否由LDD未有效注入引起,从而降低了失效分析的难度以及失效分析的成本。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1-5是本发明实施例中半导体结构的失效分析方法的流程示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明,但是不作为本发明的限定。
图1-5是本发明实施例中半导体结构的失效分析方法的流程示意图,如图1-5所示:
本实施例涉及一种半导体结构的失效分析方法,包括如下步骤:
步骤S1、提供一待测半导体结构,该待测半导体结构包括衬底、覆盖该衬底表面的栅极结构、位于该衬底上方且覆盖该栅极结构表面的介质层以及按照从下至上的顺序依次形成于该介质层上方的互连金属层和钝化层,且该衬底内形成有阱区、源漏极;
步骤S2、去述钝化层、互连金属层、介质层以及栅极结构以将该源漏极的上表面予以暴露;
步骤S3、继续将源漏极上表面暴露的待测半导体结构放入氢氟酸混合溶液中以对该待测半导体结构进行染色操作;
步骤S4、观察进行染色操作后的待测半导体结构以对该待测半导体结构进行失效分析。
在本发明的实施例中,如图1所示,提供一个进行失效分析的待测半导体结构,该半导体结构包括若干个MOS晶体管,且该衬底具体的包括三个离子掺杂浓度不同的区域,分别为阱区4、轻掺杂漏区2、结区3,在该衬底的表面覆盖着一栅极结构,该栅极结构具体包括:栅氧化层、覆盖栅氧化层上表面的栅极以及覆盖该栅极侧壁的侧墙;在栅极结构与衬底的上表面还依次覆盖着一介质层6,互连金属层5和钝化层1。
具体的,在对半导体结构的失效分析之前,需要反应离子刻蚀去除上述的钝化层1,并采用单一氢氟酸溶液浸泡以去除大部分的介质层6和栅极结构,如图2所示。因为互连金属层5处于介质层6中,单一氢氟酸溶液去除大部分的介质层6后,互连金属层5会失去介质层6对自身的支撑,因此互连金属层5会自动漂浮脱落在单一氢氟酸溶液中。
优选的,该单一氢氟酸溶液中只有氟化氢溶质,且该单一氢氟酸溶液中氟化氢的浓度为49%,且上述将半导体结构浸泡在单一氢氟酸溶液中时间可优选为10-20分钟(例如10分钟、15分钟或者20分钟)。
上述单一氢氟酸溶液浸泡后的待测半导体结构的表面会剩余部分介质层以及部分栅极结构,因此需要对该待测半导体结构进行清洗工艺;如图3所示,采用超声波清洗工艺去除上述剩余的部分介质层6和剩余的部分栅极结构,在清洗之前,将该待测半导体结构倒置后进行震荡清洗以去除除离子注入以外的残留,以将源漏极的上表面予以暴露。
在本实施例中,阱区4的掺杂浓度小于轻掺杂漏区2的掺杂浓度,轻掺杂漏区2的掺杂浓度小于结区3的掺杂浓度。
如图4所示,采用氢氟酸混合溶液对源漏极上表面已暴露的待测半导体结构进行染色操作;由化学反应原理可知,掺杂浓度最高的结区3与氢氟酸混液溶液反应最为强烈,也最易被刻蚀,因此该区域会形成很大并且很深的蜂窝孔;其次,掺杂浓度稍弱的轻掺杂漏区2与氢氟酸混合溶液正常反应,会形成较小并且很浅的蜂窝孔;而没有掺杂或者掺杂浓度比较小的阱区4与氢氟酸混合溶液几乎不发生任何化学反应,因此在该区域并不会出现蜂窝孔结构。
其中,可通过采用1体积的49%氢氟酸、2体积的70%硝酸和27体积的冰乙酸制备上述氢氟酸混合溶液,当然也可通过采用其他体积配比的氢氟酸、硝酸和冰乙酸制备该氢氟酸混合溶液,只要制备的氢氟酸混合溶液能够对上述的待测半导体结构进行染色操作,且使得染色后的待测半导体结构能够满足后续失效分析的要求即可;上述的49%氢氟酸为浓度为49%的氢氟酸溶液,70%硝酸为浓度为70%的硝酸溶液。
最后对染色之后半导体结构进行观察;本实施例中采用扫描式电子显微镜并且俯视观察染色之后的半导体结构,并且在整个半导体结构中不同区域的观察效果不同。如图5所示,在结区3会发现很大并且很深的蜂窝孔,并且呈现出很暗的对比度;在轻掺杂漏区2会发现较小并且很浅的蜂窝孔,并且呈现出稍亮的对比度;而在没有掺杂或者掺杂浓度比较小的阱区4没有上述蜂窝孔,因而会呈现出最亮的对比度;如图5所示的A区是轻掺杂漏区2未有效形成的一个区域,该区域中并未出现较小并且很浅的蜂窝孔,所以会呈现出最亮的对比度。
因此,在本实施例中,根据上述蜂窝孔大小和明暗对比度进行判断半导体结构中的MOS晶体管的失效位置和失效原因:
用扫描式电子显微镜,俯视观察半导体结构中的所有结区3,若发现该区域的某一位置并未出现很大并且很深的蜂窝孔以及很暗的对比度,那么该位置的结区3未有效形成,否则有效形成。
用扫描式电子显微镜,俯视观察半导体结构的所有轻掺杂漏区2,若发现轻掺杂漏区2的某一位置未出现小并且很浅的蜂窝孔以及稍亮的对比度,那么该位置的轻掺杂漏区2未有效形成,否则有效形成。
综上所述,本发明公开的一种半导体结构的失效分析方法,通过氢氟酸混合溶液染色并结合扫描式电子显微镜观察的方式解决了现有技术中具有多个MOS晶体管的样品的失效分析问题,通过该方法不需要对每一个晶体管进行电特性分析的精确定位,只需要定位出一个小于10um×10um的区域,即可快速确认芯片的失效是否由LDD未有效注入引起,从而降低了失效分析的难度以及失效分析的成本。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所做出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。

Claims (11)

1.一种半导体结构的失效分析方法,其特征在于,所述方法包括如下步骤:
步骤S1、提供一待测半导体结构,所述待测半导体结构包括衬底、覆盖该衬底表面的栅极结构、位于该衬底上方且覆盖所述栅极结构表面的介质层以及按照从下至上的顺序依次形成于所述介质层上方的互连金属层和钝化层,且所述衬底内形成有阱区、源漏极;
步骤S2、去除所述钝化层、互连金属层、介质层以及栅极结构以将所述源漏极的上表面予以暴露;
步骤S3、继续将源漏极上表面暴露的待测半导体结构放入氢氟酸混合溶液中浸泡,以对该待测半导体结构进行染色操作;
步骤S4、观察进行染色操作后的待测半导体结构以对该待测半导体结构进行失效分析。
2.如权利要求1所述的一种半导体结构的失效分析方法,其特征在于,所述源漏极包括轻掺杂漏区和结区,所述阱区的掺杂浓度小于所述轻掺杂漏区的掺杂浓度,所述轻掺杂漏区的掺杂浓度小于所述结区的掺杂浓度。
3.如权利要求1所述的一种半导体结构的失效分析方法,其特征在于,所述步骤S2具体包括如下步骤:
采用等离子刻蚀工艺去除所述钝化层;
将已去除钝化层的待测半导体结构放入单一氢氟酸溶液中浸泡,以去除部分所述介质层和栅极结构;
继续采用超声波清洗工艺去除剩余的介质层和剩余的栅极结构,以将所述源漏极的上表面予以暴露。
4.如权利要求3所述的一种半导体结构的失效分析方法,其特征在于,所述单一氢氟酸溶液中氢氟酸的浓度为49%。
5.如权利要求3所述的一种半导体结构的失效分析方法,其特征在于,将已去除钝化层的待测半导体结构放入单一氢氟酸溶液中浸泡10-20分钟,以去除部分所述介质层和栅极结构。
6.如权利要求3所述的一种半导体结构的失效分析方法,其特征在于,采用超声波清洗工艺去除剩余的介质层和栅极结构时,将待测半导体结构倒置后进行震荡清洗以去除除离子注入以外的残留,将所述源漏极的上表面予以暴露。
7.如权利要求1所述的一种半导体结构的失效分析方法,其特征在于,采用体积配比为1:2:27的49%氢氟酸、70%硝酸和冰乙酸制备所述氢氟酸混合溶液。
8.如权利要求1所述的一种半导体结构的失效分析方法,其特征在于,所述栅极结构包括栅氧化层、覆盖栅氧化层上表面的栅极以及覆盖该栅极侧壁的侧墙。
9.如权利要求8所述的一种半导体结构的失效分析方法,其特征在于,根据待测半导体结构在扫描式电子显微镜下显示的蜂窝孔大小及明暗对比度判断所述待测半导体结构的失效情况。
10.如权利要求1所述的一种半导体结构的失效分析方法,其特征在于,采用扫描式电子显微镜观察进行染色操作后的待测半导体结构以对该待测半导体结构进行失效分析。
11.如权利要求1所述的一种半导体结构的失效分析方法,其特征在于,所述半导体结构包括若干个MOS晶体管。
CN201410160817.5A 2014-04-21 2014-04-21 一种半导体结构的失效分析方法 Active CN103926266B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410160817.5A CN103926266B (zh) 2014-04-21 2014-04-21 一种半导体结构的失效分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410160817.5A CN103926266B (zh) 2014-04-21 2014-04-21 一种半导体结构的失效分析方法

Publications (2)

Publication Number Publication Date
CN103926266A true CN103926266A (zh) 2014-07-16
CN103926266B CN103926266B (zh) 2016-07-06

Family

ID=51144563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410160817.5A Active CN103926266B (zh) 2014-04-21 2014-04-21 一种半导体结构的失效分析方法

Country Status (1)

Country Link
CN (1) CN103926266B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105092620A (zh) * 2015-06-02 2015-11-25 武汉新芯集成电路制造有限公司 一种半导体器件失效分析方法
CN105699149A (zh) * 2016-04-05 2016-06-22 工业和信息化部电子第五研究所 芯片失效分析过程中的剥层方法
CN105806998A (zh) * 2014-12-31 2016-07-27 中国运载火箭技术研究院 一种高可靠晶体管结构分析方法
CN106019118A (zh) * 2016-05-18 2016-10-12 上海华虹宏力半导体制造有限公司 功率mos失效位置的判定方法
CN106100583A (zh) * 2016-08-05 2016-11-09 无锡尚德太阳能电力有限公司 判断perc电池背钝化膜层钝化质量的方法
CN106501056A (zh) * 2015-09-06 2017-03-15 北大方正集团有限公司 一种半导体结构的失效分析方法
CN106525885A (zh) * 2016-11-07 2017-03-22 武汉新芯集成电路制造有限公司 一种透射电镜样品的制作方法
CN107132472A (zh) * 2017-05-23 2017-09-05 北京智芯微电子科技有限公司 一种用于分析深亚微米级soi工艺芯片的腐蚀溶液及方法
CN109444193A (zh) * 2018-09-13 2019-03-08 胜科纳米(苏州)有限公司 半导体芯片的失效分析方法
CN111999632A (zh) * 2019-05-27 2020-11-27 合肥晶合集成电路有限公司 Pn结样品的获取方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851925A (en) * 1996-02-15 1998-12-22 Inst Of Microelectronics Staining technique for semiconductor device for sem exposure
US6806104B1 (en) * 2003-09-25 2004-10-19 Powerchip Semiconductor Corp. Method for detecting defect of semiconductor device
CN102419337A (zh) * 2011-08-16 2012-04-18 上海华碧检测技术有限公司 一种mosfet器件ldd结构的定性分析方法
CN103700603A (zh) * 2013-12-17 2014-04-02 武汉新芯集成电路制造有限公司 一种钨接触栓塞高阻的检测方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851925A (en) * 1996-02-15 1998-12-22 Inst Of Microelectronics Staining technique for semiconductor device for sem exposure
US6806104B1 (en) * 2003-09-25 2004-10-19 Powerchip Semiconductor Corp. Method for detecting defect of semiconductor device
CN102419337A (zh) * 2011-08-16 2012-04-18 上海华碧检测技术有限公司 一种mosfet器件ldd结构的定性分析方法
CN103700603A (zh) * 2013-12-17 2014-04-02 武汉新芯集成电路制造有限公司 一种钨接触栓塞高阻的检测方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HONG BO ZHANG 等: "Applications of C-AFM Analysis Techniques at Advanced IC on SRAM Soft Failure", 《IPFA 2010》, 31 December 2010 (2010-12-31) *
J. G. VAN HASSEL 等: "Process induced defects in the silicon substrate: Approaches for successful Failure Analysis", 《PROCEEDINGS FROM THE 36TH INTERNATIONAL SYMPOSIUM FOR TESTING AND FAILURE ANALYSIS》, 31 December 2010 (2010-12-31), pages 92 - 97 *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105806998B (zh) * 2014-12-31 2017-10-03 中国运载火箭技术研究院 一种高可靠晶体管结构分析方法
CN105806998A (zh) * 2014-12-31 2016-07-27 中国运载火箭技术研究院 一种高可靠晶体管结构分析方法
CN105092620A (zh) * 2015-06-02 2015-11-25 武汉新芯集成电路制造有限公司 一种半导体器件失效分析方法
CN105092620B (zh) * 2015-06-02 2018-06-26 武汉新芯集成电路制造有限公司 一种半导体器件失效分析方法
CN106501056A (zh) * 2015-09-06 2017-03-15 北大方正集团有限公司 一种半导体结构的失效分析方法
CN105699149A (zh) * 2016-04-05 2016-06-22 工业和信息化部电子第五研究所 芯片失效分析过程中的剥层方法
CN106019118A (zh) * 2016-05-18 2016-10-12 上海华虹宏力半导体制造有限公司 功率mos失效位置的判定方法
CN106100583A (zh) * 2016-08-05 2016-11-09 无锡尚德太阳能电力有限公司 判断perc电池背钝化膜层钝化质量的方法
CN106525885A (zh) * 2016-11-07 2017-03-22 武汉新芯集成电路制造有限公司 一种透射电镜样品的制作方法
CN107132472A (zh) * 2017-05-23 2017-09-05 北京智芯微电子科技有限公司 一种用于分析深亚微米级soi工艺芯片的腐蚀溶液及方法
CN107132472B (zh) * 2017-05-23 2020-06-09 北京智芯微电子科技有限公司 一种用于分析深亚微米级soi工艺芯片的腐蚀溶液及方法
CN109444193A (zh) * 2018-09-13 2019-03-08 胜科纳米(苏州)有限公司 半导体芯片的失效分析方法
CN111999632A (zh) * 2019-05-27 2020-11-27 合肥晶合集成电路有限公司 Pn结样品的获取方法
CN111999632B (zh) * 2019-05-27 2023-02-03 合肥晶合集成电路股份有限公司 Pn结样品的获取方法

Also Published As

Publication number Publication date
CN103926266B (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
CN103926266B (zh) 一种半导体结构的失效分析方法
CN102044461B (zh) 用于半导体器件失效分析的检测方法
CN100373573C (zh) 深次微米半导体器件中致命缺陷的确认方法
CN103839858A (zh) 离子注入机的工艺能力的监控方法和离子注入方法
KR20120107190A (ko) 웨이퍼 오염 측정장치 및 웨이퍼의 오염 측정 방법
CN104241161A (zh) 一种检测晶圆栅氧化物缺失缺陷的方法
CN105092619B (zh) 一种芯片失效分析方法
US8658438B2 (en) Measurement of lateral diffusion of implanted ions in doped well region of semiconductor devices
CN101789384A (zh) 退火的检测方法
TWI657518B (zh) 一種矽片少數載子壽命的測試方法及測試裝置
CN107579014A (zh) 一种多晶硅上接触孔高阻值缺陷检测方法
CN104568529A (zh) Sem样品的制备方法
CN107132472B (zh) 一种用于分析深亚微米级soi工艺芯片的腐蚀溶液及方法
CN102768968A (zh) 检测井区注入离子在不同浓度条件下扩散能力的方法
CN104535392A (zh) 一种提高透射电镜图像质量的平面样品制备方法
TW201915503A (zh) 一種矽片少數載子壽命的測試方法及測試裝置
CN103456618B (zh) 用于显现mos器件的aa结构缺陷的腐蚀方法
CN103065991B (zh) 半导体器件之重复缺陷的检测方法
CN106501056A (zh) 一种半导体结构的失效分析方法
CN104332420A (zh) 用于多晶硅层的失效点定位的方法
US6506615B2 (en) Method for measuring the depth of well
CN104752246A (zh) 用于判定gox击穿失效的样品制备方法
KR20100062400A (ko) 반도체 웨이퍼의 결함 분석 방법
CN103871925A (zh) 源漏离子注入对位错缺陷影响的检测方法
Chiu et al. S/D LDD junction stain/delineation by electrochemical displacement with illumination

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China