CN107132472A - 一种用于分析深亚微米级soi工艺芯片的腐蚀溶液及方法 - Google Patents

一种用于分析深亚微米级soi工艺芯片的腐蚀溶液及方法 Download PDF

Info

Publication number
CN107132472A
CN107132472A CN201710372213.0A CN201710372213A CN107132472A CN 107132472 A CN107132472 A CN 107132472A CN 201710372213 A CN201710372213 A CN 201710372213A CN 107132472 A CN107132472 A CN 107132472A
Authority
CN
China
Prior art keywords
chip
measured
acid
etchant solution
silica
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710372213.0A
Other languages
English (en)
Other versions
CN107132472B (zh
Inventor
单书珊
赵扬
王继业
陈燕宁
邵瑾
张海峰
赵东艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Information and Telecommunication Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN201710372213.0A priority Critical patent/CN107132472B/zh
Publication of CN107132472A publication Critical patent/CN107132472A/zh
Application granted granted Critical
Publication of CN107132472B publication Critical patent/CN107132472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)

Abstract

本发明公开了一种用于分析深亚微米级SOI工艺芯片的腐蚀溶液及方法，其中，该方法包括：利用特性腐蚀溶液腐蚀掉待测芯片的器件层上的二氧化硅，特性腐蚀溶液包括：氢氟酸、二氧化硅刻蚀液、丙三醇和水；将腐蚀后的待测芯片用去离子水清洗后晾干；将晾干后的待测芯片放置于反性酸性染色溶液中进行染色处理，反性酸性染色溶液包括：氢氟酸、硝酸和冰醋酸；根据扫描电子显微镜采集的染色后的待测芯片的图像数据确定待测芯片的类型。该特性腐蚀溶液可以实现均匀腐蚀性，并且能有效的降低反应速度，保证成功率，且可以平整保留器件层；染色处理后的待测芯片非常平整，方便快速确定待测芯片的类型。

Description

一种用于分析深亚微米级SOI工艺芯片的腐蚀溶液及方法
技术领域
本发明涉及芯片分析技术领域，特别涉及一种用于分析深亚微米级SOI工艺芯片的腐蚀溶液及方法。
背景技术
在芯片电路分析、反向设计、设计参考、专利分析过程中，芯片需要逐层解剖、拍照、提取分析。对于体硅工艺或者芯片节点工艺大于0.35um的SOI(Silicon On Insulator，绝缘衬底上的硅)工艺芯片，通常的流程是先对金属层进行磨抛去层、拍照，直至多晶层(Polysilicon Layer，PL)，使用化学方法腐蚀掉硅衬底上的二氧化硅、多晶硅、接触(contact)孔，然后使用酸性腐蚀系统或者镀铜等置换染色系统对阱区进行染色，而后拍照，通过阱区的类型判断器件类型，继而提取分析。然而，当遇到深亚微米级SOI工艺芯片(90nm及以下)时，同样需要判断器件类型，尤其在模拟区域及I/O(input/output)区域，需要非常准确的判断器件的类型。而现有染色技术无法实现深亚微米级SOI工艺芯片大面积(例如40mm×40mm)准确判断器件的类型。现有技术的做法只能使用扫描电容显微镜(SCM)进行判别。但是这种做法的弊端是设备昂贵、效率低、图像无法拼接(如同样面积芯片需要辨别器件类型时，此方法与染色后采用扫描电子显微镜拍照方法的费用比约为20:1)。
现有技术中，针对体硅工艺或者芯片节点工艺大于0.35um的SOI工艺芯片染色的通常方法有两种：一种是酸性染色系统，另一种是置换染色系统。酸性染色系统分两步：首先将制备好的多晶层样品放置于氢氟酸中10分钟，腐蚀掉有源层上的二氧化硅、多晶条及钨孔；其次使用酸性液体在强光照射下反应2分钟，洗净即可。酸性染色溶液主要腐蚀N+\P+\P-，观察时呈现为P-着色，N阱不着色，从而形成对比度。置换染色系统第一步同酸性染色系统一样，使用氢氟酸腐蚀掉有源层上的二氧化硅、多晶条及钨孔；第二步使用置换染色液在芯片有源层表面的N+\P+\N-的表面上镀铜或者镀银，呈现的效果为N阱均呈现铜红色或者灰褐色，而P-衬底不着色，从而形成对比度。
在实现本发明过程中，发明人发现现有技术中至少存在如下问题：
对于体硅工艺或者芯片节点工艺大于0.35um的芯片，通过将芯片放到氢氟酸内进行腐蚀，得到干净的芯片有源层后使用酸性腐蚀系统或者置换系统进行染色。上述方法对于SOI工艺芯片并不适用，如在控制的非常精细的时候仅适用节点工艺在0.35um及0.35um以上的SOI工艺芯片进行染色，对于深亚微米级芯片，上述染色方法无法完成，主要原因为：一)深亚微米级SOI工艺芯片如使用氢氟酸或者BOE(Buffered Oxide Etch，缓冲氧化物刻蚀液)液时会导致器件层不能均匀的保留。二)直接使用酸性染色系统或者置换染色系统时会出现器件层被完全腐蚀掉或置换物堆积的现象。
具体的，对于深亚微米级SOI芯片的器件层而言，酸性腐蚀系统由于针对的是P-掺杂硅，P+\N+掺杂均会被腐蚀，所以SOI的器件层均被腐蚀殆尽，无法形成有效的不同器件间的区别。置换染色系统针对N-型惨杂硅，主要与P-掺杂硅的区别是由于N-能提供比P-多的电子从而使置换反应速度更快，从而产生颜色落差。但在SOI工艺中并不适用，原因是SOI为了达到更好的隔离效果，所以在SOI的模拟区域及I/O区域不存在明显的阱区，仅能通过源漏进行判断。源漏的掺杂浓度远高于阱区，所以在置换时P+与N+未能产生足够的速度差，并且置换反应均发生的很快，从而出现置换物堆积现象，无法判断器件的种类。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种用于分析深亚微米级SOI工艺芯片的腐蚀溶液及方法，从而克服现有分析芯片方法容易出现器件层被完全腐蚀掉或置换物堆积的缺陷。
本发明实施例提供的一种用于分析深亚微米级SOI工艺芯片的腐蚀溶液，包括：氢氟酸、二氧化硅刻蚀液、丙三醇和水；
所述氢氟酸、二氧化硅刻蚀液、丙三醇和水之间的体积配比为1～5:2～5:5～30:5～30。
在一种可能的实现方式中，所述氢氟酸、二氧化硅刻蚀液、丙三醇和水之间的体积配比为1～5:3:10:10。
本发明实施例还提供一种用于分析深亚微米级SOI工艺芯片的方法，包括：
利用特性腐蚀溶液腐蚀掉待测芯片的器件层上的二氧化硅，所述特性腐蚀溶液包括：氢氟酸、二氧化硅刻蚀液、丙三醇和水，且所述氢氟酸、二氧化硅刻蚀液、丙三醇和水之间的体积配比为1～5:2～5:5～30:5～30；
将腐蚀后的待测芯片用去离子水清洗后晾干；
将晾干后的待测芯片放置于反性酸性染色溶液中进行染色处理，所述反性酸性染色溶液包括：氢氟酸、硝酸和冰醋酸，且所述氢氟酸、硝酸和冰醋酸之间的体积配比为1:3～8:50～100；
根据扫描电子显微镜采集的染色后的待测芯片的图像数据确定所述待测芯片的类型。
在一种可能的实现方式中，在所述利用特性腐蚀溶液腐蚀掉待测芯片器件层上的二氧化硅之前，该方法还包括：
去除所述待测芯片的金属层，并利用所述特性腐蚀溶液对所述待测芯片进行调整，确定所述待测芯片的多晶层。
在一种可能的实现方式中，在所述将腐蚀后的待测芯片用去离子水清洗后晾干之前，该方法还包括：
利用双氧水腐蚀掉所述待测芯片的接触孔。
在一种可能的实现方式中，所述利用特性腐蚀溶液腐蚀掉待测芯片的器件层上的二氧化硅，包括：
利用特性腐蚀溶液多次腐蚀掉待测芯片的器件层上的二氧化硅，且每次的腐蚀时间不超过1分钟。
在一种可能的实现方式中，所述将晾干后的待测芯片放置于反性酸性染色溶液中进行染色处理，包括：
将晾干后的待测芯片放置于反性酸性染色溶液中浸泡10～30秒。
在一种可能的实现方式中，所述氢氟酸、二氧化硅刻蚀液、丙三醇和水之间的体积配比为1～5:3:10:10。
在一种可能的实现方式中，所述氢氟酸、硝酸和冰醋酸之间的体积配比为1:5:80。
本发明实施例提供的一种分析深亚微米级SOI工艺芯片的方法，使用特性腐蚀溶液腐蚀掉二氧化硅，可以实现均匀腐蚀性，并且能有效的降低反应速度，保证成功率，且可以平整保留器件层；反性酸性染色溶液仅腐蚀N+掺杂硅，不腐蚀P+掺杂硅，可以有效的进行器件类型的辨识；染色处理后的待测芯片非常平整，可以利用扫描电子显微镜实现大规模拍照，可以提高芯片分析的效率。该方法处理时间短，效率高，处理后的芯片表面平整，而且成本低。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明实施例中分析深亚微米级SOI工艺芯片的第一方法流程图；
图2为本发明实施例中分析深亚微米级SOI工艺芯片的第二方法流程图；
图3为本发明实施例中去除金属层后的待测芯片的示意图；
图4为本发明实施例中经过腐蚀处理后的待测芯片的示意图；
图5为本发明实施例中腐蚀掉接触孔后的待测芯片的示意图；
图6为本发明实施例中染色处理后的待测芯片的示意图；
图7为本发明实施例中待测芯片的第一染色效果图；
图8为本发明实施例中待测芯片的第二染色效果图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件未作详细描述，以便于凸显本发明的主旨。
本发明实施例涉及的芯片染色过程针对深亚微米级SOI工艺芯片，此种类芯片采用双大马士革工艺，金属导线为铜制成；封装多为BGA(Ball Grid Array，焊球阵列封装)封装，绑定模式均采用flip chip形式。
根据本发明实施例，提供了一种用于分析深亚微米级SOI工艺芯片的腐蚀溶液，具体包括：氢氟酸、二氧化硅刻蚀液、丙三醇和水。其中，氢氟酸、二氧化硅刻蚀液、丙三醇和水之间的体积配比为1～5:2～5:5～30:5～30。
现有的方法通常首先使用过量氢氟酸腐蚀掉待测芯片的二氧化硅、多晶条、钨孔等，然后对芯片进行染色，对于深亚微米级SOI工艺芯片，直接使用氢氟酸进行腐蚀容易导致腐蚀过渡，从而导致器件层不能均匀的保留，甚至出现器件层完全被腐蚀掉的问题。而本发明实施例提供的腐蚀溶液，引入丙三醇与水作为缓冲液，该缓冲液可实现均匀腐蚀性，并且能有效的降低反应速度，保证成功率，通过该腐蚀溶液的腐蚀可以去掉待测芯片的二氧化硅，进而使得芯片的器件层裸露。本发明实施例提供的腐蚀溶液可以腐蚀二氧化硅，并可以平整保留器件层，方便之后的染色处理。
本发明实施例中，腐蚀溶液的氢氟酸、二氧化硅刻蚀液、丙三醇和水之间的体积配比为1～5:2～5:5～30:5～30。其中，二氧化硅刻蚀液(BOE)由氢氟酸(49％)与水或氟化铵与水混合而成；或者，BOE是HF与NH4F依不同比例混合而成。6:1BOE蚀刻即表示49％HF水溶液：40％NH4F水溶液＝1：6(体积比)的成分混合而成。
其中，在保证腐蚀效果的同时，为提高腐蚀效率，可选的，本发明实施例提供的腐蚀溶液的氢氟酸、二氧化硅刻蚀液、丙三醇和水之间的体积配比为1～5:3:10:10，且最佳的体积配比为1:3:10:10。
本发明实施例还提供一种用于分析深亚微米级SOI工艺芯片的方法，参见图1所示，该方法具体包括：步骤101-104：
步骤101：利用特性腐蚀溶液腐蚀掉待测芯片的器件层上的二氧化硅。
本发明实施例中，该特性腐蚀溶液包括：氢氟酸、二氧化硅刻蚀液、丙三醇和水，且氢氟酸、二氧化硅刻蚀液、丙三醇和水之间的体积配比为1～5:2～5:5～30:5～30。该特性腐蚀溶液可以为上述实施例中的腐蚀溶液，该特性腐蚀溶液引入丙三醇与水作为缓冲液，利用缓冲液可实现均匀腐蚀性，并且能有效的降低反应速度，保证成功率，通过该特性腐蚀溶液的腐蚀可以去掉待测芯片的二氧化硅，进而使得芯片的器件层裸露，可以平整保留器件层，方便之后的染色处理。
其中，在保证腐蚀效果的同时，为提高腐蚀效率，可选的，本发明实施例提供的特性腐蚀溶液的氢氟酸、二氧化硅刻蚀液、丙三醇和水之间的体积配比为1～5:3:10:10，且最佳的体积配比为1:3:10:10。
步骤102：将腐蚀后的待测芯片用去离子水清洗后晾干。
本发明实施例中，去离子水的作用是洗净待测芯片上的特性腐蚀溶液，以方便进行下一步的染色处理。
步骤103：将晾干后的待测芯片放置于反性酸性染色溶液中进行染色处理。
本发明实施例中，反性酸性染色溶液包括：氢氟酸、硝酸和冰醋酸，且氢氟酸、硝酸和冰醋酸之间的体积配比为1:3～8:50～100。具体的，本发明实施例中的“反性”指的是染色溶液与现有的酸性染色溶液的特性部分相反。现有的酸性染色溶液主要腐蚀N+\P+\P-，观察时呈现为P-着色，N阱不着色，即现有技术中通过N-与P-之间的区别来确定芯片类型；而本发明实施例中的反性酸性染色溶液的作用是N+掺杂硅被腐蚀、P+掺杂硅不被腐蚀，即通过N+与P+之间的区别来确定芯片类型；而N-和P-仅存在于沟道，面积比较小，并且被多晶层PL覆盖，所以对N-和P-无影响。
步骤104：根据扫描电子显微镜采集的染色后的待测芯片的图像数据确定待测芯片的类型。
本发明实施例中，由于采用上述的特性腐蚀溶液进行腐蚀，可以平整保留器件层，进而使得染色处理后的待测芯片也非常平整，从而可以利用扫描电子显微镜采集染色后的待测芯片的图像，步骤104中的图像数据具体可以通过拍照的方式获取。根据图像数据中待测芯片的凹凸情况即可以确定该待测芯片的类型，例如为N型MOS(绝缘栅型场效应管)管或P型MOS管等。同时，利用扫描电子显微镜可以实现大规模拍照，在需要分析的芯片数量过多时，可以提高芯片分析的效率。
本发明实施例提供的分析深亚微米级SOI工艺芯片的方法，使用特性腐蚀溶液腐蚀掉二氧化硅，可以实现均匀腐蚀性，并且能有效的降低反应速度，保证成功率，且可以平整保留器件层；反性酸性染色溶液仅腐蚀N+掺杂硅，不腐蚀P+掺杂硅，可以有效的进行器件类型的辨识；染色处理后的待测芯片非常平整，可以利用扫描电子显微镜实现大规模拍照，可以提高芯片分析的效率。
下面通过一个实施例详细介绍该分析方法的流程。
本发明实施例中，利用上述的特性腐蚀溶液和反性酸性染色溶液实现芯片分析，具体的，参见图2所示，该方法包括步骤201-206：
步骤201：去除待测芯片的金属层，并利用特性腐蚀溶液对待测芯片进行调整，确定待测芯片的多晶层。
本发明实施例中，一般待测芯片外表有金属层，需要先去除该金属层，此过程需要保证去层时不出现错层及硅衬底损伤；去除金属层为比较公知的技术，本发明实施例中不做赘述。其中，在去除金属层后若待测芯片不平整，可以利用上述的特性腐蚀溶液对待测芯片进行调整，以获得平整的多晶层。本发明实施例中以待测芯片为2层铜制成SOI工艺芯片为例，在去除金属层后的待测芯片的示意图参见图3所示，其中，图3中左侧的芯片为N型MOS管，右侧的芯片为P行MOS管，图3中w表示接触孔。
步骤202：利用特性腐蚀溶液腐蚀掉待测芯片的器件层上的二氧化硅。
其中，可以重复多次执行上述步骤202，即利用特性腐蚀溶液多次腐蚀掉待测芯片的器件层上的二氧化硅，且每次的腐蚀时间不超过1分钟，防止器件层被溶液腐蚀掉。一般执行3～4次即可以达到比较好的腐蚀效果，具体次数根据实际情况而定。需要说明的是，本发明实施例中的多次腐蚀可以为腐蚀一段时间(不超过1分钟)后将待测芯片从特性腐蚀溶液中取出并确定腐蚀效果，也可以将待测芯片一直放置于特性腐蚀溶液中，每隔一段时间(不超过一分钟)直接观察待测芯片的腐蚀效果，在腐蚀效果合适时即可以取出该待测芯片。经过腐蚀处理后的待测芯片的示意图参见图4所示。
步骤203：利用双氧水腐蚀掉待测芯片的接触孔。
具体的，本发明实施例中的双氧水可以为按照特定比例调制的过氧化氢与水的溶液，也可以为现有的双氧水，本发明实施例对此不做限定。腐蚀掉接触孔后的待测芯片的示意图参见图5所示。
步骤204：将腐蚀后的待测芯片用去离子水清洗后晾干。
步骤205：将晾干后的待测芯片放置于反性酸性染色溶液中进行染色处理。
具体的，将晾干后的待测芯片放置于反性酸性染色溶液中浸泡10～30秒，从而完成染色处理。其中，可选的，待测芯片在反性酸性染色溶液中浸泡20秒。本发明实施例中，染色后的反应效果为N+掺杂硅被腐蚀、P+掺杂硅未腐蚀，可在扫描电子显微镜下观察到不同类型器件的差异。染色处理后的待测芯片的示意图参见图6所示，其中N+被腐蚀掉。
本发明实施例中的反性酸性染色溶液即为上述的反性酸性染色溶液，包括氢氟酸、硝酸和冰醋酸。可选的，氢氟酸、硝酸和冰醋酸之间的体积配比为1:5:80。
步骤206：根据扫描电子显微镜采集的染色后的待测芯片的图像数据确定待测芯片的类型。
具体的，根据图像数据中待测芯片的凹凸情况即可以确定该待测芯片的类型。图7和图8示出了在扫描电子显微镜下获取的不同待测芯片的染色效果图，其中，图7左框内为N型MOS管，图7右框内为P型MOS管；图8下框内为N型MOS管，图8上框内为P型MOS管。由于模拟电路在设计中需要处理的信号不一样、功能不一样，所以MOS管的形状可能也可能不一样；图7和图8示出了两种NMOS管和PMOS管。
本发明实施例提供的一种分析深亚微米级SOI工艺芯片的方法，使用特性腐蚀溶液腐蚀掉二氧化硅，可以实现均匀腐蚀性，并且能有效的降低反应速度，保证成功率，且可以平整保留器件层；反性酸性染色溶液仅腐蚀N+掺杂硅，不腐蚀P+掺杂硅，可以有效的进行器件类型的辨识；染色处理后的待测芯片非常平整，可以利用扫描电子显微镜实现大规模拍照，可以提高芯片分析的效率。该方法处理时间短，效率高，处理后的芯片表面平整，而且成本低。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (9)

1.一种用于分析深亚微米级SOI工艺芯片的腐蚀溶液，其特征在于，包括：氢氟酸、二氧化硅刻蚀液、丙三醇和水；
所述氢氟酸、二氧化硅刻蚀液、丙三醇和水之间的体积配比为1～5:2～5:5～30:5～30。
2.根据权利要求1所述的腐蚀溶液，其特征在于，所述氢氟酸、二氧化硅刻蚀液、丙三醇和水之间的体积配比为1～5:3:10:10。
3.一种用于分析深亚微米级SOI工艺芯片的方法，其特征在于，包括：
利用特性腐蚀溶液腐蚀掉待测芯片的器件层上的二氧化硅，所述特性腐蚀溶液包括：氢氟酸、二氧化硅刻蚀液、丙三醇和水，且所述氢氟酸、二氧化硅刻蚀液、丙三醇和水之间的体积配比为1～5:2～5:5～30:5～30；
将腐蚀后的待测芯片用去离子水清洗后晾干；
将晾干后的待测芯片放置于反性酸性染色溶液中进行染色处理，所述反性酸性染色溶液包括：氢氟酸、硝酸和冰醋酸，且所述氢氟酸、硝酸和冰醋酸之间的体积配比为1:3～8:50～100；
根据扫描电子显微镜采集的染色后的待测芯片的图像数据确定所述待测芯片的类型。
4.根据权利要求3所述的方法，其特征在于，在所述利用特性腐蚀溶液腐蚀掉待测芯片器件层上的二氧化硅之前，还包括：
去除所述待测芯片的金属层，并利用所述特性腐蚀溶液对所述待测芯片进行调整，确定所述待测芯片的多晶层。
5.根据权利要求3所述的方法，其特征在于，在所述将腐蚀后的待测芯片用去离子水清洗后晾干之前，还包括：
利用双氧水腐蚀掉所述待测芯片的接触孔。
6.根据权利要求3所述的方法，其特征在于，所述利用特性腐蚀溶液腐蚀掉待测芯片的器件层上的二氧化硅，包括：
利用特性腐蚀溶液多次腐蚀掉待测芯片的器件层上的二氧化硅，且每次的腐蚀时间不超过1分钟。
7.根据权利要求3所述的方法，其特征在于，所述将晾干后的待测芯片放置于反性酸性染色溶液中进行染色处理，包括：
将晾干后的待测芯片放置于反性酸性染色溶液中浸泡10～30秒。
8.根据权利要求3-7任一所述的方法，其特征在于，所述氢氟酸、二氧化硅刻蚀液、丙三醇和水之间的体积配比为1～5:3:10:10。
9.根据权利要求3-7任一所述的方法，其特征在于，所述氢氟酸、硝酸和冰醋酸之间的体积配比为1:5:80。
CN201710372213.0A 2017-05-23 2017-05-23 一种用于分析深亚微米级soi工艺芯片的腐蚀溶液及方法 Active CN107132472B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710372213.0A CN107132472B (zh) 2017-05-23 2017-05-23 一种用于分析深亚微米级soi工艺芯片的腐蚀溶液及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710372213.0A CN107132472B (zh) 2017-05-23 2017-05-23 一种用于分析深亚微米级soi工艺芯片的腐蚀溶液及方法

Publications (2)

Publication Number Publication Date
CN107132472A true CN107132472A (zh) 2017-09-05
CN107132472B CN107132472B (zh) 2020-06-09

Family

ID=59732664

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710372213.0A Active CN107132472B (zh) 2017-05-23 2017-05-23 一种用于分析深亚微米级soi工艺芯片的腐蚀溶液及方法

Country Status (1)

Country Link
CN (1) CN107132472B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675083A (zh) * 2021-10-25 2021-11-19 江山季丰电子科技有限公司 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法
CN115824756A (zh) * 2022-10-31 2023-03-21 南京长芯检测科技有限公司 一种可区分增强型和耗尽型mos晶体管的染色溶液及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1285778A (en) * 1969-01-15 1972-08-16 Ibm Improvements in and relating to methods of etching
JP2003514373A (ja) * 1999-07-28 2003-04-15 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング フッ化水素酸を含むエッチング溶液
CN1976012A (zh) * 2005-11-30 2007-06-06 尔必达存储器株式会社 具有岛状分布结构的半导体芯片及其制造方法
CN103926266A (zh) * 2014-04-21 2014-07-16 武汉新芯集成电路制造有限公司 一种半导体结构的失效分析方法
CN105253854A (zh) * 2015-11-12 2016-01-20 中国工程物理研究院电子工程研究所 一种soi mems牺牲层腐蚀时金属电极的保护方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1285778A (en) * 1969-01-15 1972-08-16 Ibm Improvements in and relating to methods of etching
JP2003514373A (ja) * 1999-07-28 2003-04-15 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフトング フッ化水素酸を含むエッチング溶液
CN1976012A (zh) * 2005-11-30 2007-06-06 尔必达存储器株式会社 具有岛状分布结构的半导体芯片及其制造方法
CN103926266A (zh) * 2014-04-21 2014-07-16 武汉新芯集成电路制造有限公司 一种半导体结构的失效分析方法
CN105253854A (zh) * 2015-11-12 2016-01-20 中国工程物理研究院电子工程研究所 一种soi mems牺牲层腐蚀时金属电极的保护方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
吉林农业机械化学院修理教研室: "化学强腐蚀", 《农机旧件修复工艺》 *
孙宏岭 等: "钢制铁品的酸洗", 《商品与商品养护》 *
石庚辰 等: "湿法腐蚀工艺", 《微机电系统技术集成》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675083A (zh) * 2021-10-25 2021-11-19 江山季丰电子科技有限公司 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法
CN113675083B (zh) * 2021-10-25 2021-12-21 江山季丰电子科技有限公司 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法
CN115824756A (zh) * 2022-10-31 2023-03-21 南京长芯检测科技有限公司 一种可区分增强型和耗尽型mos晶体管的染色溶液及其应用
CN115824756B (zh) * 2022-10-31 2023-09-15 南京长芯检测科技有限公司 一种可区分增强型和耗尽型mos晶体管的染色溶液及其应用

Also Published As

Publication number Publication date
CN107132472B (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
CN107359123B (zh) 电熔丝结构及其形成方法、半导体器件及其形成方法
CN103926266B (zh) 一种半导体结构的失效分析方法
CN107132472A (zh) 一种用于分析深亚微米级soi工艺芯片的腐蚀溶液及方法
CN104020408B (zh) 存储芯片位线失效分析方法
CN105092619B (zh) 一种芯片失效分析方法
US10504737B2 (en) Methods of enhancing surface topography on a substrate for inspection
Cornagliotti et al. Integration of inline single-side wet emitter etch in PERC cell manufacturing
CN101651095B (zh) 栅极结构的制造方法
CN104157577A (zh) 半导体器件的形成方法
KR20130072664A (ko) 반도체 메모리 소자의 제조방법
CN109545658A (zh) 具有锗硅源漏的mos晶体管的制造方法
CN101764075B (zh) 晶片背面缺陷的监测方法和系统
US7132368B2 (en) Method for repairing plasma damage after spacer formation for integrated circuit devices
CN105990235B (zh) 半导体器件的形成方法
Park et al. Electrochemical induced pitting defects at gate oxide patterning
KR100969190B1 (ko) 접합 웨이퍼의 평가 방법
Patterson et al. Real Time Fault Site Isolation of Front-End Defects in ULSI-ESRAM Utilizing In-Line Passive Voltage Contrast Inspection
CN109994370A (zh) Mos晶体管的制造方法及去除氮化膜上玷污的方法
CN105097531A (zh) 一种半导体器件终端结构的制造方法
Gong et al. Failure Analysis of Single-Bit Charge Loss after Stress and Studies on Silicon Dopant Profile
CN110491877B (zh) 闪存制造方法
JPH0745560A (ja) 半導体装置及びその製造方法
US20020164831A1 (en) Method for measuring the depth of well
CN104752246A (zh) 用于判定gox击穿失效的样品制备方法
KR100382549B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 100192 Room 305, building 2, Zone C, Dongsheng Science Park, Zhongguancun, 66 xixiaokou Road, Haidian District, Beijing

Patentee after: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Patentee after: STATE GRID CORPORATION OF CHINA

Patentee after: STATE GRID INFORMATION & TELECOMMUNICATION GROUP Co.,Ltd.

Address before: 100192 Room 305, building 2, Zone C, Dongsheng Science Park, Zhongguancun, 66 xixiaokou Road, Haidian District, Beijing

Patentee before: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Patentee before: State Grid Corporation of China

Patentee before: STATE GRID INFORMATION & TELECOMMUNICATION GROUP Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20210126

Address after: 100192 building 3, A District, Dongsheng science and Technology Park, Zhongguancun, 66 Haidian District West Road, Beijing.

Patentee after: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Patentee after: Beijing core Kejian Technology Co.,Ltd.

Patentee after: STATE GRID INFORMATION & TELECOMMUNICATION GROUP Co.,Ltd.

Patentee after: STATE GRID CORPORATION OF CHINA

Address before: 100192 Room 305, building 2, Zone C, Dongsheng Science Park, Zhongguancun, 66 xixiaokou Road, Haidian District, Beijing

Patentee before: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Patentee before: STATE GRID CORPORATION OF CHINA

Patentee before: STATE GRID INFORMATION & TELECOMMUNICATION GROUP Co.,Ltd.

TR01 Transfer of patent right
CP03 Change of name, title or address

Address after: 102200 1st floor, building 11, Zhongke Yungu garden, No. 79, Shuangying West Road, Changping District, Beijing

Patentee after: Beijing core Kejian Technology Co.,Ltd.

Patentee after: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Patentee after: STATE GRID INFORMATION & TELECOMMUNICATION GROUP Co.,Ltd.

Patentee after: STATE GRID CORPORATION OF CHINA

Address before: 100192 building 3, A District, Dongsheng science and Technology Park, Zhongguancun, 66 Haidian District West Road, Beijing.

Patentee before: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Patentee before: Beijing core Kejian Technology Co.,Ltd.

Patentee before: STATE GRID INFORMATION & TELECOMMUNICATION GROUP Co.,Ltd.

Patentee before: STATE GRID CORPORATION OF CHINA

CP03 Change of name, title or address