CN113675083A - 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法 - Google Patents

暴露绝缘体上硅器件有源区的方法、应用和失效分析方法 Download PDF

Info

Publication number
CN113675083A
CN113675083A CN202111237524.9A CN202111237524A CN113675083A CN 113675083 A CN113675083 A CN 113675083A CN 202111237524 A CN202111237524 A CN 202111237524A CN 113675083 A CN113675083 A CN 113675083A
Authority
CN
China
Prior art keywords
silicon
active region
layer
insulator device
etching solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111237524.9A
Other languages
English (en)
Other versions
CN113675083B (zh
Inventor
白红梅
郑朝晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Force Electronics Co ltd
Jiangshan Jifeng Electronic Technology Co ltd
Original Assignee
Giga Force Electronics Co ltd
Jiangshan Jifeng Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Force Electronics Co ltd, Jiangshan Jifeng Electronic Technology Co ltd filed Critical Giga Force Electronics Co ltd
Priority to CN202111237524.9A priority Critical patent/CN113675083B/zh
Publication of CN113675083A publication Critical patent/CN113675083A/zh
Application granted granted Critical
Publication of CN113675083B publication Critical patent/CN113675083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/08Etching
    • C30B33/10Etching in solutions or melts
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/02Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material
    • G01N23/04Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material and forming images of the material
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/20Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by using diffraction of the radiation by the materials, e.g. for investigating crystal structure; by using scattering of the radiation by the materials, e.g. for investigating non-crystalline materials; by using reflection of the radiation by the materials
    • G01N23/207Diffractometry using detectors, e.g. using a probe in a central position and one or more displaceable detectors in circumferential positions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Pathology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Inorganic Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种暴露绝缘体上硅器件有源区的方法、应用和失效分析方法,涉及有源区失效分析技术领域。该暴露绝缘体上硅器件有源区的方法,针对有源区下方深埋有氧化层的这种具有特定结构的绝缘体上硅器件,先去除金属层之后采用特定组成的第一腐蚀液于特定时间内去除多晶硅层,然后将接触孔层去除,最后再将氮化硅层和绝缘氧化硅层去除,从而使得有源区完全暴露。上述方法避免了采用现有去层方法导致深埋氧化层与硅衬底产生分离的问题,打破了目前绝缘体上硅器件无法去层至有源区的空白,使得有源区可以完全且完好的暴露,对后续于有源区的失效分析提供了前提条件。本发明还提供了上述暴露绝缘体上硅器件有源区的方法的应用和失效分析方法。

Description

暴露绝缘体上硅器件有源区的方法、应用和失效分析方法
技术领域
本发明涉及有源区失效分析技术领域,尤其是涉及一种暴露绝缘体上硅器件有源区的方法、应用和失效分析方法。
背景技术
伴随着半导体技术的发展,新型半导体器件的开发和应用越来越广泛。绝缘体上硅器件具有高速、低功耗、无闩锁和抗福射能力强等优点,在制备高速微电子器件、低压低功耗器件、高温电路、抗辐照电路等方面具有显著的优势。由于绝缘体上硅器件的特点决定了它使用环境的特殊性,绝缘体上硅器件往往是在严酷的环境条件下使用,如高强度的热应力、机械应力和电应力等。因此,研究相应器件及电路的可靠性,进行失效分析,找到引起失效的根本原因,具有十分重要科学意义及实用价值。
一般半导体器件的失效分析方法为先电性分析进行失效定位,然后对失效点逐层去层至衬底检查损伤。对于常规的半导体器件,通常使用的去层至有源区的方法是去层到接触孔层之后,采用氢氟酸和超声波振荡,经过较长腐蚀时间,直接把接触孔层、多晶硅层及氮化硅层和绝缘氧化硅层一起去除。氢氟酸腐蚀氧化硅层的速率很快,但由于常规的半导体器件其有源区是直接做在硅衬底上的,故即使与氢氟酸反应时间过长,也不会有对有源区产生太大的影响。
而绝缘体上硅器件的结构不同于一般半导体器件,在绝缘体上硅器件的有源区下方设置氧化层(又称深埋氧化硅层(BOX,Burried oxide))。氢氟酸对于氧化层的腐蚀速率很快,如果使用常规氢氟酸腐蚀的方法的话,会造成有源区连带下方的氧化层一起漂起来进入到溶液中,导致绝缘体上硅器件出现分层现象,从而无法对有源区进行失效分析,所以常规去层至有源区的方法对于具有上述特定结构的绝缘体上硅器件完全不可行。
故目前针对绝缘体上硅器件的去层失效分析,仅仅局限于有源区上方的金属层,如果金属层出现损伤的话,该损伤是可以被发现的。但是绝缘体上硅器件也会受到栅氧介质击穿(Time Dependent Dielectric Breakdown, TDDB)、热载流子效应(Hot CarrierEffect, HCE)、偏置温度应力(Bias Temperature Stress,BTS) 和等离子引起的损伤等可靠性问题。这时如果损伤是出现于有源区的话,依照目前的去层方法,是无法去层到有源区的,从而无法对于有源区进行失效分析。
有鉴于此,特提出本发明以解决上述技术问题中的至少一种。
发明内容
本发明的第一目的在于提供一种暴露绝缘体上硅器件有源区的方法,以缓解采用现有技术无法去层至有源区的技术问题。
本发明的第二目的在于提供上述暴露绝缘体上硅器件有源区的方法的应用。
本发明的第三目的在于提供绝缘体上硅器件有源区的失效分析方法。
为了实现上述目的,本发明的技术方案如下:
本发明提供了一种暴露绝缘体上硅器件有源区的方法,包括以下步骤:
(a)提供绝缘体上硅器件;
(b)将绝缘体上硅器件的金属层去除以暴露接触孔层、多晶硅层和绝缘氧化硅层;
(c)将绝缘体上硅器件的多晶硅层去除;
采用第一腐蚀液去除多晶硅层,去除的时间为0.5-3.0min,所述第一腐蚀液主要由硝酸、乙酸和氢氟酸制成,所述硝酸、乙酸和氢氟酸的体积比为(1-50):(1-20):(1-5);
(d)将绝缘体上硅器件的接触孔层去除;
(e)将绝缘体上硅器件有源区上的氮化硅层和绝缘氧化硅层去除,以暴露有源区。
进一步的,在本发明上述技术方案的基础之上,步骤(b)中,通过研磨方法将金属层去除。
进一步的,在本发明上述技术方案的基础之上,步骤(c)中,所述第一腐蚀液中硝酸、乙酸和氢氟酸的体积比为(15-35):(5-15):(2-3)。
进一步的,在本发明上述技术方案的基础之上,步骤(c)中,所述第一腐蚀液中硝酸、乙酸和氢氟酸的体积比为25:10:2。
进一步的,在本发明上述技术方案的基础之上,步骤(c)中,所述多晶硅层的去除的时间为1-3 min。
进一步的,在本发明上述技术方案的基础之上,步骤(c)中,所述硝酸的质量分数为65-68%;
和/或,所述氢氟酸的质量分数为≥40%。
进一步的,在本发明上述技术方案的基础之上,步骤(c)中,采用第一腐蚀液去除多晶硅层的温度为10-60℃。
进一步的,在本发明上述技术方案的基础之上,步骤(d)中,采用第二腐蚀液去除接触孔层,所述第二腐蚀液主要由氨水和双氧水制成,所述氨水和双氧水的体积比为1:(1-3)。
进一步的,在本发明上述技术方案的基础之上,步骤(d)中,所述氨水的质量分数为25-28%;
和/或,所述双氧水的质量分数为34-50%。
进一步的,在本发明上述技术方案的基础之上,步骤(d)中,采用所述第二腐蚀液去除接触孔层的温度为10-60℃,时间为1.0-5.0min。
进一步的,在本发明上述技术方案的基础之上,步骤(e)中,采用第三腐蚀液去除氮化硅层和绝缘氧化硅层,所述第三腐蚀液主要由磷酸和氢氟酸制成,所述磷酸和氢氟酸的体积比为(1-50):(1-50)。
进一步的,在本发明上述技术方案的基础之上,步骤(e)中,所述磷酸的质量分数为≥85%;
和/或,所述氢氟酸的质量分数为≥40%。
进一步的,在本发明上述技术方案的基础之上,步骤(e)中,采用所述第三腐蚀液去除绝缘氧化硅层和氮化硅层的温度为100-200℃,时间为1.0-5.0min。
进一步的,在本发明上述技术方案的基础之上,所述暴露绝缘体上硅器件有源区的方法包括以下步骤:
(a)提供绝缘体上硅器件;
(b)将绝缘体上硅器件的所述金属层采用手动研磨的方式进行去除,以暴露接触孔层、多晶硅层和绝缘氧化硅层;
(c)将绝缘体上硅器件的所述多晶硅层去除;
采用第一腐蚀液去除多晶硅层,去除的时间为0.5-3.0min,去除的温度为10-60℃;其中,所述第一腐蚀液主要由硝酸、乙酸和氢氟酸制成,硝酸的质量分数为65-68%,氢氟酸的质量分数为≥40%,硝酸、乙酸和氢氟酸的体积比为(1-50):(1-20):(1-5);
(d)将绝缘体上硅器件的所述接触孔层去除;
采用第二腐蚀液去除接触孔层,去除的时间为1-5min,去除的温度为10-60℃;其中,所述第二腐蚀液主要由氨水和双氧水制成,氨水的质量分数为25-28%,双氧水的质量分数为34-50%,氨水和双氧水的体积比为1:(1-3);
(e)将绝缘体上硅器件有源区上的所述氮化硅层和绝缘氧化硅层去除,以暴露有源区;
采用第三腐蚀液去除氮化硅层和绝缘氧化硅层,去除的时间为1-5min,去除的温度为100-200℃;其中,所述第三腐蚀液主要由磷酸和氢氟酸制成,磷酸的质量分数为≥85%,氢氟酸的质量分数为≥40%,磷酸和氢氟酸的体积比为(1-50):(1-50)。
本发明还提供了上述暴露绝缘体上硅器件有源区的方法在绝缘体上硅器件有源区失效分析中的应用。
本发明还提供了一种绝缘体上硅器件有源区的失效分析方法,包括以下步骤:
采用上述暴露绝缘体上硅器件有源区的方法暴露有源区;
对有源区进行缺陷分析。
进一步的,在本发明上述技术方案的基础之上,采用SEM扫描电镜和/或TEM透射电镜对有源区进行缺陷分析。
相对于现有技术,本发明具有以下技术效果:
(1)本发明提供了一种暴露绝缘体上硅器件有源区的方法,针对有源区下方深埋有氧化层的这种具有特定结构的绝缘体上硅器件,先去除金属层之后采用特定组成的第一腐蚀液于特定时间内去除多晶硅层,然后将接触孔层去除,最后再将氮化硅层和绝缘氧化硅层去除,从而使得有源区完全暴露。上述方法避免了采用现有去层方法导致深埋氧化硅层与硅衬底产生分层问题,打破了目前绝缘体上硅器件无法去层至有源区的空白,该方法使得有源区可以完全暴露,且有源区不会发生腐蚀或损伤,为后续有源区的失效分析提供了前提条件。
(2)本发明还提供了上述暴露绝缘体上硅器件有源区的方法的应用,鉴于上述暴露绝缘体上硅器件有源区的方法所具有的优势,使得有源区可以完全且完好的暴露出来,打破了目前绝缘体上硅器件无法对有源区进行失效分析的空白,具有较高的实用价值。
(3)本发明还提供了一种绝缘体上硅器件有源区的失效分析方法,通过先采用上述暴露绝缘体上硅器件有源区的方法暴露有源区,然后对有源区进行缺陷分析。鉴于上述暴露绝缘体上硅器件有源区的方法所具有的优势,使得有源区可以完全且完好的暴露出来,进而使得有源区的缺陷也能清晰的呈现给设计人员和研发人员,这对设计人员和研发人员进一步优化产品结构,提高产品性能等方面意义重大。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的一种实施方式下的绝缘体上硅器件去除金属层之后的扫描电镜图;
图2为本发明实施例4在进行完步骤(c)之后且在未进行步骤(d)之前的绝缘体上硅器件的扫描电镜图;
图3为本发明对比例5在进行完步骤(c)之后且在未进行步骤(d)之前的绝缘体上硅器件的扫描电镜图;
图4为本发明实施例4步骤(d)之后且在未进行步骤(e)之前的绝缘体上硅器件的扫描电镜图;
图5为采用本发明实施例4提供的暴露绝缘体上硅器件有源区的方法后有源区的扫描电镜图;
图6为采用本发明对比例11提供的暴露绝缘体上硅器件有源区的方法后有源区的扫描电镜图;
图7为采用本发明对比例12提供的暴露绝缘体上硅器件有源区的方法后有源区的扫描电镜图。
图标:10-深埋氧化硅层;20-有源区;30-多晶硅层;40-接触孔层;50-氮化硅层。
具体实施方式
下面将结合实施方式和实施例对本发明的实施方案进行详细描述,但是本领域技术人员将会理解,下列实施方式和实施例仅用于说明本发明,而不应视为限制本发明的范围。未注明具体条件者,按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者,均为可以通过市售购买获得的常规产品。
在本发明的描述中,需要说明的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、 “第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
现有半导体器件中有源区是直接做在硅衬底上,而本发明的绝缘体上硅器件中,有源区下方设置有深埋氧化硅层,深埋氧化硅层再设置于硅衬底上。氢氟酸对于氧化硅的腐蚀速率很快,如果使用现有半导体器件去层至有源区的方法(氢氟酸腐蚀的方法),会造成有源区连带其下方的深埋氧化硅层一起漂起来,导致绝缘体上硅器件出现分层现象,无法对有源区进行失效分析,故提出本发明。
根据本发明的第一方面,提供了暴露绝缘体上硅器件有源区的方法,包括以下步骤:
(a)提供绝缘体上硅器件;
(b)将绝缘体上硅器件的金属层去除以暴露接触孔层、多晶硅层和绝缘氧化硅层;
(c)将绝缘体上硅器件的多晶硅层去除;
采用第一腐蚀液去除多晶硅层,去除的时间为0.5-3.0min,所述第一腐蚀液主要由硝酸、乙酸和氢氟酸制成,硝酸、乙酸和氢氟酸的体积比为(1-50):(1-20):(1-5);
(d)将绝缘体上硅器件的接触孔层去除;
(e)将绝缘体上硅器件有源区上的氮化硅层和绝缘氧化硅层去除,以暴露有源区。
具体的,绝缘体上硅器件的基本结构为本领域公知。为了便于对暴露绝缘体上硅器件有源区的方法的理解,此处对于绝缘体上硅器件的结构进行简要介绍。具体如图1所示,绝缘体上硅器件包括硅衬底(图中未标识)、深埋氧化硅层10和金属层(图中未标识),深埋氧化硅层10和金属层之间设置有源区20、接触孔层40、多晶硅层30和氮化硅层50,且有源区20位于深埋氧化硅层10远离衬底一侧的顶面部分区域,接触孔层40和多晶硅层30位于有源区20远离深埋氧化硅层10的一面,深埋氧化硅层10和金属层之间除了有源区20、接触孔层40、多晶硅层30和氮化硅层50以外的区域还设置有绝缘氧化硅层(图中未标识)。
有源区20下方设置的深埋氧化硅层10,可使得有源区和衬底隔离开,减少了α粒子的影响,使SOI CMOS电路有较强的抗软失效能力。
步骤(b)中,为了使得接触孔层、多晶硅层和绝缘氧化硅层暴露,故将绝缘体上硅器件的金属层先进行去除。金属层的去除方式不作具体限定,例如可以采用研磨的方法或者采用化学腐蚀的方法。
当将绝缘体上硅器件的金属层去除后,接触孔层、多晶硅层和绝缘氧化硅层会一起暴露出来。步骤(c)中,先采用第一腐蚀液去除多晶硅层。第一腐蚀液包括硝酸、乙酸和氢氟酸,其中硝酸主要起氧化作用,将多晶硅层进行氧化,氧化为氧化硅,氢氟酸主要起到溶解作用,用于溶解氧化硅,乙酸主要是起缓冲作用,使得该第一腐蚀液腐蚀速率减慢。
对于第一腐蚀液中各原料的用量也有一定的要求。若硝酸的体积占比过多,则会导致多晶硅层下面的有源区会过腐蚀,若硝酸的体积占比过少,则会导致多晶硅层腐蚀不完全。若乙酸的体积占比过多,则会导致腐蚀速率过慢,若乙酸的体积占比过少,则会导致腐蚀速率过快。若氢氟酸的体积占比过多,则会导致腐蚀速率过快,导致多晶硅层旁边的绝缘氧化硅层过腐蚀;若氢氟酸的体积占比过少,则会导致腐蚀速率过慢,延长腐蚀时间的话,也易造成过腐蚀。故第一腐蚀液中各原料的用量应限定的特定的数值范围内。第一腐蚀液中,硝酸、乙酸和氢氟酸典型但非限制性的体积比为1:1:1、1:5:1、1:10:1、1:15:1、1:20:1、1:1:2、1:1:3、1:1:4、1:1:5、1:20:5、5:1:1、10:1:1、20:1:1、30:1:1、50:1:1、5:5:1、5:10:1、5:15:1、5:20:1、5:5:2、5:10:2、5:15:2、5:20:2、5:5:4、5:10:4、5:15:4、5:20:4、10:5:4、10:10:4、10:15:4、10:20:4、25:10:2、30:5:4、30:10:4、30:15:4、30:20:4、40:20:2、50:1:2、50:5:4、50:10:4、50:15:4、50:20:4、10:5:5、10:10:5、10:15:5、10:20:5、30:5:5、30:10:5、30:15:5、30:20:5、50:5:5、50:10:5、50:15:5或50:20:5。
需要说明的是,本发明中的“包括”、“主要由……制成”意指其除所述原料外,可以包括其它原料,这些组分赋予所述第一腐蚀液不同的特性。除此之外,本发明所述的“包括”、“主要由……制成”还可以替换为封闭式的“为”或“由……制成”。
多晶硅层的去除效果除了与第一腐蚀液的原料组成相关,同时与去除的时间也有很大的关系,在本发明中去除的时间需要控制在0.5-3.0min。若去除时间过短(少于0.5min),则容易导致腐蚀不干净,无法暴露出有源区,若去除时间过长(长于3min),则容易导致多晶硅层下面的有源区过腐蚀。只有保持在上述特定的去除时间内,才能实现对于多晶硅层的完全去除,同时也不会对多晶硅层下的有源区造成过腐蚀。故典型但非限制性的去除的时间为0.5min、1.0min、1.5min、2.0min、2.5min或3.0min。
第一腐蚀液相对于绝缘体上硅器件的用量不作具体限定,只要确保绝缘体上硅器件能够完全浸泡于第一腐蚀液中即可。在对多晶硅层去除完毕后,可采用光学显微镜确定去除效果。
需要说明的是,步骤(c)中的第一腐蚀液在对多晶硅层进行去除的同时,也可能会去除部分绝缘氧化硅层,故需要严格控制去除时间,使其不会对有源区下方的深埋氧化硅层造成腐蚀。
在将多晶硅层去除后,执行步骤(d)对接触孔层进行去除。对于接触孔层的去除方式不作具体限定,但需要确保在去除接触孔层的过程中不会对其他结构(例如有源区)造成腐蚀。
在将接触孔层去除后,执行步骤(e)对氮化硅层和绝缘氧化硅层进行去除。对于氮化硅层和绝缘氧化硅层的去除方式不作具体限定,但需要确保在去除氮化硅层和绝缘氧化硅层的过程中不会对其他结构(例如有源区)造成腐蚀。
而且还需强调的是,本发明提供的暴露绝缘体上硅器件有源区的方法中针对于各层(即金属层、多晶硅层、接触孔层、氮化硅和绝缘氧化硅层)的去除需要按照金属层→多晶硅层→接触孔层→氮化硅和绝缘氧化硅层的先后顺序进行。若改变上述去除顺序,则很可能导致有源区无法完全暴露,或者有源区过腐蚀,亦或会腐蚀掉有源区下方的深埋氧化硅层,从而导致有源区与深埋氧化硅层一起从硅衬底上分离,无法对有源区进行后续分析。
本发明提供了一种暴露绝缘体上硅器件有源区的方法,针对有源区下方设置深埋氧化硅层的这种具有特定结构的绝缘体上硅器件,先采用特定组成的第一腐蚀液于特定时间内去除多晶硅层,然后将接触孔层去除,最后再将氮化硅层和绝缘氧化硅层去除,从而使得有源区完全暴露。上述方法避免了采用现有去层方法导致深埋氧化硅层与硅衬底产生分层问题,打破了目前绝缘体上硅器件无法去层至有源区的空白,使得有源区可以完全暴露,为后续有源区的失效分析提供了前提条件。
步骤(b)中,金属层去除的方式有很多。作为本发明的一种可选实施方式,通过研磨方法将金属层去除,优选采用手动研磨方法。
步骤(c)中,对于第一腐蚀液各原料体积比和特性以及多晶硅层的去除时间和温度有进一步的优化。
作为本发明的一种可选实施方式,步骤(c)中,第一腐蚀液的体积比为(15-35):(5-15):(2-3),优选为25:10:2。
作为本发明的一种可选实施方式,步骤(c)中,硝酸的质量分数为65-68%。硝酸典型但非限制性的质量分数为65%、66%、67%或68%。
作为本发明的一种可选实施方式,步骤(c)中,氢氟酸的质量分数为≥40%。氢氟酸典型但非限制性的质量分数为40%、42%、45%、46%、48%、50%、55%、60%、65%、70%、75%、80%、85%、90%、95%或98%。
作为本发明的一种可选实施方式,步骤(c)中,多晶硅层的去除的时间为1-3 min。
作为本发明的一种可选实施方式,步骤(c)中,采用第一腐蚀液去除多晶硅层的温度为10-60℃。典型但非限制性的去除多晶硅层的温度为10℃、15℃、20℃、25℃、30℃、35℃、40℃、45℃、50℃、55℃或60℃。
通过对第一腐蚀液各原料体积比、质量分数以及多晶硅层的去除时间和温度的进一步限定,使得多晶硅层被完整的去除,并且不会过腐蚀到下面的有源区。
步骤(d)中,对于接触孔层的去除方法有进一步的优化。
作为本发明的一种可选实施方式,步骤(d)中,采用第二腐蚀液去除接触孔层,第二腐蚀液包括氨水和双氧水,氨水和双氧水的体积比为1:(1-3)。
其中,第二腐蚀液中的双氧水主要起到氧化的作用,主要对接触孔层材料进行氧化反应,氨水主要起到缓冲的作用,缓冲作用主要是使得更好的控制反应速率。
对于第二腐蚀液中各原料的用量也有一定的要求。若氨水的体积占比过大,双氧水的体积占比过小,则会导致反应速率过慢,若氨水的体积占比过小,双氧水的体积占比过大,则会导致反应过快,反应时间很难控制。故第二腐蚀液中各原料的用量应限定的特定的数值范围内。氨水和双氧水典型但非限制性的体积比为1:1、1:1.2、1:1.5、1:1.8、1:2、1:2.2、1:2.5、1:2.8或1:3。
作为本发明的一种可选实施方式,步骤(d)中,氨水的质量分数为25-28%。氨水典型但非限制性的质量分数为25%、26%、27%或28%。
作为本发明的一种可选实施方式,步骤(d)中,双氧水的质量分数为34-50%。双氧水典型但非限制性的质量分数为34%、36%、38%、40%、42%、44%、45%、48%或50%。
作为本发明的一种可选实施方式,步骤(d)中,采用第二腐蚀液去除接触孔层的温度为10-60℃,时间为1.0-5.0min。
第二腐蚀液去除接触孔层典型但非限制性的温度为10℃、15℃、20℃、25℃、30℃、35℃、40℃、45℃、50℃、55℃或60℃,去除接触孔层典型但非限制性的时间为1.0min、2.0min、3.0min、4.0min或5.0min。
通过对第二腐蚀液的具体组成以及采用第二腐蚀液去除接触孔层的温度和时间的进一步限定,使得接触孔层能够完整的被去除,而且不会腐蚀有源区。
步骤(e)中,对于氮化硅层和绝缘氧化硅层的去除方法有进一步的优化。
作为本发明的一种可选实施方式,步骤(e)中,采用第三腐蚀液去除氮化硅层和绝缘氧化硅层,第三腐蚀液包括磷酸和氢氟酸,磷酸和氢氟酸的体积比为(1-50):(1-50)。
其中,第三腐蚀液中的磷酸主要起到去除氮化硅层的作用,氢氟酸主要起到去除绝缘氧化硅层的作用。
对于第三腐蚀液中各原料的用量也有一定的要求。若磷酸的体积占比过大,氢氟酸的体积占比过小,则会导致氮化硅层被很好的去除,但绝缘氧化硅层会有残留;若磷酸的体积占比过小,氢氟酸的体积占比过大,则会导致多晶硅层下有源区下的深埋氧化硅层过腐蚀,造成有源区从衬底分离。故第三腐蚀液中各原料的用量应限定的特定的数值范围内。磷酸和氢氟酸典型但非限制性的体积比为1:1、1:2、1:5、1:8、1:10、1:20、1:40、1:50、2:1、4:1、5:1、8:1、10:1、20:1、30:1、40:1或50:1。
作为本发明的一种可选实施方式,步骤(e)中,磷酸的质量分数为≥85%。磷酸典型但非限制性的质量分数为85%、88%、90%、92%、94%、95%、96%、98%、99%或99.9%。
作为本发明的一种可选实施方式,步骤(e)中,氢氟酸的质量分数为≥40%。氢氟酸典型但非限制性的质量分数为40%、42%、45%、46%、48%、50%、55%、60%、65%、70%、75%、80%、85%、90%、95%或98%。
作为本发明的一种可选实施方式,步骤(e)中,采用第三腐蚀液去除绝缘氧化硅层和氮化硅层的温度为100-200℃,时间为1.0-5.0min。
采用第三腐蚀液去除绝缘氧化硅层和氮化硅层典型但非限制性的温度为100℃、110℃、120℃、130℃、140℃、150℃、160℃、170℃、180℃、190℃或200℃,典型但非限制性的时间为1.0min、1.5min、2.0min、3.0min、4.0min或5.0min。
通过对第三腐蚀液各原料的具体组成以及去除绝缘氧化硅层和氮化硅层的温度和时间的进一步限定,使得绝缘氧化硅层和氮化硅层完整去除,且不会腐蚀到有源区下面的深埋氧化硅层。
作为本发明的一种优选实施方式,暴露绝缘体上硅器件有源区的方法包括以下步骤:
(a)提供绝缘体上硅器件;
(b)将绝缘体上硅器件的所述金属层采用手动研磨的方式进行去除,以暴露接触孔层、多晶硅层和绝缘氧化硅层;
(c)将绝缘体上硅器件的多晶硅层去除;
采用第一腐蚀液去除多晶硅层,去除的时间为0.5-3.0min,去除的温度为10-60℃;其中,所述第一腐蚀液主要由硝酸、乙酸和氢氟酸制成,硝酸的质量分数为65-68%,氢氟酸的质量分数为≥40%,硝酸、乙酸和氢氟酸的体积比为(1-50):(1-20):(1-5);
(d)将绝缘体上硅器件的所述接触孔层去除;
采用第二腐蚀液去除接触孔层,去除的时间为1-5min,去除的温度为10-60℃;其中,所述第二腐蚀液主要由氨水和双氧水制成,氨水的质量分数为25-28%,双氧水的质量分数为34-50%,氨水和双氧水的体积比为1:(1-3);
(e)将绝缘体上硅器件有源区上的所述氮化硅层和绝缘氧化硅层去除,以暴露有源区;
采用第三腐蚀液去除氮化硅层和绝缘氧化硅层,去除的时间为1-5min,去除的温度为100-200℃;其中,所述第三腐蚀液主要由磷酸和氢氟酸制成,磷酸的质量分数为≥85%,氢氟酸的质量分数为≥40%,磷酸和氢氟酸的体积比为(1-50):(1-50)。
通过对暴露绝缘体上硅器件有源区的方法中各步骤以及工艺参数的进一步优化,使得通过该方法可将有源区完全暴露出来,同时不会对有源区造成损伤。
根据本发明的第二个方面,还提供了上述暴露绝缘体上硅器件有源区的方法在绝缘体上硅器件有源区失效分析中的应用。
鉴于上述暴露绝缘体上硅器件有源区的方法所具有的优势,使得有源区可以完全暴露出来,打破了目前绝缘体上硅器件无法对有源区进行失效分析的空白,具有较高的实用价值。
根据本发明的第三个方面,还提供了一种绝缘体上硅器件有源区的失效分析方法,包括以下步骤:
采用上述暴露绝缘体上硅器件有源区的方法暴露有源区;
对有源区进行缺陷分析。
鉴于上述暴露绝缘体上硅器件有源区的方法所具有的优势,使得有源区可以完全暴露出来,进而使得有源区的缺陷也能清晰的呈现给设计人员和研发人员,这对设计人员和研发人员进一步优化产品结构,提高产品性能等方面意义重大。
对有源区进行缺陷分析时,可采用多种技术手段检查有源区的缺陷。由于绝缘体上硅器件本身就很小,经过逐层去层后的有源区更小,故优选采用SEM扫描电镜和/或TEM透射电镜对有源区进行缺陷分析。
此处的“和/或”是指在对有源区进行缺陷分析时可以只采用SEM扫描电镜,也可以只采用TEM扫描电镜,还可以同时采用SEM扫描电镜和TEM扫描电镜。
下面结合具体实施例和对比例,对本发明作进一步说明。
实施例1
本实施例提供了一种暴露绝缘体上硅器件有源区的方法,包括以下步骤:
(a)提供绝缘体上硅器件;
(b)将绝缘体上硅器件的金属层采用手动研磨的方式进行去除,以暴露接触孔层、多晶硅层和绝缘氧化硅层;
(c)将绝缘体上硅器件的多晶硅层去除;
采用20mL第一腐蚀液去除多晶硅层,去除的时间为2min,去除的温度为25℃;其中,第一腐蚀液主要由硝酸、乙酸和氢氟酸制成,硝酸的质量分数为65%,乙酸的质量分数为99.5%,氢氟酸的质量分数为40%,乙酸和氢氟酸的体积比为25:10:2;
反应结束后,用去离子水清洗;
(d)将绝缘体上硅器件的接触孔层去除;
采用20mL第二腐蚀液去除接触孔层,去除的时间为3min,去除的温度为25℃;其中,第二腐蚀液包括氨水和双氧水,氨水的质量分数为25%,双氧水的质量分数为34%,氨水和双氧水的体积比为1:2;
反应结束后,用去离子水清洗;
(e)将绝缘体上硅器件有源区上的氮化硅层和绝缘氧化硅层去除,以暴露有源区;
采用20mL第三腐蚀液去除氮化硅层和绝缘氧化硅层,去除的时间为3min,去除的温度为180℃;其中,第三腐蚀液包括磷酸和氢氟酸,磷酸的质量分数为85%,氢氟酸的质量分数为40%,磷酸和氢氟酸的体积比为20:1。
实施例2
本实施例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)第一腐蚀液中硝酸、乙酸和氢氟酸的体积比为50:1:2,其余步骤以及各工艺参数与实施例1相同。
实施例3
本实施例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)中第一腐蚀液硝酸、乙酸和氢氟酸的体积比为1:20:5,其余步骤以及各工艺参数与实施例1相同。
实施例4
本实施例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)第一腐蚀液中硝酸、乙酸和氢氟酸的体积比为40:20:2,其余步骤以及各工艺参数与实施例1相同。
实施例5
本实施例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)中去除的时间为1min,其余步骤以及各工艺参数与实施例1相同。
实施例6
本实施例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(d)第二腐蚀液中氨水和双氧水的体积比为1:1,其余步骤以及各工艺参数与实施例1相同。
实施例7
本实施例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(d)第二腐蚀液中氨水和双氧水的体积比为1:3,其余步骤以及各工艺参数与实施例1相同。
实施例8
本实施例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(d)中去除的时间为5.0min,其余步骤以及各工艺参数与实施例1相同。
实施例9
本实施例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(d)第二腐蚀液中未加入氨水,即第二腐蚀液为双氧水,其余步骤以及各工艺参数与实施例1相同。
实施例10
本实施例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(e)第三腐蚀液中磷酸和氢氟酸的体积比为10:1,其余步骤以及各工艺参数与实施例1相同。
实施例11
本实施例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(e)第三腐蚀液中磷酸和氢氟酸的体积比为1:50,其余步骤以及各工艺参数与实施例1相同。
实施例12
本实施例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(e)中去除的时间为5.0min,其余步骤以及各工艺参数与实施例1相同。
对比例1
本对比例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)第一腐蚀液中硝酸、乙酸和氢氟酸的体积比为25:0.2:2,其余步骤以及各工艺参数与实施例1相同。
对比例2
本对比例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)第一腐蚀液中硝酸、乙酸和氢氟酸的体积比为25:50:2,其余步骤以及各工艺参数与实施例1相同。
对比例3
本对比例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)第一腐蚀液中硝酸、乙酸和氢氟酸的体积比为120:10:2,其余步骤以及各工艺参数与实施例1相同。
对比例4
本对比例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)第一腐蚀液中硝酸、乙酸和氢氟酸的体积比为25:10:60,其余步骤以及各工艺参数与实施例1相同。
对比例5
本对比例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)中去除的时间为0.25min,其余步骤以及各工艺参数与实施例1相同。
对比例6
本对比例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)中去除的时间为4.0min,其余步骤以及各工艺参数与实施例1相同。
对比例7
本对比例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)第一腐蚀液中未添加乙酸,只包括硝酸和氢氟酸,硝酸和氢氟酸的体积比为25:2, 且第一腐蚀液用量仍为20mL,其余步骤以及各工艺参数与实施例1相同。
对比例8
本对比例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)第一腐蚀液中乙酸替换为去离子水, 其余步骤以及各工艺参数与实施例1相同。
对比例9
本对比例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)第一腐蚀液中乙酸替换为乙醇(乙醇质量分数为98%), 其余步骤以及各工艺参数与实施例1相同。
对比例10
本对比例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)第一腐蚀液中未添加乙酸和硝酸,第一腐蚀液为氢氟酸,其余步骤以及各工艺参数与实施例1相同。
对比例11
本对比例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)和步骤(d)的顺序进行了调换,即步骤(b)之后先进行步骤(d)再进行步骤(c),各步骤的工艺参数与实施例1相同。
对比例12
本对比例提供了一种暴露绝缘体上硅器件有源区的方法,除了步骤(c)、步骤(d)和步骤(e)的顺序进行了调换,即步骤(b)之后先进行步骤(e)再进行步骤(c)和步骤(d),各步骤的工艺参数与实施例1相同。
为了说明上述实施例和对比例的技术效果,特设以下实验例。
实验例1
(1)由于实施例1-5和对比例1-10中均是对步骤(c)中第一腐蚀液中的原料、组成或者其他工艺参数(例如去除时间)进行了调整,为了考察上述工艺调整对于多晶硅层去除效果的影响,故对实施例1-5和对比例1-10在进行完步骤(c)之后且在未进行步骤(d)之前的绝缘体上硅器件进行电镜扫描,具体结果如图2、图3和表1所示。
其中,图2和图3分别为采用实施例4和对比例5的方法在进行完步骤(c)之后且在未进行步骤(d)之前的绝缘体上硅器件的电镜图。从图2可以看出,多晶硅层已经完全被去除。而图3中可以看出,多晶硅层未被完全去除,还有部分多晶硅层残留。
由于涉及的实施例和对比例的电镜图较多,此处仅以文字对上述各实施例和对比例在进行完步骤(c)之后且在未进行步骤(d)之前的绝缘体上硅器件的电镜图进行说明,具体如表1所示。
表1
Figure P_211020161412838_838395001
从表1中各实施例1-5和对比例1-10中多晶硅层的去除情况可以看出,当第一腐蚀液的各原料组成以及配比在本发明限定的范围内,均能够实现多晶硅层的完全去除,而当第一腐蚀液的各原料组成或配比不在本发明限定的范围内,会造成多晶硅层则去除的不干净,会有部分多晶硅层的残留,会直接影响下一步骤的进行,亦或造成多晶硅层虽然去除干净,但是会对有源区造成过腐蚀。当在第一腐蚀液中的去除时间低于本发明所限定的特定的数值范围的下限时,则同样不能实现多晶硅层的完全去除,当在第一腐蚀液中的去除时间长于本发明所限定的特定的数值范围的上限时,虽然能够实现多晶硅层的去除,但是会造成有源区的过腐蚀。
(2)为了考察接触孔层的去除情况,在进行完步骤(d)之后且在未进行步骤(e)之前的绝缘体上硅器件进行电镜扫描。其中,图4为采用实施例4的方法在进行完步骤(d)之后且在未进行步骤(e)之前的绝缘体上硅器件的电镜图。从图4可以看出,接触孔层已经完全被去除。
另外,实施例6-9均是对步骤(d)中第二腐蚀液中的原料、组成或者其他工艺参数(例如去除时间)进行了调整,为了考察上述工艺调整对于接触孔层去除效果的影响,故对实施例6-9中在进行完步骤(d)之后且在未进行步骤(e)之前的绝缘体上硅器件进行电镜扫描。由于涉及的实施例的电镜图较多,此处仅以文字对实施例6-9在进行完步骤(d)之后且在未进行步骤(e)之前的绝缘体上硅器件的电镜图进行说明,具体如表2所示。
表2
Figure P_211020161412902_902365001
(3)为了考察各实施例和对比例的技术效果,采用各实施例和各对比例提供的方法对绝缘体上硅器件进行处理。每个实施例和对比例均设置3组平行样品,对每组样品处理后绝缘体上硅器件有源区进行电镜扫描。由于涉及到的图像内容较多,此处仅通过表3中数据来反映各检测结果。其中,表中的“完全”是指去除干净的意思。
表3
Figure P_211020161412932_932108001
Figure P_211020161413135_135204001
从表3中的检测结果可以看出,采用本发明各实施例提供的暴露绝缘体上硅器件有源区的方法处理得到的有源区可以被完全暴露出来(例如实施例4,如图5所示),且有源区不会发生腐蚀或者损伤,其效果明显要优于本发明各对比例提供的方法。
另外,为了考察本发明暴露绝缘体上硅器件有源区的方法中各步骤的先后顺序对于有源区的影响,故对采用对比例11和对比例12的方法得到的有源区或者绝缘体上硅器件进行电镜扫描,具体电镜图分别如图6和图7所示。
图6为采用对比例11的方法得到的有源区电镜图。由于对比例11是在进行步骤(b)之后,先进行步骤(d)将绝缘体上硅器件的接触孔层去除,再进行步骤(c)将绝缘体上硅器件的多晶硅层去除,最后进行步骤(e)将绝缘体上硅器件有源区上的氮化硅层和绝缘氧化硅层去除。由于先去除接触孔层后,接触孔层下的部分有源区会暴露出来,在使用步骤(c)去除多晶硅层时,第一腐蚀液会通过接触孔向外扩散腐蚀,会对接触孔层下暴露出来的有源区造成过腐蚀。这与图6中最终暴露出来的有源区过腐蚀的结果相一致。
图7为采用对比例12的方法得到的有源区电镜图。由于对比例12是在进行步骤(b)之后,先进行步骤(e)将绝缘体上硅器件有源区上的氮化硅层和绝缘氧化硅层去除,再进行步骤(c)将绝缘体上硅器件的多晶硅层去除,最后进行步骤(d)将绝缘体上硅器件的接触孔层去除。由于氮化硅层和绝缘氧化硅层去除后,会把下面的深埋氧化硅层暴露出来,后续进行步骤(c)时,深埋氧化硅层会被腐蚀,故会导致过腐蚀,造成有源区与Si衬底分离,发生分层(peeling)。这与图7中SEM电镜图的结果相一致。
由此可见,本发明提供的暴露绝缘体上硅器件有源区的方法中针对于各层的去除顺序也是特定的,如果将上述去除顺序进行改变,则很可能使得有源区被严重过腐蚀,无法实现有源区完全且完好的暴露。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (17)

1.一种暴露绝缘体上硅器件有源区的方法,其特征在于,包括以下步骤:
(a)提供绝缘体上硅器件;
(b)将绝缘体上硅器件的金属层去除以暴露接触孔层、多晶硅层和绝缘氧化硅层;
(c)将绝缘体上硅器件的多晶硅层去除;
采用第一腐蚀液去除多晶硅层,去除的时间为0.5-3.0min,所述第一腐蚀液主要由硝酸、乙酸和氢氟酸制成,所述硝酸、乙酸和氢氟酸的体积比为(1-50):(1-20):(1-5);
(d)将绝缘体上硅器件的接触孔层去除;
(e)将绝缘体上硅器件有源区上的氮化硅层和绝缘氧化硅层去除,以暴露有源区。
2.根据权利要求1所述的暴露绝缘体上硅器件有源区的方法,其特征在于,步骤(b)中,通过研磨方法将金属层去除。
3.根据权利要求1所述的暴露绝缘体上硅器件有源区的方法,其特征在于,步骤(c)中,所述第一腐蚀液中硝酸、乙酸和氢氟酸的体积比为(15-35):(5-15):(2-3)。
4.根据权利要求1所述的暴露绝缘体上硅器件有源区的方法,其特征在于,步骤(c)中,所述第一腐蚀液中硝酸、乙酸和氢氟酸的体积比为25:10:2。
5.根据权利要求1所述的暴露绝缘体上硅器件有源区的方法,其特征在于,步骤(c)中,所述多晶硅层的去除的时间为1-3min。
6.根据权利要求1所述的暴露绝缘体上硅器件有源区的方法,其特征在于,步骤(c)中,所述硝酸的质量分数为65-68%;
和/或,所述氢氟酸的质量分数为≥40%。
7.根据权利要求1所述的暴露绝缘体上硅器件有源区的方法,其特征在于,步骤(c)中,采用第一腐蚀液去除多晶硅层的温度为10-60℃。
8.根据权利要求1-7任一项所述的暴露绝缘体上硅器件有源区的方法,其特征在于,步骤(d)中,采用第二腐蚀液去除接触孔层,所述第二腐蚀液主要由氨水和双氧水制成,所述氨水和双氧水的体积比为1:(1-3)。
9.根据权利要求8所述的暴露绝缘体上硅器件有源区的方法,其特征在于,步骤(d)中,所述氨水的质量分数为25-28%;
和/或,所述双氧水的质量分数为34-50%。
10.根据权利要求8所述的暴露绝缘体上硅器件有源区的方法,其特征在于,步骤(d)中,采用所述第二腐蚀液去除接触孔层的温度为10-60℃,时间为1.0-5.0min。
11.根据权利要求1-7任一项所述的暴露绝缘体上硅器件有源区的方法,其特征在于,步骤(e)中,采用第三腐蚀液去除氮化硅层和绝缘氧化硅层,所述第三腐蚀液主要由磷酸和氢氟酸制成,所述磷酸和氢氟酸的体积比为(1-50):(1-50)。
12.根据权利要求11所述的暴露绝缘体上硅器件有源区的方法,其特征在于,步骤(e)中,所述磷酸的质量分数为≥85%;
和/或,所述氢氟酸的质量分数为≥40%。
13.根据权利要求11所述的暴露绝缘体上硅器件有源区的方法,其特征在于,步骤(e)中,采用所述第三腐蚀液去除氮化硅层和绝缘氧化硅层的温度为100-200℃,时间为1.0-5.0min。
14.根据权利要求1所述的暴露绝缘体上硅器件有源区的方法,其特征在于,包括以下步骤:
(a)提供绝缘体上硅器件;
(b)将绝缘体上硅器件的所述金属层采用手动研磨的方式进行去除,以暴露接触孔层、多晶硅层和绝缘氧化硅层;
(c)将绝缘体上硅器件的所述多晶硅层去除;
采用第一腐蚀液去除多晶硅层,去除的时间为0.5-3.0min,去除的温度为10-60℃;其中,所述第一腐蚀液主要由硝酸、乙酸和氢氟酸制成,硝酸的质量分数为65-68%,氢氟酸的质量分数为≥40%,硝酸、乙酸和氢氟酸的体积比为(1-50):(1-20):(1-5);
(d)将绝缘体上硅器件的所述接触孔层去除;
采用第二腐蚀液去除接触孔层,去除的时间为1-5min,去除的温度为10-60℃;其中,所述第二腐蚀液主要由氨水和双氧水制成,氨水的质量分数为25-28%,双氧水的质量分数为34-50%,氨水和双氧水的体积比为1:(1-3);
(e)将绝缘体上硅器件有源区上的所述氮化硅层和绝缘氧化硅层去除,以暴露有源区;
采用第三腐蚀液去除氮化硅层和绝缘氧化硅层,去除的时间为1-5min,去除的温度为100-200℃;其中,所述第三腐蚀液主要由磷酸和氢氟酸制成,磷酸的质量分数为≥85%,氢氟酸的质量分数为≥40%,磷酸和氢氟酸的体积比为(1-50):(1-50)。
15.权利要求1-14任一项所述的暴露绝缘体上硅器件有源区的方法在绝缘体上硅器件有源区失效分析中的应用。
16.一种绝缘体上硅器件有源区的失效分析方法,其特征在于,包括以下步骤:
采用权利要求1-14任一项所述的暴露绝缘体上硅器件有源区的方法暴露有源区;
对有源区进行缺陷分析。
17.根据权利要求16所述的失效分析方法,其特征在于,采用SEM扫描电镜和/或TEM透射电镜对有源区进行缺陷分析。
CN202111237524.9A 2021-10-25 2021-10-25 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法 Active CN113675083B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111237524.9A CN113675083B (zh) 2021-10-25 2021-10-25 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111237524.9A CN113675083B (zh) 2021-10-25 2021-10-25 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法

Publications (2)

Publication Number Publication Date
CN113675083A true CN113675083A (zh) 2021-11-19
CN113675083B CN113675083B (zh) 2021-12-21

Family

ID=78550958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111237524.9A Active CN113675083B (zh) 2021-10-25 2021-10-25 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法

Country Status (1)

Country Link
CN (1) CN113675083B (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621184A (ja) * 1992-07-06 1994-01-28 Matsushita Electron Corp 半導体装置の故障解析方法
US5705404A (en) * 1993-07-15 1998-01-06 Texas Instruments Incorporated Method of implant verification in semiconductor device using reticle specific indicator
TW400554B (en) * 1997-07-25 2000-08-01 United Microelectronics Corp The removing method for the thin film layer involved in the semiconductor device
US6627548B1 (en) * 1999-07-15 2003-09-30 Sez Semiconductor-Equipment Zubehor Fur Die Halbleiterfertigung Ag Process for treating semiconductor substrates
CN101779275A (zh) * 2007-07-25 2010-07-14 3M创新有限公司 用氟化组合物移除杂质的方法
CN102253325A (zh) * 2010-05-21 2011-11-23 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析方法
CN103499476A (zh) * 2013-09-30 2014-01-08 上海华力微电子有限公司 一种在芯片失效分析过程中去除层次的方法
CN104078343A (zh) * 2014-07-02 2014-10-01 武汉新芯集成电路制造有限公司 一种栅氧化层缺陷原貌的失效分析方法
CN104795340A (zh) * 2015-04-13 2015-07-22 上海华力微电子有限公司 一种Flash产品的ONO薄膜缺陷的失效分析方法
CN105092620A (zh) * 2015-06-02 2015-11-25 武汉新芯集成电路制造有限公司 一种半导体器件失效分析方法
CN106876296A (zh) * 2017-01-03 2017-06-20 航天科工防御技术研究试验中心 一种半导体器件失效定位方法
CN107132472A (zh) * 2017-05-23 2017-09-05 北京智芯微电子科技有限公司 一种用于分析深亚微米级soi工艺芯片的腐蚀溶液及方法
CN108172499A (zh) * 2017-12-11 2018-06-15 上海申和热磁电子有限公司 一种超级背封品再腐蚀的工艺方法
CN110634740A (zh) * 2019-08-29 2019-12-31 深圳赛意法微电子有限公司 一种改进的半导体器件的背部开封方法
CN112435961A (zh) * 2020-11-27 2021-03-02 华虹半导体(无锡)有限公司 晶圆失效分析中的样品处理方法
CN110634729B (zh) * 2019-09-12 2021-08-10 上海华力集成电路制造有限公司 避免晶圆边缘非完整曝光单元表面薄膜剥离的方法
CN113311309A (zh) * 2021-07-30 2021-08-27 度亘激光技术(苏州)有限公司 半导体结构的覆盖层剥除方法及半导体结构失效分析方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621184A (ja) * 1992-07-06 1994-01-28 Matsushita Electron Corp 半導体装置の故障解析方法
US5705404A (en) * 1993-07-15 1998-01-06 Texas Instruments Incorporated Method of implant verification in semiconductor device using reticle specific indicator
TW400554B (en) * 1997-07-25 2000-08-01 United Microelectronics Corp The removing method for the thin film layer involved in the semiconductor device
US6627548B1 (en) * 1999-07-15 2003-09-30 Sez Semiconductor-Equipment Zubehor Fur Die Halbleiterfertigung Ag Process for treating semiconductor substrates
CN101779275A (zh) * 2007-07-25 2010-07-14 3M创新有限公司 用氟化组合物移除杂质的方法
CN102253325A (zh) * 2010-05-21 2011-11-23 中芯国际集成电路制造(上海)有限公司 一种芯片失效分析方法
CN103499476A (zh) * 2013-09-30 2014-01-08 上海华力微电子有限公司 一种在芯片失效分析过程中去除层次的方法
CN104078343A (zh) * 2014-07-02 2014-10-01 武汉新芯集成电路制造有限公司 一种栅氧化层缺陷原貌的失效分析方法
CN104795340A (zh) * 2015-04-13 2015-07-22 上海华力微电子有限公司 一种Flash产品的ONO薄膜缺陷的失效分析方法
CN105092620A (zh) * 2015-06-02 2015-11-25 武汉新芯集成电路制造有限公司 一种半导体器件失效分析方法
CN106876296A (zh) * 2017-01-03 2017-06-20 航天科工防御技术研究试验中心 一种半导体器件失效定位方法
CN107132472A (zh) * 2017-05-23 2017-09-05 北京智芯微电子科技有限公司 一种用于分析深亚微米级soi工艺芯片的腐蚀溶液及方法
CN108172499A (zh) * 2017-12-11 2018-06-15 上海申和热磁电子有限公司 一种超级背封品再腐蚀的工艺方法
CN110634740A (zh) * 2019-08-29 2019-12-31 深圳赛意法微电子有限公司 一种改进的半导体器件的背部开封方法
CN110634729B (zh) * 2019-09-12 2021-08-10 上海华力集成电路制造有限公司 避免晶圆边缘非完整曝光单元表面薄膜剥离的方法
CN112435961A (zh) * 2020-11-27 2021-03-02 华虹半导体(无锡)有限公司 晶圆失效分析中的样品处理方法
CN113311309A (zh) * 2021-07-30 2021-08-27 度亘激光技术(苏州)有限公司 半导体结构的覆盖层剥除方法及半导体结构失效分析方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
金波: "湿法去层法在芯片失效分析中的应用研究 ", 《微电子学》 *

Also Published As

Publication number Publication date
CN113675083B (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
JP5072025B2 (ja) 半導体装置の製造方法
CN102396051B (zh) 使绝缘体上硅衬底减薄的方法
JP3679216B2 (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
CN101657889A (zh) 制备应变硅的清洁表面的改善的方法
JP2008010608A (ja) ウェットエッチング方法、ダメージ層除去方法、半導体装置の製造方法、および半導体基板の製造方法
US8753528B2 (en) Etchant for controlled etching of Ge and Ge-rich silicon germanium alloys
CN104979271B (zh) 互连结构的形成方法
CN113675083B (zh) 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法
US6635565B2 (en) Method of cleaning a dual damascene structure
CN100539035C (zh) 半导体集成电路硅单晶片衬底背面氮化硅层的新腐蚀方法
CN101252083B (zh) 多晶硅栅表面的清洗方法
CN110473799B (zh) 浅沟道隔离结构中的孔洞缺陷的检测方法
CN102024752B (zh) 一种改进芯片切割的方法
CN116337910A (zh) 一种芯片检测及失效分析过程中的剥层方法
US7745236B2 (en) Floating gate process methodology
JP2008166529A (ja) 半導体装置の製造方法
CN109166868A (zh) 一种阵列基板及其制备方法、显示面板
US7691737B2 (en) Copper process methodology
CN113497142A (zh) 半导体结构及半导体结构的形成方法
CN104103590B (zh) 半导体器件的制造方法
CN112435961A (zh) 晶圆失效分析中的样品处理方法
CN109003901B (zh) 半导体器件的制造方法
CN103824771A (zh) 栅氧化层的形成方法
JPH07169828A (ja) 絶縁体上のシリコンの基板内の漏れ電流の減少
CN110174412B (zh) 一种测试银浆中的玻璃对硅片表面腐蚀深度的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 324199 15, Wen Jiao Xi Road, Twin Towers street, Jiangshan City, Quzhou, Zhejiang.

Patentee after: Jiangshan Jifeng Electronic Technology Co.,Ltd.

Patentee after: Shanghai Jifeng Electronics Co., Ltd

Address before: 324199 5th floor, science and Technology Incubation Center, No. 15, Wenjiao West Road, Jiangshan City, Quzhou City, Zhejiang Province

Patentee before: Jiangshan Jifeng Electronic Technology Co.,Ltd.

Patentee before: Shanghai Jifeng Electronics Co., Ltd

CP02 Change in the address of a patent holder