CN113311309A - 半导体结构的覆盖层剥除方法及半导体结构失效分析方法 - Google Patents

半导体结构的覆盖层剥除方法及半导体结构失效分析方法 Download PDF

Info

Publication number
CN113311309A
CN113311309A CN202110867542.9A CN202110867542A CN113311309A CN 113311309 A CN113311309 A CN 113311309A CN 202110867542 A CN202110867542 A CN 202110867542A CN 113311309 A CN113311309 A CN 113311309A
Authority
CN
China
Prior art keywords
semiconductor structure
layer
covering layer
main body
stripping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110867542.9A
Other languages
English (en)
Other versions
CN113311309B (zh
Inventor
杨国文
王希敏
惠利省
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dugen Laser Technology Suzhou Co Ltd
Original Assignee
Dugen Laser Technology Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dugen Laser Technology Suzhou Co Ltd filed Critical Dugen Laser Technology Suzhou Co Ltd
Priority to CN202110867542.9A priority Critical patent/CN113311309B/zh
Publication of CN113311309A publication Critical patent/CN113311309A/zh
Application granted granted Critical
Publication of CN113311309B publication Critical patent/CN113311309B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种半导体结构的覆盖层剥除方法及半导体结构失效分析方法,涉及半导体结构失效分析技术领域,半导体结构的覆盖层剥除方法包括如下步骤:提供承载基板,将多个半导体结构固定连接在所述承载基板的上表面,且半导体结构的覆盖层位于主体的上方;对承载基板上的半导体结构的衬底进行离子注入,然后对离子注入后的衬底进行加热;去除破裂残渣;对剩余在主体上的衬底进行研磨,以去除衬底。本方案可以同时对多个半导体结构进行集中处理,离子注入与加热操作配合,使衬底开裂,达到去除衬底的绝大部分的效果,减少了对半导体结构的机械研磨时间,能够提高获取的主体的良品率。

Description

半导体结构的覆盖层剥除方法及半导体结构失效分析方法
技术领域
本发明涉及半导体结构失效分析技术领域,尤其是涉及一种半导体结构的覆盖层剥除方法及半导体结构失效分析方法。
背景技术
半导体结构包括衬底以及位于衬底上方的半导体材料,在研发过程中,需要对半导体结构进行失效分析,而寻找缺陷位置又是找到失效原因的关键步骤。
对于失效的半导体结构而言,在持续的工作电流的作用下,外延层部分已经发生烧毁熔融等问题,且烧毁的起始位置一般对应外延材料的缺陷位置。在表征的过程中,需要先自衬底一侧,将半导体结构中衬底及依次设置的其他无关检测的层结构(衬底及依次设置的其他无关检测的层结构简称为覆盖层)逐渐磨掉,使半导体材料的待检测层露出来,然后对待检测层进行失效分析。
因为半导体结构体积较小,现有的失效分析过程中,均是采用单独研磨的方式对一个半导体结构进行长时间的研磨,从而去除覆盖层,造成覆盖层去除效率低的问题。
发明内容
本发明的目的在于提供一种半导体结构的覆盖层剥除方法及半导体结构失效分析方法,以缓解现有的半导体结构的衬底去除效率低的技术问题。
第一方面,本发明实施例提供的一种半导体结构的覆盖层剥除方法,所述半导体结构包括覆盖层以及覆盖层上方的主体,所述主体与所述覆盖层的连接面为失效检测面,所述半导体结构的覆盖层剥除方法包括如下步骤:
S1.提供承载基板;
S2.将多个半导体结构固定连接在所述承载基板的上表面,且半导体结构的覆盖层位于主体的上方;
S3.自上而下,对承载基板上的半导体结构的覆盖层进行离子注入,然后对离子注入后的覆盖层进行加热,以使覆盖层上的离子注入区域破裂;去除破裂残渣;
S4.对剩余在主体上的部分覆盖层进行研磨,以完全去除覆盖层。
进一步的,所述承载基板的上表面上设置有多个定位凹槽,所述定位凹槽用于容纳所述半导体结构的主体,且所述定位凹槽的深度小于或者等于所述主体的高度。
进一步的,所述定位凹槽的侧方设置有辅助结构,所述辅助结构位于所述承载基板的上表面,所述辅助结构的最高点平齐于或者低于所述半导体结构的覆盖层与主体的连接面;
沿所述承载基板的上表面,所述辅助结构与所述定位凹槽的侧壁之间间隔设置,所述辅助结构和主体之间通过粘结剂连接。
进一步的,所述辅助结构位于所述定位凹槽的四周。
进一步的,所述粘结剂的材料为受热可去除的材料。
进一步的,所述步骤S3中,采用氢离子进行离子注入,氢离子注入的加速电压为50kV-500kV,剂量为3x1016/cm2-6x1016/cm2
对离子注入后的覆盖层进行加热的温度为500℃-700℃。
进一步的,所述半导体结构的覆盖层剥除方法包括在所述步骤S4前进行的步骤:
重复进行n次步骤S3,n为大于等于1的整数。
进一步的,所述半导体结构的覆盖层剥除方法还包括所在所述步骤S4之后进行的步骤:
对去除覆盖层后的主体的失效检测面进行抛光。
第二方面,本发明实施例提供的一种半导体结构失效分析方法,所述半导体结构失效分析方法包括上述的半导体结构的覆盖层剥除方法。
进一步的,所述半导体结构失效分析方法包括如下步骤:
待处理的半导体结构的材料为砷化镓;
把去除掉覆盖层的半导体结构置于近红外光学显微镜下,通过探针对其施加电流,通过电荷耦合器件捕捉发光区域与不发光区域,所述不发光区域为失效区域。
本发明实施例提供的半导体结构的覆盖层剥除方法,用于去除半导体结构上的覆盖层,以使主体上的失效检测面露出来。可以先提供一块承载基板,然后将多个半导体结构倒置在承载基板上,覆盖层位于主体的上方,并将半导体结构与承载基板固定连接。多个半导体结构与承载基板固定后,可以对多个半导体结构的覆盖层一起进行离子注入,会在覆盖层的内部中间位置形成离子注入区域,然后对离子注入后的多个覆盖层进行集体加热,离子注入区域受热膨胀而裂开,去除破裂残渣后,可以使覆盖层的大部分被去除;最后,对剩余在主体上的覆盖层进行研磨,以完全去除覆盖层。通过离子注入的方式,在覆盖层内形成离子注入区,并且通过加热的方式使离子注入区膨胀并劈开,能够提高去除覆盖层的效率,且由于不使用粗研磨,尽可能减少快速的机械研磨带来主体的损伤。本方案可以同时对多个半导体结构进行集中处理,离子注入与加热操作配合,使多个半导体结构的覆盖层开裂,达到去除覆盖层的绝大部分的效果,减少了对半导体结构的机械研磨时间,能够提高获取的主体的良品率。
本发明实施例提供的半导体结构失效分析方法包括上述的半导体结构的覆盖层剥除方法。因为本发明实施例提供的半导体结构失效分析方法引用了上述的半导体结构的覆盖层剥除方法,所以,本发明实施例提供的半导体结构失效分析方法也具备半导体结构的覆盖层剥除方法的优点。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体结构的覆盖层剥除方法中的承载基板的俯视图;
图2为图1中A-A方向的剖视图;
图3为本发明实施例提供的半导体结构的覆盖层剥除方法中步骤S2的原理图;
图4为本发明实施例提供的半导体结构的覆盖层剥除方法中步骤S3的原理图;
图5为本发明实施例提供的半导体结构的覆盖层剥除方法中步骤S4的原理图。
图标:100-承载基板;110-定位凹槽;120-辅助结构;200-粘结剂 ;310-主体;320-覆盖层;330-离子注入区域。
具体实施方式
下面将结合实施例对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供的半导体结构的覆盖层剥除方法,用于去除半导体结构上的覆盖层320,以使主体310上的失效检测面露出来。现有的半导体结构可以包括衬底及衬底上方的外延层,外延层可以包括依次连接的第一限制层、第一波导层、有源区、第二波导层、第二限制层和欧姆接触层。假设需要对第二波导层进行失效分析,那么衬底、第一限制层、第一波导层和有源区则形成覆盖层,需要被去除;第二波导层、第二限制层和欧姆接触层则形成主体。
尤其是针对同一批次产出的相同尺寸的半导体结构而言,采用本方案的承载基板100固定多个半导体结构,被固定的半导体结构的状态一致性好,在后续离子注入以及研磨的过程中,可以使多个覆盖层320的去除效果接近,覆盖层320剥除效果更佳。
所述半导体结构的覆盖层剥除方法包括如下步骤:
S1.提供承载基板100。
所述承载基板100用于支撑倒置的半导体结构。
S2.将多个半导体结构固定连接在所述承载基板100的上表面,且半导体结构的覆盖层320位于主体310的上方。
半导体结构与承载基板100可以通过粘结剂粘连在一起。
如图1和图2所示,所述承载基板100的上表面上可以设置有多个定位凹槽110,所述定位凹槽110用于容纳所述半导体结构的主体310,方便多个半导体结构的快速规则排布。所述定位凹槽110的深度小于或者等于所述主体310的高度,避免影响覆盖层320的去除。
定位凹槽110的开口形状可以与主体310的横截面的形状一致,且定位凹槽110开口的尺寸可以略大于主体310的横截面的尺寸,也就是说,当主体310插入到定位凹槽110后,定位凹槽110的侧壁与主体310的侧壁之间可以具有间隙,可以通过在定位凹槽110的内壁和主体310外壁之间添加粘结剂的方式,使半导体结构与承载基板100固定连接。
进一步的,定位凹槽110可以为阶梯型槽,具体的,定位凹槽110可以包括第一槽,在第一槽的底面上设置有第二槽,且第一槽和第二槽呈阶梯状设置。第二槽的开口形状和尺寸与主体310的横截面的形状和尺寸均相同,用于对主体进行定位,而第一槽的开口尺寸略大于主体310的横截面的尺寸,第一槽的侧壁与主体310之间可以通过粘结剂连接。
所述定位凹槽110的侧方可以设置有辅助结构120,所述辅助结构120位于所述承载基板100的上表面,其中,所述辅助结构120的最高点平齐于或者低于所述半导体结构的覆盖层320与主体310的连接面。沿所述承载基板100的上表面,所述辅助结构120与所述定位凹槽110之间间隔设置,所述辅助结构120和主体310之间通过粘结剂200连接。
承载基板100的上表面上具有多个定位凹槽110,定位凹槽110底面的尺寸与待处理的半导体结构的主体310的表面积尺寸一致,半导体结构可以插入到定位凹槽110内,主体310并未完全没入定位凹槽110内。辅助结构120的侧壁与插接在定位凹槽110内的主体310的侧壁之间具有间隙,主体310高出定位凹槽110的部分与辅助结构120之间可以通过粘结剂200连接,以使半导体结构与承载基板100固定连接。
辅助结构120的形状可以呈矩形的框状,辅助结构120围绕在定位凹槽110的四周。辅助结构120位于所述定位凹槽110的四周,主体310与辅助结构120粘连时,可以从各个方向将主体310与承载基板100连接在一起,降低主体310与承载基板100分离的几率。
辅助结构120也可以包括多个独立的板状结构,各个板状结构分别位于一个定位凹槽110的一个侧方,例如,辅助结构120包括两个独立的板状结构,两个板状结构分别位于定位凹槽110的相对两侧。
所述辅助结构120的最高点平齐于或者低于所述半导体结构的覆盖层320与主体310的连接面,辅助结构120不会影响后续覆盖层320的研磨操作。
辅助结构120可以通过焊接等方式固定连接在承载基板100上;辅助结构120也可以通过例如螺栓等连接件与承载基板100形成可拆卸连接,多个定位凹槽110对应的多个辅助结构120可以为一体结构,方便集中对辅助结构120进行拆卸清洗。
将多个半导体结构一一对应地倒置在多个定位凹槽110内,以使主体310位于定位凹槽110内,覆盖层320位于定位凹槽110的上方。将半导体结构翻转,主体310朝下,覆盖层320朝上,自上而下放入到定位凹槽110内,因为定位凹槽110的深度小于等于主体310的高度,所以覆盖层320完全露在定位凹槽110外面。
如图3所示,粘结剂200固化使辅助结构120与主体310粘连在一起,避免在去除覆盖层320时主体310与承载基板100分离。
所述粘结剂200的材料可以为受热可去除的材料,例如,环氧树脂胶,当主体310上的覆盖层320去除后,可以通过加热的方式将主体310与辅助结构120分离,将主体310从承载基板100上取下。
S3.自上而下,对承载基板100上的半导体结构的覆盖层320进行离子注入,然后对离子注入后的覆盖层320进行加热,以使覆盖层320上的离子注入区域330破裂;去除破裂残渣。
如图4所示,离子的注入会在覆盖层的内部中间位置形成离子注入区域,加热会使离子注入区域破碎。该步骤中,可以采用氢离子进行离子注入,氢离子注入的加速电压可以为50kV-500kV,剂量可以为3x1016/cm2-6x1016/cm2;对离子注入后的覆盖层320进行加热的温度为500℃-700℃。
需要说明的,加热后,离子注入区域330破裂,待粘结剂冷却凝固后再去除破裂残渣。
根据覆盖层320的厚度,可以重复进行步骤S3多次,从而尽可能的去除绝大部分的覆盖层320。
S4.对剩余在主体310上的部分覆盖层320进行研磨,以完全去除覆盖层320。
如图5所示,因为步骤S3中采用离子注入配合加热的方式已经去除了覆盖层320的绝大部分,只剩余了小部分留在主体310上,并且剩余的覆盖层320表面为粗糙受损的结构,更容易去除,可以使用细砂纸(至少10000目)进行精磨,去掉表面粗糙受损的覆盖层320,然后使用抛光液对主体310去除覆盖层320后的失效检测面进行抛光,达到更好的观测效果。抛光液不与粘结剂发生反应,抛光时,主体310依然与承载基板100固定。
本实施例的有益效果如下:多个半导体结构与承载基板100固定后,可以对多个半导体结构的覆盖层320一起进行离子注入,然后对离子注入后的多个覆盖层320进行集体加热,离子注入区域330受热膨胀而裂开,去除破裂残渣后,可以使覆盖层320的大部分被去除;最后,对剩余在主体310上的覆盖层320进行研磨,以去除覆盖层320。通过离子注入的方式,在覆盖层320内形成离子注入区,并且通过加热的方式使离子注入区膨胀并劈开,能够提高去除覆盖层320的效率,且由于不使用粗研磨,尽可能减少快速的机械研磨带来主体310的损伤。本方案可以同时对多个半导体结构进行集中处理,离子注入与加热操作配合,使多个半导体结构的覆盖层320开裂,达到去除覆盖层320的绝大部分的效果,减少了对半导体结构的机械研磨时间,能够提高获取的主体310的良品率。
本发明实施例提供的半导体结构失效分析方法包括上述的半导体结构的覆盖层剥除方法。因为本发明实施例提供的半导体结构失效分析方法引用了上述的半导体结构的覆盖层剥除方法,所以,本发明实施例提供的半导体结构失效分析方法也具备半导体结构的覆盖层剥除方法的优点。
半导体结构失效分析方法包括如下步骤:待处理的半导体结构的材料为砷化镓;把去除掉覆盖层320的半导体结构置于近红外光学显微镜下,通过探针对其施加电流,通过电荷耦合器件捕捉发光区域与不发光区域,所述不发光区域为失效区域。
将去除了覆盖层320的主体310的失效检测面置于近红外光学显微镜下,通过探针施加非常小的电流(mA量级),通过电荷耦合器件(CCD)就可以捕捉到发光区域与失效区域(不发光区域)。之所以使用近红外波段的光学显微镜是因为砷化镓材料体系的本征发光峰就在800nm附近,使用近红外波段的光学显微镜可以滤掉其它波段光的干扰,提高成像的对比度和质量,便于确定失效位置大小、形貌等信息。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种半导体结构的覆盖层剥除方法,所述半导体结构包括覆盖层(320)以及覆盖层(320)上方的主体(310),所述主体(310)与所述覆盖层(320)的连接面为失效检测面,其特征在于,所述半导体结构的覆盖层剥除方法包括如下步骤:
S1.提供承载基板(100);
S2.将多个半导体结构固定连接在所述承载基板(100)的上表面,且半导体结构的覆盖层(320)位于主体(310)的上方;
S3.自上而下,对承载基板(100)上的半导体结构的覆盖层(320)进行离子注入,然后对离子注入后的覆盖层(320)进行加热,以使覆盖层(320)上的离子注入区域(330)破裂;去除破裂残渣;
S4.对剩余在主体(310)上的部分覆盖层(320)进行研磨,以完全去除覆盖层(320)。
2.根据权利要求1所述的半导体结构的覆盖层剥除方法,其特征在于,所述承载基板(100)的上表面上设置有多个定位凹槽(110),所述定位凹槽(110)用于容纳所述半导体结构的主体(310),且所述定位凹槽(110)的深度小于或者等于所述主体(310)的高度。
3.根据权利要求2所述的半导体结构的覆盖层剥除方法,其特征在于,所述定位凹槽(110)的侧方设置有辅助结构(120),所述辅助结构(120)位于所述承载基板(100)的上表面,所述辅助结构(120)的最高点平齐于或者低于所述半导体结构的覆盖层(320)与主体(310)的连接面;
沿所述承载基板(100)的上表面,所述辅助结构(120)与所述定位凹槽(110)的侧壁之间间隔设置,所述辅助结构(120)和主体(310)之间通过粘结剂(200)连接。
4.根据权利要求3所述的半导体结构的覆盖层剥除方法,其特征在于,所述辅助结构(120)位于所述定位凹槽(110)的四周。
5.根据权利要求3所述的半导体结构的覆盖层剥除方法,其特征在于,所述粘结剂(200)的材料为受热可去除的材料。
6.根据权利要求1所述的半导体结构的覆盖层剥除方法,其特征在于,所述步骤S3中,采用氢离子进行离子注入,氢离子注入的加速电压为50kV-500kV,剂量为3x1016/cm2-6x1016/cm2
对离子注入后的覆盖层(320)进行加热的温度为500℃-700℃。
7.根据权利要求1所述的半导体结构的覆盖层剥除方法,其特征在于,所述半导体结构的覆盖层剥除方法包括在所述步骤S4前进行的步骤:
重复进行n次步骤S3,n为大于等于1的整数。
8.根据权利要求7所述的半导体结构的覆盖层剥除方法,其特征在于,所述半导体结构的覆盖层剥除方法还包括所在所述步骤S4之后进行的步骤:
对去除覆盖层(320)后的主体(310)的失效检测面进行抛光。
9.一种半导体结构失效分析方法,其特征在于,所述半导体结构失效分析方法包括权利要求1-8任意一项所述的半导体结构的覆盖层剥除方法。
10.根据权利要求9所述的半导体结构失效分析方法,其特征在于,所述半导体结构失效分析方法包括如下步骤:
待处理的半导体结构的材料为砷化镓;
把去除掉覆盖层(320)的半导体结构置于近红外光学显微镜下,通过探针对其施加电流,通过电荷耦合器件捕捉发光区域与不发光区域,所述不发光区域为失效区域。
CN202110867542.9A 2021-07-30 2021-07-30 半导体结构的覆盖层剥除方法及半导体结构失效分析方法 Active CN113311309B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110867542.9A CN113311309B (zh) 2021-07-30 2021-07-30 半导体结构的覆盖层剥除方法及半导体结构失效分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110867542.9A CN113311309B (zh) 2021-07-30 2021-07-30 半导体结构的覆盖层剥除方法及半导体结构失效分析方法

Publications (2)

Publication Number Publication Date
CN113311309A true CN113311309A (zh) 2021-08-27
CN113311309B CN113311309B (zh) 2021-10-12

Family

ID=77382474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110867542.9A Active CN113311309B (zh) 2021-07-30 2021-07-30 半导体结构的覆盖层剥除方法及半导体结构失效分析方法

Country Status (1)

Country Link
CN (1) CN113311309B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675083A (zh) * 2021-10-25 2021-11-19 江山季丰电子科技有限公司 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0618615A1 (en) * 1993-03-31 1994-10-05 Siemens Aktiengesellschaft Method of defect determination and defect engineering on product wafers of advanced submicron technologies
JP2006066644A (ja) * 2004-08-26 2006-03-09 Fuji Electric Holdings Co Ltd 半導体の電気特性測定方法
JP2009076936A (ja) * 2004-06-30 2009-04-09 Asml Netherlands Bv 不透明なゲート層の位置合わせ用マーカ、このようなマーカの製作方法、及びリソグラフィ機器でのこのようなマーカの使用
CN103534800A (zh) * 2011-05-02 2014-01-22 原子能和替代能源委员会 在材料中形成断面的方法
CN105895576A (zh) * 2016-07-06 2016-08-24 中国科学院上海微系统与信息技术研究所 一种离子注入剥离制备半导体材料厚膜的方法
CN106971952A (zh) * 2016-01-13 2017-07-21 中芯国际集成电路制造(天津)有限公司 半导体器件失效分析样品及其制备方法、失效分析方法
CN107894359A (zh) * 2017-12-13 2018-04-10 武汉电信器件有限公司 激光器芯片失效定位分析样品制备方法及中间件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0618615A1 (en) * 1993-03-31 1994-10-05 Siemens Aktiengesellschaft Method of defect determination and defect engineering on product wafers of advanced submicron technologies
JP2009076936A (ja) * 2004-06-30 2009-04-09 Asml Netherlands Bv 不透明なゲート層の位置合わせ用マーカ、このようなマーカの製作方法、及びリソグラフィ機器でのこのようなマーカの使用
JP2006066644A (ja) * 2004-08-26 2006-03-09 Fuji Electric Holdings Co Ltd 半導体の電気特性測定方法
CN103534800A (zh) * 2011-05-02 2014-01-22 原子能和替代能源委员会 在材料中形成断面的方法
CN106971952A (zh) * 2016-01-13 2017-07-21 中芯国际集成电路制造(天津)有限公司 半导体器件失效分析样品及其制备方法、失效分析方法
CN105895576A (zh) * 2016-07-06 2016-08-24 中国科学院上海微系统与信息技术研究所 一种离子注入剥离制备半导体材料厚膜的方法
CN107894359A (zh) * 2017-12-13 2018-04-10 武汉电信器件有限公司 激光器芯片失效定位分析样品制备方法及中间件

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
D. VERKLEIJ: "The use of the Focused Ion Beam in failure analysis", 《MICROELECTRONICS RELIABILITY》 *
J.Y. DAI等: "Development of a rapid and automated TEM sample preparation method in semiconductor failure analysis and the study of the relevant TEM artifact", 《MICROELECTRONICS JOURNAL》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113675083A (zh) * 2021-10-25 2021-11-19 江山季丰电子科技有限公司 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法
CN113675083B (zh) * 2021-10-25 2021-12-21 江山季丰电子科技有限公司 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法

Also Published As

Publication number Publication date
CN113311309B (zh) 2021-10-12

Similar Documents

Publication Publication Date Title
CN113311309B (zh) 半导体结构的覆盖层剥除方法及半导体结构失效分析方法
CN1868054A (zh) 制备和组装基材的方法
US7713369B2 (en) Detachable substrate or detachable structure and method for the production thereof
CN1151542C (zh) 电子器件及其制造方法
US7291529B2 (en) Methods of processing semiconductor wafer backsides having light emitting devices (LEDs) thereon
US20090174018A1 (en) Construction methods for backside illuminated image sensors
US8809166B2 (en) High die strength semiconductor wafer processing method and system
CN111916348A (zh) 制造碳化硅器件的方法和在处置衬底中包括激光修改区带的晶片复合体
US8148240B2 (en) Method of manufacturing semiconductor chips
KR101160158B1 (ko) 레이저 리프트 오프 공정의 기판 분리장치
CN103295892B (zh) 半导体装置的制造方法
CN1781188A (zh) 用于同时得到一对由有用层覆盖的衬底的方法
US12119519B2 (en) Systems and methods for recycling fuel cell stack components
US20130210215A1 (en) Packaging method with backside wafer dicing
CN1959952A (zh) 再循环外延施予晶片的方法
US20090124038A1 (en) Imager device, camera, and method of manufacturing a back side illuminated imager
JP2005244198A (ja) 半導体装置の製造方法
KR102258669B1 (ko) 친환경 폐 태양광 모듈 재활용시스템
JP2004235626A (ja) 半導体装置の製造装置及びその製造方法
JPWO2020136624A5 (zh)
CN1929146A (zh) 固体摄像装置及其制造方法
KR20120090775A (ko) 공급 기판의 재생 방법
CN104488081A (zh) Sos基板的制造方法和sos基板
CN114141707A (zh) 晶片的加工方法
US20160043269A1 (en) Method for manufacturing multi-junction structure for photovoltaic cell

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant