CN105092620A - 一种半导体器件失效分析方法 - Google Patents
一种半导体器件失效分析方法 Download PDFInfo
- Publication number
- CN105092620A CN105092620A CN201510297182.8A CN201510297182A CN105092620A CN 105092620 A CN105092620 A CN 105092620A CN 201510297182 A CN201510297182 A CN 201510297182A CN 105092620 A CN105092620 A CN 105092620A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- metal level
- latch
- dielectric substance
- substance layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004458 analytical method Methods 0.000 title abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 37
- 239000000126 substance Substances 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000013459 approach Methods 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 230000002159 abnormal effect Effects 0.000 abstract description 4
- 238000005530 etching Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 241001122767 Theaceae Species 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明涉及半导体器件检测领域，尤其涉及一种半导体器件失效分析方法。在该半导体器件失效分析方法中，将插销和金属层间的介电质层全部刻蚀掉，再观测插销与金属层间连接部分，观测其中异常情况，找到导致产品失效的根源，方便实用。
Description
技术领域
本发明涉及半导体器件检测领域，尤其涉及一种半导体器件失效分析方法。
背景技术
一般来说，半导体器件插销与金属线连接部分的界面不好导致电阻过大的观测方法是比较受限的。原因在于插销与金属线连接部分的阻值高通常都会用电压对比衬度的方法；这种方法通常需要把样品处理到插销层，此时插销顶部已经被处理过了，难以判断到底有没有异常。而在插销上面的金属层观测，由于插销被金属层覆盖，又难以确定到底是插销层顶部还是底部有问题。
所以现在亟需一种能够精确观测到金属层互联线顶部异常的失效分析方法。
发明内容
鉴于上述问题，本发明提供一种半导体器件失效分析方法。
一种半导体器件失效分析方法，其特征在于，包括：
提供一失效半导体器件，且所述失效半导体器件包括均设置于介质层中的金属层和插销，所述金属层与所述插销连接；
研磨所述失效半导体器件至所述金属层的表面；
去除所述介电质层，以将所述金属层和所述插销均予以暴露；
观测所述金属层与所述插销之间的接触面，以确定所述金属层与所述插销之间的接触性能。
上述的方法，其中，采用干法刻蚀方法刻蚀所述介电质层。
上述的方法，其中，所述干法刻蚀方法为反应离子刻蚀工艺。
上述的方法，其中，所述方法还包括：
将所述失效半导体器件倾斜以观测所述金属层与所述插销之间的接触面。
上述的方法，其中，所述失效半导体器件倾斜角度大于0°小于90°。
上述的方法，其中，采用扫描电子显微镜来观测所述金属层与所述插销之间的接触面。
上述的方法，其中，所述介电质层包括金属层间介电质层和半导体器件介电质层。
上述的方法，其中，所述金属层间介电质层包括金属间介电质层和氮化物层。
上述的方法，其中，所述半导体器件介电质层的材料包括二氧化硅。
综上所述，本发明提出了一种半导体器件失效分析的方法，将插销和金属层间的介电质层全部刻蚀掉，再观测插销与金属层间连接部分，观测其中异常情况，找到导致产品失效的根源，方便实用。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是本发明半导体器件结构示意图；
图2是本发明刻蚀掉金属间介电质层后半导体器件结构示意图；
图3是本发明刻蚀掉氮化物层后半导体器件结构示意图；
图4是本发明刻蚀掉半导体器件介电质层后半导体器件结构示意图。
具体实施方式
为了使本发明的技术方案及优点更加易于理解，下面结合附图作进一步详细说明。应当说明，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图1-图4所示，本发明设计的一种半导体器件失效分析方法，其中包括：
提供一失效半导体器件，且失效半导体器件包括均设置于介质层中的金属层2和插销1，金属层2与插销1连接；
研磨失效半导体器件至金属层2的表面；
去除介电质层，以将金属层2和插销1均予以暴露；
观测金属层2与插销1之间的接触面，以确定金属层2与插销1之间的接触性能。
在上述方法中，采用的刻蚀的方法来刻蚀掉金属层间介电质层和半导体器件介电质层3，在本发明中，该可是方法为干法刻蚀，且采用反应离子刻蚀的方法来刻蚀的，这是一种微电子干法刻蚀工艺，就是在平板电极之间施加10-100MHZ的高频电压时产生数百微米厚的离子层，在其中放入本发明的半导体器件，在离子高速撞击该半导体器件而完成化学反应蚀刻。所以在进行这样一步蚀刻工艺的时候，需要事先量测好金属层间介电质层和半导体器件介电质层3的高度，这样就可以精确的进行刻蚀，将插销和金属层完整的暴露出来。
在本发明中，将刻蚀后的失效半导体器件倾斜，以便于对插销与金属层的接触面进行观察；在实际的观察工艺时，可将上述失效半导体器件倾斜为的任意角度，只要能方便观察即可；例如利用夹持装置夹持上述的失效半导体器件进行观察时，可使得该失效半导体器件相对于工作平台(即水平面)成正负的任意角度，作为优选的方案，可使得失效半导体器件与工作平台之间的夹角在0～90°之间的任意角度(如50°等角度)，以观测半导体器件的金属层2和插销1连接处的连接面，在被剥去金属层间介电质层和半导体器件介电质层3的半导体器件等于是一个镂空的结构，在倾斜一定程度后可以更好地观测到金属层和插销之间连接处的具体情况。
在本发明中，金属层间介电质层包括金属间介电质层4和氮化物层5，金属间介电质层4是设置在金属层2之间的，与金属层2等高，氮化物层5设置在金属间介电质层4之下和半导体器件介电质层3之上，其中，半导体器件介电质层3的材质包括二氧化硅。
在本发明中，去除金属间介电质层在计算后需要刻蚀3分钟的时间，氮化物层需要1分钟的时间，半导体器件介电质层需要3分钟的时间，这样计算好的刻蚀步骤能最大化观测到器件异常处。
综上所述，本发明提出了一种半导体器件失效分析的方法，将插销和金属层间的介电质层全部刻蚀掉，再观测茶插销与金属层间连接部分，观测其中异常情况，找到导致产品失效的根源，操作方便，简单实用。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (9)
1.一种半导体器件失效分析方法，其特征在于，包括：
提供一失效半导体器件，且所述失效半导体器件包括均设置于介质层中的金属层和插销，所述金属层与所述插销连接；
研磨所述失效半导体器件至所述金属层的表面；
去除所述介电质层，以将所述金属层和所述插销均予以暴露；
观测所述金属层与所述插销之间的接触面，以确定所述金属层与所述插销之间的接触性能。
2.根据权利要求1所述的方法，其特征在于，采用干法刻蚀方法刻蚀所述介电质层。
3.根据权利要求1所述的方法，其特征在于，所述干法刻蚀方法为反应离子刻蚀工艺。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
将所述失效半导体器件倾斜，以观测所述金属层与所述插销之间的接触面。
5.根据权利要求4所述的方法，其特征在于，所述失效半导体器件倾斜角度大于0°小于90°。
6.根据权利要求1所述的方法，其特征在于，采用扫描电子显微镜来观测所述金属层与所述插销之间的接触面。
7.根据权利要求1所述的方法，其特征在于，所述介电质层包括金属层间介电质层和半导体器件介电质层。
8.根据权利要求7所述的方法，其特征在于，所述金属层间介电质层包括金属间介电质层和氮化物层。
9.根据权利要求7所述的方法，其特征在于，所述半导体器件介电质层的材料包括二氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510297182.8A CN105092620B (zh) | 2015-06-02 | 2015-06-02 | 一种半导体器件失效分析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510297182.8A CN105092620B (zh) | 2015-06-02 | 2015-06-02 | 一种半导体器件失效分析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105092620A true CN105092620A (zh) | 2015-11-25 |
| CN105092620B CN105092620B (zh) | 2018-06-26 |
Family
ID=54573533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510297182.8A Active CN105092620B (zh) | 2015-06-02 | 2015-06-02 | 一种半导体器件失效分析方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105092620B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112179915A (zh) * | 2019-07-04 | 2021-01-05 | 深圳长城开发科技股份有限公司 | 一种用于定位裸片内部损伤点的去除层次方法 |
| CN113675083A (zh) * | 2021-10-25 | 2021-11-19 | 江山季丰电子科技有限公司 | 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980019A (en) * | 1988-09-13 | 1990-12-25 | Intel Corporation | Etch-back process for failure analysis of integrated circuits |
| CN1147146A (zh) * | 1995-06-30 | 1997-04-09 | 现代电子产业株式会社 | 关于分析半导体器件失效的剥层处理方法 |
| CN1506671A (zh) * | 2002-12-13 | 2004-06-23 | 华邦电子股份有限公司 | 使用聚焦离子束于供物性失效分析的多层半导体中曝露所欲层的方法 |
| CN102044464A (zh) * | 2009-10-14 | 2011-05-04 | 格罗方德半导体公司 | 在后段工艺期间关于层特性的电容性监控方法 |
| CN102254845A (zh) * | 2010-05-21 | 2011-11-23 | 武汉新芯集成电路制造有限公司 | 接触插塞底部轮廓的检测方法 |
| CN103926266A (zh) * | 2014-04-21 | 2014-07-16 | 武汉新芯集成电路制造有限公司 | 一种半导体结构的失效分析方法 |
-
2015
- 2015-06-02 CN CN201510297182.8A patent/CN105092620B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4980019A (en) * | 1988-09-13 | 1990-12-25 | Intel Corporation | Etch-back process for failure analysis of integrated circuits |
| CN1147146A (zh) * | 1995-06-30 | 1997-04-09 | 现代电子产业株式会社 | 关于分析半导体器件失效的剥层处理方法 |
| CN1506671A (zh) * | 2002-12-13 | 2004-06-23 | 华邦电子股份有限公司 | 使用聚焦离子束于供物性失效分析的多层半导体中曝露所欲层的方法 |
| CN102044464A (zh) * | 2009-10-14 | 2011-05-04 | 格罗方德半导体公司 | 在后段工艺期间关于层特性的电容性监控方法 |
| CN102254845A (zh) * | 2010-05-21 | 2011-11-23 | 武汉新芯集成电路制造有限公司 | 接触插塞底部轮廓的检测方法 |
| CN103926266A (zh) * | 2014-04-21 | 2014-07-16 | 武汉新芯集成电路制造有限公司 | 一种半导体结构的失效分析方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112179915A (zh) * | 2019-07-04 | 2021-01-05 | 深圳长城开发科技股份有限公司 | 一种用于定位裸片内部损伤点的去除层次方法 |
| CN113675083A (zh) * | 2021-10-25 | 2021-11-19 | 江山季丰电子科技有限公司 | 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法 |
| CN113675083B (zh) * | 2021-10-25 | 2021-12-21 | 江山季丰电子科技有限公司 | 暴露绝缘体上硅器件有源区的方法、应用和失效分析方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105092620B (zh) | 2018-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104078343B (zh) | 一种栅氧化层缺陷原貌的失效分析方法 | |
| TW200417744A (en) | Method for micro probing | |
| CN101769876B (zh) | 在半导体器件中进行失效分析的方法 | |
| CN102254844A (zh) | 一种存储器芯片位线失效分析方法 | |
| CN104851820B (zh) | 半导体器件的针孔类缺陷检测方法 | |
| CN105092620A (zh) | 一种半导体器件失效分析方法 | |
| CN102931170A (zh) | 一种检测结构及形成方法和检测方法 | |
| CN104319243A (zh) | 量测芯片内单管曲线的方法 | |
| KR20070105201A (ko) | 반도체 기판의 하부결함 검출방법 | |
| CN102646566A (zh) | 用于在线sem观察的sem样品夹具及sem样品观察方法 | |
| CN104483615A (zh) | 沟槽栅mos器件缺陷验证方法 | |
| CN103822948B (zh) | 半导体器件的测试方法 | |
| CN105067168B (zh) | 一种磨削晶圆亚表面残余应力测试方法 | |
| CN102420151A (zh) | 一种用于表征低介电常数介质材料损伤的检测方法 | |
| CN102054754A (zh) | 金属互连线的制造方法 | |
| CN103943608B (zh) | 一种检测多晶硅残留的测试结构 | |
| CN104658941A (zh) | 一种芯片叠层结构参数的测量方法 | |
| CN104316771A (zh) | 碳化硅器件的欧姆接触测试方法 | |
| TWI240422B (en) | Method of preparing for structural analysis of deep trench capacitors and structural analysis method thereof | |
| JP2007294980A (ja) | 極浅接合（ｕｓｊ）構造の電気活性ドーパント密度プロファイルを判定する方法 | |
| JP3439332B2 (ja) | 結晶欠陥の測定方法 | |
| CN104425455B (zh) | 浅沟槽隔离结构边沟问题的测试结构和方法 | |
| CN107919291B (zh) | 一种硅通孔测试结构及其测试方法 | |
| CN104821273B (zh) | 一种去除深孔蚀刻后沟槽内残留物的方法 | |
| CN104332420A (zh) | 用于多晶硅层的失效点定位的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |