CN107919291B - 一种硅通孔测试结构及其测试方法 - Google Patents

一种硅通孔测试结构及其测试方法 Download PDF

Info

Publication number
CN107919291B
CN107919291B CN201610881295.7A CN201610881295A CN107919291B CN 107919291 B CN107919291 B CN 107919291B CN 201610881295 A CN201610881295 A CN 201610881295A CN 107919291 B CN107919291 B CN 107919291B
Authority
CN
China
Prior art keywords
silicon
heavily doped
doped region
silicon via
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610881295.7A
Other languages
English (en)
Other versions
CN107919291A (zh
Inventor
甘正浩
邵芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610881295.7A priority Critical patent/CN107919291B/zh
Publication of CN107919291A publication Critical patent/CN107919291A/zh
Application granted granted Critical
Publication of CN107919291B publication Critical patent/CN107919291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供了一种硅通孔测试结构及其测试方法，所述硅通孔测试结构包括：半导体衬底，具有第一导电类型；硅通孔，位于所述半导体衬底中，由内至外包括硅通孔主体和绝缘层；第一重掺杂区，具有第二导电类型，位于半导体衬底内且围绕所述硅通孔设置；第二重掺杂区，具有第一导电类型，位于半导体衬底内且间隔的设置于所述第一重掺杂区的外侧；互连结构，分别与所述硅通孔、所述第一重掺杂区和所述第二重掺杂区电连接。通过所述结构既可以测量是否有漏电流来判断绝缘层是否完整，又可以测量电容值来判断硅通孔的深度是否达到标准值，而且所述漏电流以及所述电容值更加准确和灵敏，从而更加准确的测试绝缘层是否完整和硅通孔的深度是否达到标准值。

Description

一种硅通孔测试结构及其测试方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种硅通孔测试结构及其测试方法。
背景技术
随着半导体技术不断发展，目前半导体器件的特征尺寸已经变得非常小，希望在二维的封装结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(Through Silicon Via，TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：(1)高密度集成；(2)大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题；(3)利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。
但是由于硅通孔的深度一般会达到几百纳米至几千纳米，所述硅通孔侧壁和表面还形成有绝缘层，在所述绝缘层表面的硅通孔内填充满导电材料。当利用干法刻蚀工艺刻蚀大深宽比的硅通孔时，很难精确的判断刻蚀的硅通孔的深度，且在形成绝缘层时，由于硅通孔的深度大，所述形成的绝缘层有可能完整性不佳，位于硅通孔侧壁的绝缘层薄膜厚薄不均，甚至有些区域未形成有绝缘层，使得所述绝缘层的绝缘性能变差，导致最终形成的硅通孔的可靠性和成品率降低。
因此，半导体制造过程中，形成硅通孔后，通常需要对所述硅通孔进行电性测试，以检测出硅通孔的深度是否合格，绝缘层是否有厚薄不均，从而使得有缺陷的芯片在进入后续的制程前被挑选出并淘汰掉，并对工艺进行调整，有利于提高最后芯片的成品率。目前工艺中存在测量硅通孔深度的方法，但所述方法需要在硅通孔表面形成一个微流体压力感应装置进行检测，测试结构比较复杂，检测比较繁琐，测试成本较高。
目前工艺中也存在其他的硅通孔测试结构，既可以通过测量是否有漏电流来判断绝缘层是否完整，又可以通过测量电容值来判断硅通孔的深度是否达到标准值，但是在所述结构以及测试方法中，测试总电容Ct包括氧化物电容和耗尽电容，因此所述测试总电容Ct小于所述氧化物电容，使得测试灵敏度不够精确。更进一步，对于漏电流的测试，耗尽层中如果存在缺陷同样会阻止漏电流，使得漏电流的测试灵敏度降低或者失效。
因此，为解决现有技术中的上述技术问题，有必要提出一种新的硅通孔测试结构及其测试方法。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明实施例提供了一种硅通孔测试结构，包括：
半导体衬底，具有第一导电类型；
硅通孔，位于所述半导体衬底中，由内至外包括硅通孔主体和绝缘层；
第一重掺杂区，具有第二导电类型，位于所述半导体衬底内且围绕所述硅通孔设置；
第二重掺杂区，具有第一导电类型，位于所述半导体衬底内且间隔的设置于所述第一重掺杂区的外侧；
互连结构，分别与所述硅通孔、所述第一重掺杂区和所述第二重掺杂区电连接。
可选地，所述第一重掺杂区围绕所述硅通孔形成环状。
可选地，当所述硅通孔施加偏置电压、所述第一重掺杂区和所述第二重掺杂区电连接接地端时，靠近所述硅通孔侧壁的所述半导体衬底形成反转层。
可选地，所述硅通孔测试结构还包括介电层，所述介电层位于所述半导体衬底上，所述互连结构形成于所述介电层中。
可选地，所述互连结构包括第一金属互连层、第二金属互连层和第三金属互连层；
其中，所述第一金属互连层与所述第一重掺杂区电连接；
所述第二金属互连层与所述第二重掺杂区电连接；
所述第三金属互连层与所述硅通孔电连接。
可选地，所述第一金属互连层通过其下方的第一通孔与所述第一重掺杂区电连接；
所述第二金属互连层通过其下方的第二通孔与所述第二重掺杂区电连接。
本发明还提供了一种利用如上述的硅通孔测试结构测试硅通孔的深度的测试方法，其特征在于，包括：
提供所述硅通孔测试结构，将所述硅通孔主体电连接至偏置电压电源，并将所述第一重掺杂区和所述第二重掺杂区电连接至接地端；
检测所述硅通孔主体和第一重掺杂区之间的电容，获得对应的硅通孔的深度，并将所述测得的硅通孔的深度与标准值进行比较，判断硅通孔的深度是否合格。
可选地，所述硅通孔主体和所述第一重掺杂区之间的电容和硅通孔深度呈线性关系且正相关，在检测出所述硅通孔主体和所述第一重掺杂区之间的电容时，根据所述线性关系得到所述硅通孔深度。
本发明还提供了一种利用如上述的硅通孔测试结构测试硅通孔表面的绝缘层完整性的测试方法，其特征在于，包括：
提供所述硅通孔测试结构，将所述硅通孔主体电连接至偏置电压电源，并将所述第一重掺杂区和所述第二重掺杂区电连接至接地端；
检测所述硅通孔主体和所述第一重掺杂区之间的漏电流，并将所述漏电流与参考漏电流进行比较，判断硅通孔表面的绝缘层是否完整。
可选地，当检测的漏电流大于所述参考漏电流，则所述绝缘层厚薄不均，所述绝缘层的绝缘性能没达到要求，所述硅通孔侧壁和底部表面的绝缘层完整性不佳。
可选地，所述参考漏电流为1pA。
本发明实施例的硅通孔测试结构将形成环状的第一重掺杂区设置在硅通孔的周围，利用所述硅通孔测试结构，当偏置电压施加在硅通孔的硅通孔和第一重掺杂区两端，既可以通过测量两者之间是否有漏电流来判断绝缘层是否完整，又可以通过测量两者之间的电容值来判断硅通孔的深度是否达到标准值，一举两得，且所述第一重掺杂区可以在形成晶体管或其它器件时同时形成，不需要增加工艺步骤，也不需要再形成其他检测结构，结构简单。
利用本发明实施例的硅通孔测试结构测试硅通孔表面的绝缘层完整性，只需要检测所述硅通孔和第一重掺杂区之间的漏电流，并将所述漏电流与参考漏电流进行比较，即可判断硅通孔表面的绝缘层是否完整，测试简单方便。
利用本发明实施例的硅通孔测试结构测试硅通孔的深度是否合格，只需要检测所述硅通孔和第一重掺杂区之间的电容，获得对应的硅通孔的深度，并将所述测得的硅通孔的深度与标准值进行比较，判断硅通孔的深度是否合格，测试简单方便。
更进一步，在硅通孔测试结构中，除了在所述硅通孔结构中在所述硅通孔的外侧环绕设置与半导体衬底掺杂类型不同的第一重掺杂区，还同时在所述第一重掺杂区的一侧形成与半导体衬底掺杂类型相同的第二重掺杂区，当所述硅通孔施加偏置电压、所述第一重掺杂区和所述第二重掺杂区电连接接地端时，靠近所述硅通孔侧壁的所述半导体衬底形成反转层。通过所述设置既可以通过测量是否有漏电流来判断绝缘层是否完整，又可以通过测量电容值来判断硅通孔的深度是否达到标准值，而且所述漏电流以及所述电容值更加准确同时检测的灵敏更高，从而更加准确的测试所述绝缘层是否完整和硅通孔的深度是否达到标准值。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1是本发明实施例的利用所述硅通孔测试结构测试硅通孔表面的绝缘层完整性的测试方法的流程示意图；
图2是本发明实施例的利用所述硅通孔测试结构测试硅通孔的深度是否合格的测试方法的流程示意图；
图3A-图3B是本发明实施例的硅通孔测试结构的结构示意图；
图4是本发明实施例中的导电材料和第一重掺杂区之间的电容与硅通孔深度两者之间关系的测试结果图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制备技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制备导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
由于硅通孔的深度范围通常为几百纳米至几千纳米，而硅通孔的直径又很小，对硅通孔进行刻蚀时，利用常规的刻蚀终点检测系统很难对刻蚀硅通孔的深度进行精确的控制，而如果仅仅通过刻蚀时间进行控制，很可能因为晶圆的不同和刻蚀气体、功率的细微差异导致最终形成的硅通孔的深度与标准值差别很大。在后续工艺中半导体衬底经过化学机械研磨暴露出硅通孔底部时，所述深度与标准值差别很大的硅通孔有可能不能暴露出，使得不同芯片间的电学连接失效。因此，在现有工艺中，当所述硅通孔刻蚀完成后，需要对硅通孔的深度进行检测，不合格的芯片需要报废。
目前虽然具有测量硅通孔深度的方法，但该方法的测试结构比较复杂，检测比较繁琐，测试成本较高，不利于大规模工业应用。而且为了防止硅通孔中填充的导电材料和半导体衬底发生电学连接，在所述硅通孔侧壁和表面形成有绝缘层。但是由于所述硅通孔深宽比较大，所述通过沉积工艺形成的绝缘层可能厚薄不均，甚至有些区域未形成有绝缘层，使得所述绝缘层的绝缘性能变差，所述硅通孔和半导体衬底之间有漏电流，严重影响最终芯片的电学性能。
更重要的在所述结构以及测试方法中，测试总电容Ct包括氧化物电容和耗尽电容，因此所述测试总电容Ct小于所述氧化物电容，使得测试灵敏度不够精确。更进一步，对于漏电流的测试，耗尽层中如果存在缺陷同样会阻止漏电流，使得漏电流的测试灵敏度降低或者失效。
为此，发明人经过研究，提出了一种硅通孔测试结构，具体包括：半导体衬底，具有第一导电类型；硅通孔，位于所述半导体衬底中，由内至外包括硅通孔主体和绝缘层；第一重掺杂区，具有第二导电类型，位于所述半导体衬底内且围绕所述硅通孔；第二重掺杂区，具有第一导电类型，位于所述半导体衬底内且间隔设置于所述第一重掺杂区的一侧；互连结构，分别与所述硅通孔、所述第一重掺杂区和所述第二重掺杂区电连接。在本发明中利用所述硅通孔测试结构，当偏置电压施加在硅通孔主体和第一重掺杂区两端，通过测量两者之间是否有漏电流来判断绝缘层是否完整，通过测量两者之间的电容值来判断硅通孔的深度是否达到标准值，可同时检测两种硅通孔的参数，测试方法简单方便。
具体地，本发明为了解决目前工艺存在的问题，提供了一种硅通孔测试结构，包括：
半导体衬底，具有第一导电类型；
硅通孔，位于所述半导体衬底中，由内至外包括硅通孔主体和绝缘层；
第一重掺杂区，具有第二导电类型，位于所述半导体衬底内且围绕所述硅通孔；
第二重掺杂区，具有第一导电类型，位于所述半导体衬底内且间隔设置于所述第一重掺杂区的外侧；
互连结构，分别与所述硅通孔、所述第一重掺杂区和所述第二重掺杂区电连接。
其中，所述第一重掺杂区围绕硅通孔形成环状。
其中，当所述硅通孔施加偏置电压、所述第一重掺杂区和所述第二重掺杂区电连接接地端时，靠近所述硅通孔侧壁的所述半导体衬底形成反转层。
本发明还提供了一种利用上述的硅通孔测试结构测试硅通孔的深度的测试方法，包括：
提供所述硅通孔测试结构，将所述硅通孔主体电连接至偏置电压电源，所述第一重掺杂区和所述第二重掺杂区电连接至接地端；
检测所述硅通孔主体和第一重掺杂区之间的电容，获得对应的硅通孔的深度，并将所述测得的硅通孔的深度与标准值进行比较，判断硅通孔的深度是否合格。
其中，所述硅通孔主体和所述第一重掺杂区之间的电容和硅通孔深度呈线性关系且正相关，在检测出所述硅通孔主体和所述第一重掺杂区之间的电容时，根据所述线性关系且正相关得到所述硅通孔深度。
本发明还提供了一种利用上述的硅通孔测试结构测试硅通孔表面的绝缘层完整性的测试方法，包括：
提供所述硅通孔测试结构，将所述硅通孔主体电连接至偏置电压电源，所述第一重掺杂区和所述第二重掺杂区电连接至接地端；
检测所述硅通孔主体和所述第一重掺杂区之间的漏电流，并将所述漏电流与参考漏电流进行比较，判断硅通孔表面的绝缘层是否完整。
当检测的漏电流大于所述参考漏电流，则所述绝缘层厚薄不均，所述绝缘层的绝缘性能没达到要求，所述硅通孔侧壁和底部表面的绝缘层完整性不佳。
本发明实施例的硅通孔测试结构将形成环状的第一重掺杂区设置在硅通孔的周围，利用所述硅通孔测试结构，当偏置电压施加在硅通孔的硅通孔和第一重掺杂区两端，既可以通过测量两者之间是否有漏电流来判断绝缘层是否完整，又可以通过测量两者之间的电容值来判断硅通孔的深度是否达到标准值，一举两得，且所述第一重掺杂区可以在形成晶体管或其它器件时同时形成，不需要增加工艺步骤，也不需要再形成其他检测结构，结构简单。
利用本发明实施例的硅通孔测试结构测试硅通孔表面的绝缘层完整性，只需要检测所述硅通孔和第一重掺杂区之间的漏电流，并将所述漏电流与参考漏电流进行比较，即可判断硅通孔表面的绝缘层是否完整，测试简单方便。
利用本发明实施例的硅通孔测试结构测试硅通孔的深度是否合格，只需要检测所述硅通孔和第一重掺杂区之间的电容，获得对应的硅通孔的深度，并将所述测得的硅通孔的深度与标准值进行比较，判断硅通孔的深度是否合格，测试简单方便。
更进一步，在硅通孔测试结构中，除了在所述硅通孔结构中在所述硅通孔的外侧环绕设置与半导体衬底掺杂类型不同的第一重掺杂区，还同时在所述第一重掺杂区的一侧形成与半导体衬底掺杂类型相同的第二重掺杂区，当所述硅通孔施加偏置电压、所述第一重掺杂区和所述第二重掺杂区电连接接地端时，靠近所述硅通孔侧壁的所述半导体衬底形成反转层。通过所述设置既可以通过测量是否有漏电流来判断绝缘层是否完整，又可以通过测量电容值来判断硅通孔的深度是否达到标准值，而且所述漏电流以及所述电容值更加准确同时检测的灵敏更高，从而更加准确的测试所述绝缘层是否完整和硅通孔的深度是否达到标准值。
实施例一
为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。其中，图3A-图3B是本发明实施例的硅通孔测试结构的结构示意图；图3A为硅通孔测试结构的俯视图；图3A为硅通孔测试结构的剖视图。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
本发明实施例首先提供了一种硅通孔测试结构，请参考图3B，本发明实施例的硅通孔测试结构的剖面结构示意图，包括：
半导体衬底201，具有第一导电类型；
硅通孔，位于所述半导体衬底中，由内至外包括硅通孔主体204和绝缘层203；
第一重掺杂区202，具有第二导电类型，位于所述半导体衬底内且围绕所述硅通孔；
第二重掺杂区205，具有第一导电类型，位于所述半导体衬底内且间隔设置于所述第一重掺杂区的外侧；
互连结构，分别与所述硅通孔、所述第一重掺杂区和所述第二重掺杂区电连接。
具体的，所述半导体衬底201为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、氮化镓衬底其中的一种。
在本实施例中，所述半导体衬底201为硅衬底，所述硅衬底内掺杂有杂质离子，为P型离子，如硼离子、铟离子等。在其他实施例中，所述硅衬底中掺杂的离子为N型离子，如磷离子、砷离子等。
可选地，所述半导体衬底表面还可以形成有半导体器件，如MOS晶体管、电阻、电容等。
所述半导体衬底201内形成有硅通孔，所述硅通孔的横截面的形状为正方形、长方形、圆形等。
在本实施例中，所述硅通孔的横截面的形状为圆形。所述硅通孔的深度通常为零点几微米至几微米，甚至几十微米，而硅通孔的直径比较小，硅通孔的深宽比很大，利用干法刻蚀很难准确地判断硅通孔的深度，可能导致最终形成的硅通孔的深度与标准值不符。因此，在形成硅通孔后，需要检测所述硅通孔的深度。
所述硅通孔嵌于所述半导体衬底之中，所述硅通孔包括位于中心的硅通孔主体(导电层)、以及环绕在硅通孔主体外侧的阻挡层和绝缘层。
其中，所述导电层由金属材料形成，所述金属材料包括Pt、Au、Cu、Ti和W中的一种或者多种，还可以选用多晶硅，并不局限与某一种，能够实现导电功能即可，在本发明中优选为金属Cu，选用金属Cu不仅能够降低成本，而且选用金属铜形成所述硅通孔的工艺与现有工艺能够很好地兼容，简化工艺过程。
所述阻挡层是为了提高硅通孔中填充金属的粘附性，在所述介电层和所述硅通孔之间形成的，其厚度为300-500埃，包括氮化钛TiN和钛Ti中的一种或者多种，在本发明的一具体地实施方式中优选为上下层叠层的氮化钛TiN和钛Ti。
所述绝缘层的厚度为1000-3000埃，但并不局限于该数值范围，所述绝缘层的作用是为了防止后续填充到硅通孔中的金属和衬底发生导通，所述绝缘层优选为氧化物，可以由硬脂酸四乙氧基硅烷(SATEOS)或者四乙氧基硅烷(TEOS)等材料构成，但是并不局限于所述材料。
并且所述绝缘层在后续的步骤中可以作为硅通孔电容器的介质层。
在目前的硅通孔测试结构中在所述绝缘层的外侧还设置有耗尽层，由于所述耗尽层的设置测试总电容Ct包括氧化物电容和耗尽电容，因此所述测试总电容Ct小于所述氧化物电容，使得测试灵敏度不够精确。更进一步，对于漏电流的测试，耗尽层中如果存在缺陷同样会阻止漏电流，使得漏电流的测试灵敏度降低或者失效。
为了避免该问题，在本申请中不再设置耗尽层，而是在所述硅通孔的外侧设置环绕所述硅通孔的第一重掺杂区，所述第一重掺杂区具有与所述半导体衬底不同的导电类型。
可选地，所述硅通孔呈圆柱形，所述介电层和所述第一掺杂区环绕所述硅通孔设置。在所述硅通孔周围的半导体衬底201内形成第一重掺杂区202，所述第一重掺杂区202围绕硅通孔形成环状。
请参考图3A，为本发明实施例的硅通孔测试结构的俯视结构示意图，在本实施例中，当所述硅通孔的横截面的形状为圆形时，所述第一重掺杂区202为圆环，且所述圆环到硅通孔的侧壁有一定的距离。
在其他实施例中，当所述硅通孔的横截面的形状为正方形、长方形时，所述第一重掺杂区202为矩形环，所述矩形环到硅通孔的侧壁有一定的距离。
其中，所述第一重掺杂区202通过离子注入的工艺在所述半导体衬底201内形成，使得所述第一重掺杂区202的表面与半导体衬底201的表面持平。
所述第一重掺杂区202的掺杂离子的类型与半导体衬底201的掺杂离子的类型不同，例如在本实施例中所述半导体衬底为P型半导体衬底，则所述第一重掺杂区202为N型重掺杂区域，例如注入P，以形成所述第一重掺杂区202。
其中，所述第一重掺杂区的掺杂浓度NA＝1E15cm-3。
进一步，在所述第一重掺杂区202的外侧还设置有第二重掺杂区205。
所述第二重掺杂区205的掺杂离子的类型与半导体衬底201的掺杂离子的类型相同，且所述第二重掺杂区205的掺杂离子的浓度大于所述半导体衬底201的掺杂离子的浓度。
在本实施例中，所述半导体衬底201的掺杂离子为P型离子，所述第二重掺杂区205的掺杂离子也为P型离子。
其中，所述第一重掺杂区202和所述第二重掺杂区205间隔设置，并且所述第二重掺杂区205并非完全环绕所述第一重掺杂区202，所述第二重掺杂区205设置于所述第一重掺杂区202的一侧，例如当所述硅通孔为圆柱形时，所述第一重掺杂区202呈圆环形包裹住所述硅通孔，而所述第二重掺杂区205仅在所述第一重掺杂区202的部分侧面的外侧形成，而并非在整个侧面。
在所述半导体衬底201、第一重掺杂区202表面形成有介电层206，所述介电层206的材料为氧化硅、掺磷硅酸盐玻璃(PSG)、掺硼磷硅酸盐玻璃(BPSG)或低K介质材料。在所述介电层206表面形成有互连结构。
其中，所述互连结构包括第一金属互连层207、第二金属互连层209和第三金属互连层208；
其中，所述第一金属互连层与所述第一重掺杂区电连接；
所述第二金属互连层与所述第二重掺杂区电连接；
所述第三金属互连层与所述硅通孔电连接。
在本发明实施例中，请参考图3B，所述第一金属互连层207通过其下方的第一导电通孔与所述第一重掺杂区电学连接，所述第二金属互连层208通过第二导电通孔与第二重掺杂区电学连接。所述与第一重掺杂区的相连接的金属互连层和与硅通孔主体相连接的第三金属互连层电学隔离，使得所述硅通孔中的导电材料与第一重掺杂区202电学隔离。
由于所述硅通孔测试结构是用来测试半导体制作工艺中形成的硅通孔的深度和绝缘层的绝缘性是否符合标准值，因此，所述硅通孔测试结构中的硅通孔和绝缘层与形成于芯片上的硅通孔和绝缘层在同一工艺中形成，通过检测所述硅通孔测试结构中的硅通孔和绝缘层的性能来获得该半导体工艺形成的硅通孔和绝缘层的性能是否合格，从而对不合格品进行报废，并对工艺进行调整，提高了最终的成品率。
在其他实施例中，在芯片上形成硅通孔、绝缘层、导电材料后，在全部或部分硅通孔周围的半导体衬底内进行离子注入形成第一重掺杂区，可通过逐个检测所述硅通孔的深度和绝缘层的绝缘性能，可获得该半导体工艺形成的硅通孔和绝缘层是否合格，从而对筛选出不合格品进行报废，并对工艺进行调整，提高了最终的成品率。
在本申请中为了提高灵敏度不再设置耗尽层，而是在所述硅通孔的外侧设置所述第一重掺杂区和第二重掺杂区，并且所述第一重掺杂区和第二重掺杂区具有不同的导电类型，当所述硅通孔施加偏置电压、所述第一重掺杂区和所述第二重掺杂区电连接接地端时，靠近所述硅通孔侧壁的所述半导体衬底形成反转层。
在该实施例中产生所述反转层所需要的阈值电压并不需要很高，仅需要0.5-1.0V左右的电压，例如0.77V等。
当所述硅通孔施加偏置电压、所述第一重掺杂区和所述第二重掺杂区电连接接地端时，靠近所述硅通孔侧壁的所述半导体衬底形成反转层。通过所述设置既可以通过测量是否有漏电流来判断绝缘层是否完整，又可以通过测量电容值来判断硅通孔的深度是否达到标准值，而且所述漏电流以及所述电容值更加准确同时检测的灵敏更高，从而更加准确的测试所述绝缘层是否完整和硅通孔的深度是否达到标准值。
实施例二
本发明实施例还提供了一种利用所述硅通孔测试结构测试硅通孔表面的绝缘层完整性的测试方法，请参考图1，为所述测试方法的流程示意图，具体包括：
提供所述硅通孔测试结构，将所述硅通孔主体电连接至偏置电压电源，所述第一重掺杂区和所述第二重掺杂区电连接至接地端；
检测所述硅通孔主体和所述第一重掺杂区之间的漏电流，并将所述漏电流与参考漏电流进行比较，判断硅通孔表面的绝缘层是否完整。
其中，当检测的漏电流大于所述参考漏电流，则所述绝缘层厚薄不均，所述绝缘层的绝缘性能没达到要求，所述硅通孔侧壁和底部表面的绝缘层完整性不佳。
可选地，所述参考漏电流为1pA。
具体的，提供硅通孔测试结构，由于所述硅通孔测试结构的具体结构已在上述具体实施方式中作了说明，在此不作赘述。在所述硅通孔内的导电材料和第一重掺杂区202之间施加偏置电压，检测所述导电材料和第一重掺杂区之间的漏电流，并将所述漏电流与参考漏电流进行比较。
由于所述绝缘层的材料为氧化硅、氮化硅、氧化层-氮化层-氧化层的多层结构、氧化铪或氧化铝，当所述绝缘层的完整性保持良好，沉积形成的绝缘层的厚度均匀，所述绝缘层两侧的漏电流很小，通常小于1pA。将1pA作为参考漏电流，当检测的漏电流大于参考漏电流1pA，即表明所述绝缘层厚薄不均，所述绝缘层的绝缘性能没达到要求，所述硅通孔侧壁和底部表面的绝缘层完整性不佳。
由于绝缘层的绝缘性能没达到要求会导致所述硅通孔和半导体衬底之间有漏电流，严重影响最终芯片的电学性能，因此需要将检测出的不合格品筛选出，在进入后续的制程前被淘汰掉，提高了最后的成品率，而且利用本发明实施例的硅通孔测试结构只需要在硅通孔的周围形成一个环形的第一重掺杂区，所述第一重掺杂区可以在形成晶体管或其它器件时同时形成，不需要增加工艺步骤，也不需要再形成其他检测结构，测试简单方便。
实施例三
本发明实施例还提供了一种利用所述硅通孔测试结构测试硅通孔的深度是否合格的测试方法，请参考图2，为所述测试方法的流程示意图，具体包括：
提供所述硅通孔测试结构，将所述硅通孔主体电连接至偏置电压电源，所述第一重掺杂区和所述第二重掺杂区电连接至接地端；
检测所述硅通孔主体和第一重掺杂区之间的电容，获得对应的硅通孔的深度，并将所述测得的硅通孔的深度与标准值进行比较，判断硅通孔的深度是否合格。
可选地，所述硅通孔主体和所述第一重掺杂区之间的电容和硅通孔深度呈线性关系且正相关，在检测出所述硅通孔主体和所述第一重掺杂区之间的电容时，根据所述线性关系且正相关得到所述硅通孔深度。
具体的，提供硅通孔测试结构，由于所述硅通孔测试结构的具体结构已在上述具体实施方式中作了说明，在此不作赘述。将所述硅通孔主体电连接至偏置电压电源，所述第一重掺杂区和所述第二重掺杂区电连接至接地端，在所述硅通孔内的导电材料上施加偏置电压。
在本发明实施例中，在所述硅通孔内的导电材料相对应的金属互连层上连接有正电压，将所述第一重掺杂区和所述第二重掺杂区相对应的金属互连层接地，使得所述硅通孔内的导电材料和第一重掺杂区、第二重掺杂区之间施加有正向偏压。
由于所述半导体衬底100掺杂的杂质离子为P型离子，所述第一重掺杂区为N型离子，所述第二重掺杂区为P型离子，所述正向电压使得靠近硅通孔的半导体衬底形成反转层。
发明人经过研究发现，请参考图4，所述导电材料和第一重掺杂区202之间的电容和硅通孔深度呈线性关系且正相关。因此只要检测出所述导电材料和第一重掺杂区之间的电容，就能对应地获得所述硅通孔的深度，将所述测得的硅通孔的深度与标准值进行比较，从而检测出对应的硅通孔是否合格，将不合格的硅通孔对应的芯片在进入后续的制程前被淘汰掉，提高了最后的成品率。所述标准值为工艺设计时要求的硅通孔的深度。
利用本发明实施例的硅通孔测试结构只需要在硅通孔的周围形成一个环形的第一重掺杂区和部分环绕所述第一重掺杂区的第二重掺杂区，所述第一重掺杂区和所述第二重掺杂区可以在形成晶体管或其它器件时同时形成，不需要增加工艺步骤，也不需要再形成其他检测结构，测试简单方便。
综上，本发明实施例的硅通孔测试结构将形成环状的第一重掺杂区设置在硅通孔的周围，利用所述硅通孔测试结构，当偏置电压施加在硅通孔的硅通孔和第一重掺杂区两端，既可以通过测量两者之间是否有漏电流来判断绝缘层是否完整，又可以通过测量两者之间的电容值来判断硅通孔的深度是否达到标准值，一举两得，且所述第一重掺杂区可以在形成晶体管或其它器件时同时形成，不需要增加工艺步骤，也不需要再形成其他检测结构，结构简单。
利用本发明实施例的硅通孔测试结构测试硅通孔表面的绝缘层完整性，只需要检测所述硅通孔和第一重掺杂区之间的漏电流，并将所述漏电流与参考漏电流进行比较，即可判断硅通孔表面的绝缘层是否完整，测试简单方便。
利用本发明实施例的硅通孔测试结构测试硅通孔的深度是否合格，只需要检测所述硅通孔和第一重掺杂区之间的电容，获得对应的硅通孔的深度，并将所述测得的硅通孔的深度与标准值进行比较，判断硅通孔的深度是否合格，测试简单方便。
更进一步，在硅通孔测试结构中，除了在所述硅通孔结构中在所述硅通孔的外侧环绕设置与半导体衬底掺杂类型不同的第一重掺杂区，还同时在所述第一重掺杂区的一侧形成与半导体衬底掺杂类型相同的第二重掺杂区，当所述硅通孔施加偏置电压、所述第一重掺杂区和所述第二重掺杂区电连接接地端时，靠近所述硅通孔侧壁的所述半导体衬底形成反转层。通过所述设置既可以通过测量是否有漏电流来判断绝缘层是否完整，又可以通过测量电容值来判断硅通孔的深度是否达到标准值，而且所述漏电流以及所述电容值更加准确和灵敏，从而更加准确的测试所述绝缘层是否完整和硅通孔的深度是否达到标准值。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (11)

1.一种硅通孔测试结构，其特征在于，包括：
半导体衬底，具有第一导电类型；
硅通孔，位于所述半导体衬底中，由内至外包括硅通孔主体和绝缘层；
第一重掺杂区，具有第二导电类型，位于所述半导体衬底内且围绕并包裹住所述硅通孔设置，以消除耗尽电容，所述绝缘层的外侧所述硅通孔主体和所述第一重掺杂区之间的电容和硅通孔深度呈线性关系且正相关；
第二重掺杂区，具有第一导电类型，位于所述半导体衬底内且间隔的设置于所述第一重掺杂区的外侧；
互连结构，分别与所述硅通孔、所述第一重掺杂区和所述第二重掺杂区电连接，其中，所述硅通孔主体电连接至偏置电压电源，所述第一重掺杂区和所述第二重掺杂区电连接至接地端。
2.根据权利要求1所述的硅通孔测试结构，其特征在于，所述第一重掺杂区围绕所述硅通孔形成环状。
3.根据权利要求1所述的硅通孔测试结构，其特征在于，当在所述硅通孔上施加偏置电压并将所述第一重掺杂区和所述第二重掺杂区电连接接地端时，靠近所述硅通孔侧壁的所述半导体衬底形成反转层。
4.根据权利要求1所述的硅通孔测试结构，其特征在于，所述硅通孔测试结构还包括介电层，所述介电层位于所述半导体衬底上，所述互连结构形成于所述介电层中。
5.根据权利要求1所述的硅通孔测试结构，其特征在于，所述互连结构包括第一金属互连层、第二金属互连层和第三金属互连层；
其中，所述第一金属互连层与所述第一重掺杂区电连接；
所述第二金属互连层与所述第二重掺杂区电连接；
所述第三金属互连层与所述硅通孔电连接。
6.根据权利要求5所述的硅通孔测试结构，其特征在于，所述第一金属互连层通过其下方的第一通孔与所述第一重掺杂区电连接；
所述第二金属互连层通过其下方的第二通孔与所述第二重掺杂区电连接。
7.一种利用如权利要求1所述的硅通孔测试结构测试硅通孔的深度的测试方法，其特征在于，包括：
提供所述硅通孔测试结构，所述硅通孔主体和所述第一重掺杂区之间的电容和硅通孔深度呈线性关系且正相关，将所述硅通孔主体电连接至偏置电压电源，并将所述第一重掺杂区和所述第二重掺杂区电连接至接地端；
检测所述硅通孔主体和第一重掺杂区之间的电容，获得对应的硅通孔的深度，并将所述测得的硅通孔的深度与标准值进行比较，判断硅通孔的深度是否合格。
8.根据权利要求7所述的测试方法，其特征在于，在检测出所述硅通孔主体和所述第一重掺杂区之间的电容时，根据所述线性关系得到所述硅通孔深度。
9.一种利用如权利要求1所述的硅通孔测试结构测试硅通孔表面的绝缘层完整性的测试方法，其特征在于，包括：
提供所述硅通孔测试结构，将所述硅通孔主体电连接至偏置电压电源，并将所述第一重掺杂区和所述第二重掺杂区电连接至接地端；
检测所述硅通孔主体和所述第一重掺杂区之间的漏电流，并将所述漏电流与参考漏电流进行比较，判断硅通孔表面的绝缘层是否完整。
10.如权利要求9所述的测试方法，其特征在于，当检测的漏电流大于所述参考漏电流时，则所述绝缘层厚薄不均，所述绝缘层的绝缘性能没达到要求，所述硅通孔侧壁和底部表面的绝缘层完整性不佳。
11.如权利要求10所述的硅通孔测试结构的测试方法，其特征在于，所述参考漏电流为1pA。
CN201610881295.7A 2016-10-09 2016-10-09 一种硅通孔测试结构及其测试方法 Active CN107919291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610881295.7A CN107919291B (zh) 2016-10-09 2016-10-09 一种硅通孔测试结构及其测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610881295.7A CN107919291B (zh) 2016-10-09 2016-10-09 一种硅通孔测试结构及其测试方法

Publications (2)

Publication Number Publication Date
CN107919291A CN107919291A (zh) 2018-04-17
CN107919291B true CN107919291B (zh) 2020-08-18

Family

ID=61891690

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610881295.7A Active CN107919291B (zh) 2016-10-09 2016-10-09 一种硅通孔测试结构及其测试方法

Country Status (1)

Country Link
CN (1) CN107919291B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130446B (zh) * 2020-01-16 2022-03-22 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2385551A1 (en) * 2010-05-07 2011-11-09 Ipdia Silicon substrate wafer and test method
CN103137511A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 硅通孔测试结构及对应的测试方法
CN203631539U (zh) * 2013-12-09 2014-06-04 中芯国际集成电路制造(北京)有限公司 硅通孔测试结构
CN104237640A (zh) * 2013-06-18 2014-12-24 爱思开海力士有限公司 用于半导体器件的测试电路和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012242178A (ja) * 2011-05-17 2012-12-10 Advanced Systems Japan Inc バーチカルプローブおよびそれを用いたプローブヘッド
CN103137604A (zh) * 2011-11-29 2013-06-05 上海华虹Nec电子有限公司 一种穿过硅片接触孔的电阻测试结构及测试方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2385551A1 (en) * 2010-05-07 2011-11-09 Ipdia Silicon substrate wafer and test method
CN103137511A (zh) * 2011-11-25 2013-06-05 中芯国际集成电路制造(上海)有限公司 硅通孔测试结构及对应的测试方法
CN104237640A (zh) * 2013-06-18 2014-12-24 爱思开海力士有限公司 用于半导体器件的测试电路和方法
CN203631539U (zh) * 2013-12-09 2014-06-04 中芯国际集成电路制造(北京)有限公司 硅通孔测试结构

Also Published As

Publication number Publication date
CN107919291A (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
CN103137511B (zh) 硅通孔测试结构及对应的测试方法
US8232115B2 (en) Test structure for determination of TSV depth
CN107452715B (zh) 用于测试晶体管结构的栅极绝缘的半导体器件和方法
US9627502B2 (en) Circuit arrangement and method of forming a circuit arrangement
CN102931170A (zh) 一种检测结构及形成方法和检测方法
CN102760726A (zh) 半导体检测结构及其形成方法、检测方法
CN110335861B (zh) 一种半导体器件及其制作方法
TW200814278A (en) A test structure and method for detecting charge effects during semiconductor processing
CN107346752A (zh) 半导体测试结构及其形成方法以及测试方法
CN107919291B (zh) 一种硅通孔测试结构及其测试方法
CN103822948B (zh) 半导体器件的测试方法
US8004290B1 (en) Method and apparatus for determining dielectric layer properties
CN108122885B (zh) 一种半导体器件及其制备方法、电子装置
US9865514B2 (en) Inline measurement of through-silicon via depth
JP2022509248A (ja) 垂直拡散プレートを有するコンデンサ構造
CN105206600B (zh) 半导体测试结构
US6300647B1 (en) Characteristic-evaluating storage capacitors
TWI645531B (zh) 用於減少矽穿孔（ｔｓｖ）電容變異性之具有改良基板接觸的矽穿孔
Agarwal et al. TSV integration on 20nm logic Si: 3D assembly and reliability results
US9455190B2 (en) Semiconductor apparatus having TSV and testing method thereof
CN111157152A (zh) 用于测量微电子元件分层金属化结构中机械应力的传感器
US20140332952A1 (en) Semiconductor structure and method for testing the same
US20230077851A1 (en) Semiconductor structure, memory, and crack testing method
WO2023040193A1 (zh) 半导体结构、存储器及裂纹测试方法
CN108321155B (zh) 基于bjt的集成电路抗静电转接板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant