JP2022509248A - 垂直拡散プレートを有するコンデンサ構造 - Google Patents

垂直拡散プレートを有するコンデンサ構造 Download PDF

Info

Publication number
JP2022509248A
JP2022509248A JP2021530779A JP2021530779A JP2022509248A JP 2022509248 A JP2022509248 A JP 2022509248A JP 2021530779 A JP2021530779 A JP 2021530779A JP 2021530779 A JP2021530779 A JP 2021530779A JP 2022509248 A JP2022509248 A JP 2022509248A
Authority
JP
Japan
Prior art keywords
diffusion plate
vertical diffusion
sti
sti structure
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021530779A
Other languages
English (en)
Other versions
JP7178496B2 (ja
Inventor
チェン・リアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Publication of JP2022509248A publication Critical patent/JP2022509248A/ja
Application granted granted Critical
Publication of JP7178496B2 publication Critical patent/JP7178496B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66174—Capacitors with PN or Schottky junction, e.g. varactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Figure 2022509248000001
コンデンサ構造は、半導体基板と、半導体基板内の第１の垂直拡散プレートと、半導体基板内の、第１の垂直拡散プレートを取り囲む第１のＳＴＩ構造と、半導体基板内の、第１のＳＴＩ構造を取り囲む第２の垂直拡散プレートと、半導体基板内のイオンウェルと、を含む。イオンウェルは、第１の垂直拡散プレート、第１のＳＴＩ構造および第２の垂直拡散プレートの真下に配置される。第２の垂直拡散プレートは、コンデンサ構造のアノードに電気的に結合される。第１の垂直拡散プレートは、コンデンサ構造のカソードに電気的に結合される。

Description

本開示は、一般に、半導体技術の分野に関し、より詳細には、シリコン基板内に垂直に配置された拡散プレートを有するコンデンサ構造に関する。
当技術分野で知られているように、３Ｄ ＮＡＮＤは、記憶密度をより高く、ギガバイト当たりのコストをより低くするように容量を増加させるためにメモリセルを垂直に積み重ねるフラッシュメモリ技術である。
３Ｄ ＮＡＮＤ技術では、メモリセルは、高電圧で動作し、昇圧を実施するためにコンデンサが必要とされる。典型的には、ＭＯＳキャパシタ、ＭＯＭキャパシタ、またはポリ－トウ－ポリ（ｐｏｌｙ－ｔｏ－ｐｏｌｙ）キャパシタが、３Ｄ ＮＡＮＤチップ回路内で使用される。
３Ｄ ＮＡＮＤ技術は高密度および高容量に向かって、特に６４層方式から１２８層方式に移行するにつれて、デバイスの数およびトレースの数は大幅に増加しているが、その一方でチップの面積は本質的に変化していない。結果として、シリコンウェハおよびバックエンドルーティングのためのスペースはますます小さくなっている。従来のＭＯＳキャパシタまたはＭＯＭキャパシタは、通常、バックエンド段に大きなチップ面積または金属トレース面積を必要とし、大面積ＭＯＳキャパシタは、時間依存絶縁破壊（ＴＤＤＢ）の問題を引き起こす可能性がある。
したがって、回路要件を満たすための新規のコンデンサ構造が当技術分野において依然として必要とされており、同時に、このコンデンサ構造は、あまり多くの空間を占有する必要がない。
本開示の１つの目的は、上述の従来技術の欠点および欠陥を解決することができる、シリコン基板内に垂直に配置された拡散プレートを有するコンデンサ構造を提供することである。
本開示の１つの態様は、第１の導電型の半導体基板と、半導体基板内に配置された第１の導電型の第１の垂直拡散プレートと、半導体基板内に配置され、第１の垂直拡散プレートを囲む第１のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造と、半導体基板内に配置され、第１のＳＴＩ構造を囲む第１の導電型の第２の垂直拡散プレートと、半導体基板内に配置された第２の導電型のイオンウェルと、を含むコンデンサ構造を提供する。イオンウェルは、第１の垂直拡散プレート、第１のＳＴＩ構造および第２の垂直拡散プレートの真下に配置される。
いくつかの実施形態によれば、第１の導電型はＰ型であり、第２の導電型はＮ型である。
いくつかの実施形態によれば、イオンウェルは、第１の垂直拡散プレートを第２の垂直拡散プレートから絶縁する。
いくつかの実施形態によれば、第１の垂直拡散プレートは、第１の電圧に電気的に結合され、第２の垂直拡散プレートは、第２の電圧に電気的に結合され、第２の電圧は第１の電圧よりも高い。
いくつかの実施形態によれば、コンデンサが、第１の垂直拡散プレートと第２の垂直拡散プレートとの間に形成され、このときこれらのプレート間に挟まれた環状の第１のＳＴＩ構造は、コンデンサ誘電体層として作用する。
いくつかの実施形態によれば、コンデンサ構造は、第１の垂直拡散プレートの表面に配置された第１の導電型の第１の高濃度ドープ領域と、第２の垂直拡散プレートの表面に配置された第１の導電型の第２の高濃度ドープ領域と、をさらに含む。
いくつかの実施形態によれば、コンデンサ構造は、半導体基板内に配置された第２のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造であって、第２の垂直拡散プレート、第１のＳＴＩ構造、および第１の垂直拡散プレートを取り囲む、第２のＳＴＩ構造をさらに備える。
いくつかの実施形態によれば、第２のＳＴＩ構造、第２の垂直拡散プレート、第１のＳＴＩ構造は、第１の垂直拡散プレートと同心円状に配置される。
いくつかの実施形態によれば、第１の垂直拡散プレートおよび第２の垂直拡散プレートは、第１のＳＴＩ構造および第２のＳＴＩ構造によって画定され絶縁されたシリコン活性領域である。
いくつかの実施形態によれば、コンデンサ構造は、第１のＳＴＩ構造または第２のＳＴＩ構造の直接上面に受動素子をさらに備える。
いくつかの実施形態によれば、受動素子は、抵抗器を含む。いくつかの実施形態によれば、受動素子は、ポリシリコンを含む。
いくつかの実施形態によれば、コンデンサ構造は、第２のＳＴＩ構造、第２の垂直拡散プレート、第１のＳＴＩ構造、および第１の垂直拡散プレートを取り囲む第３の垂直拡散プレートと、第３の垂直拡散プレート、第２のＳＴＩ構造、第２の垂直拡散プレート、第１のＳＴＩ構造、および第１の垂直拡散プレートを取り囲む第３のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造と、をさらに備える。
いくつかの実施形態によれば、コンデンサ構造は、第３のＳＴＩ構造、第３の垂直拡散プレート、第２のＳＴＩ構造、第２の垂直拡散プレート、第１のＳＴＩ構造、および第１の垂直拡散プレートを取り囲む第４の垂直拡散プレートと、第４の垂直拡散プレート、第３のＳＴＩ構造、第３の垂直拡散プレート、第２のＳＴＩ構造、第２の垂直拡散プレート、第１のＳＴＩ構造、および第１の垂直拡散プレートを取り囲む第４のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造と、をさらに備える。
いくつかの実施形態によれば、第２の垂直拡散プレート、第４の垂直拡散プレートおよびイオンウェルは、アノードに電気的に結合され、第１の垂直拡散プレートおよび第３の垂直拡散プレートは、カソードに電気的に結合される。
いくつかの実施形態によれば、イオンウェルは、第４のＳＴＩ構造を取り囲む環状垂直部分を含む。
いくつかの実施形態によれば、半導体基板は、シリコン基板である。
本開示の別の態様は、第１の導電型の半導体基板と、半導体基板内に配置された第１の導電型の第１の垂直拡散プレートと、半導体基板内に配置され、第１の垂直拡散プレートを取り囲む第１のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造と、半導体基板内に配置され、第１のＳＴＩ構造を取り囲む第１の導電型の第２の垂直拡散プレートと、半導体基板内に配置された第２の導電型のイオンウェルと、を含むコンデンサ構造を提供する。イオンウェルは、第１の垂直拡散プレート、第１のＳＴＩ構造および第２の垂直拡散プレートの真下に配置される。第２の垂直拡散プレートは、コンデンサ構造のアノードに電気的に結合される。第１の垂直拡散プレートは、コンデンサ構造のカソードに電気的に結合される。
いくつかの実施形態によれば、コンデンサ構造は、半導体基板内に配置された第２のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造であって、第２の垂直拡散プレート、第１のＳＴＩ構造、および第１の垂直拡散プレートを取り囲む、第２のＳＴＩ構造をさらに備える。
いくつかの実施形態によれば、第２のＳＴＩ構造、第２の垂直拡散プレート、第１のＳＴＩ構造は、第１の垂直拡散プレートと同心円状に配置される。
本発明のこれらおよび他の目的は、様々な図および図面に示す好ましい実施形態の以下の詳細な説明を読めば、疑いなく当業者に明らかになるであろう。
本明細書に組み込まれ、本明細書の一部を形成する添付の図面は、本開示の実施形態を示し、説明と共に、本開示の原理を説明し、当業者が本開示を作成および使用することを可能にするのにさらに役立つ。
本発明の１つの実施形態による、半導体基板内に製造されるコンデンサ構造の例示的なレイアウト構造を示す概略図である。 図１の線Ｉ－Ｉ’に沿った概略断面図である。 本開示の別の実施形態による、コンデンサ構造を製造するための例示的な方法を示す概略断面図である。 本開示の別の実施形態による、コンデンサ構造を製造するための例示的な方法を示す別の概略断面図である。 本開示の別の実施形態による、コンデンサ構造を製造するための例示的な方法を示す別の概略断面図である
本開示の実施形態について、図面を参照しながら説明する。
ここで、本開示を理解および実施し、技術的効果を実現するために添付の図面に示す本発明の典型的な実施形態を詳細に参照する。以下の説明は、例としてのみなされており、本開示を限定するものではないことが理解され得る。本開示の様々な実施形態および互いに矛盾しない実施形態の様々な特徴は、様々な方法で組み合わせて再構成することができる。本開示の趣旨および範囲から逸脱することなく、本開示に対する修正、等価物、または改良は、当業者に理解可能であり、本開示の範囲内に包含されることが意図される。
本明細書における「１つの実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「典型的な実施形態（ａｎ ｅｘａｍｐｌｅ ｅｍｂｏｄｉｍｅｎｔ）」、「いくつかの実施形態（ｓｏｍｅ ｅｍｂｏｄｉｍｅｎｔｓ）」などへの言及は、説明する実施形態が特定の特徴、構造、または特性を含み得ることを示すが、すべての実施形態が必ずしも特定の特徴、構造、または特性を含むとは限らない場合があることが留意される。さらに、そのような語句は、必ずしも同じ実施形態を指すとは限らない。
さらに、特定の特徴、構造、または特性が一実施形態に関連して説明されるとき、明示的に説明されているか否かにかかわらず、他の実施形態に関わるそのような特徴、構造、または特性に影響を及ぼすことは、当業者の知識の範囲内である。
一般に、用語は、文脈における使用から少なくとも部分的に理解され得る。例えば、本明細書で使用するような「１つまたは複数」という用語は、文脈に少なくとも部分的に応じて、任意の特徴、構造、または特性を単数の意味で説明するために使用されてもよく、または特徴、構造、または特性の組み合わせを複数の意味で説明するために使用されてもよい。同様に、「１つの（ａ）」、「１つの（ａｎ）」、または「その（ｔｈｅ）」などの用語は、文脈に少なくとも部分的に応じて、単数形の用法を伝えるか、または複数形の用法を伝えると理解されてもよい。
本開示における「上に（ｏｎ）」、「上方に（ａｂｏｖｅ）」、および「覆って（ｏｖｅｒ）」の意味は、「上に（ｏｎ）」が何かの「直接上にある（ｄｉｒｅｃｔｌｙ ｏｎ）」ことを意味するだけでなく、間に中間特徴または層を有して何かの「上にある（ｏｎ）」の意味も含み、「上方に（ａｂｏｖｅ）」または「覆って（ｏｖｅｒ）」は、何かの「上方にある（ａｂｏｖｅ）」または何かを「覆ってある（ｏｖｅｒ）」の意味を意味するだけでなく、間に中間特徴または層を有さずに何かの「上方にある（ａｂｏｖｅ）」または「覆って（ｏｖｅｒ）ある」（すなわち何かの直接上にある）という意味も含むことができるように、最も広く解釈されるべきであることを容易に理解されよう。
さらに、「下（ｂｅｎｅａｔｈ）」、「下方（ｂｅｌｏｗ）」、「下側（ｌｏｗｅｒ）」、「上方（ａｂｏｖｅ）」、「上側（ｕｐｐｅｒ）」などの空間的に相対的な用語は、本明細書では、１つの要素または特徴と別の要素または特徴との関係を図に示すように説明するための説明を容易にするために使用され得る。
空間的に相対的な用語は、図に示す向きに加えて、使用中または動作中のデバイスの異なる向きを包含することを意図している。装置は、他の方向に向けられてもよく（９０度または他の向きに回転されてもよく）、本明細書で使用する空間的に相対的な記述子は、それに応じて同様に解釈されてもよい。
本明細書で使用する場合、「基板」という用語は、後続の材料層がその上に追加される材料を指す。基板自体をパターニングすることができる。基板の上部に加えられる材料は、パターニングすることができ、またはパターニングしないままであることもできる。さらに、基板は、シリコン、ゲルマニウム、ヒ化ガリウム、リン化インジウムなどの広範囲の半導体材料を含むことができる。あるいは、基板は、ガラス、プラスチック、またはサファイアウェハなどの非導電性材料から作製することができる。
本明細書で使用される場合、「層」という用語は、厚さを有する領域を含む材料部分を指す。層は、下にあるもしくは上にある構造の全体を覆って延びることができ、または下にあるもしくは上にある構造の範囲よりも小さい範囲を有してもよい。さらに、層は、連続構造の厚さよりも小さい厚さを有する均一または不均一な連続構造の領域であることができる。例えば、層は、連続構造の上面と底面との間、または上面および底面にある任意の対の水平面の間に位置することができる。層は、水平方向、垂直方向、および／またはテーパ面に沿って延びることができる。基板は、層とすることができ、その中に１つまたは複数の層を含むことができ、および／またはその上、その上方、および／またはその下方に１つまたは複数の層を有することができる。層は、複数の層を含むことができる。例えば、相互接続層は、（コンタクト、相互接続線、および／またはスルーホールが内部に形成される）１つまたは複数のコンダクタおよびコンタクト層と、１つまたは複数の誘電体層と、を含むことができる。
本明細書で使用する場合、用語「公称／名目上」は、製品またはプロセスの設計段階中に設定される構成要素またはプロセス動作の特性またはパラメータの所望のまたは目標の値を、所望の値より上および／または下の値の範囲を伴って指す。値の範囲は、製造プロセスにおける僅かな変動または公差によるものであることができる。本明細書で使用する場合、用語「約」は、対象の半導体デバイスに関連する特定の技術ノードに基づいて変化し得る所与の量の値を示す。特定の技術ノードに基づいて、用語「約」は、例えば、値の１０～３０％（例えば、値の±１０％、±２０％、または±３０％）の範囲内で変化する所与の量の値を示すことができる。
本開示は、シリコン基板内に垂直に配置された拡散プレートを有するコンデンサ構造に関する。前述のコンデンサ構造は、三次元（３Ｄ）ＮＡＮＤデバイスを形成するためにアレイウェハに接合することができるＣＭＯＳウェハ上に製造することができる。キャパシタ誘電体層として機能するシャロー・トレンチ・アイソレーション（ＳＴＩ）構造が、コンデンサ構造の垂直に配置された拡散プレート間に配置される。コンデンサ構造の底部におよび周囲に沿って、Ｎウェルがシリコン基板内に配置されて、反対の極性の拡散プレートを互いに電気的に絶縁する。前述のコンデンサ構造は、ポリシリコンゲート（ポリゲート）コンデンサ／抵抗器領域内に一体化されてよく、それにより、ＣＭＯＳウェハの空間を効率的に使用することができ、単位面積当たりのキャパシタンスを増加させることができる。
図１および図２を参照されたい。図１は、本発明の１つの実施形態による、半導体基板内に製造されるコンデンサ構造の例示的なレイアウト構造を示す概略図である。図２は、図１の線Ｉ－Ｉ’に沿った概略断面図である。図面を通して示すコンデンサ構造の要素またはレイアウトの形状は、例示のみを目的としていることを理解されたい。本開示の様々な実施形態に従って、異なる形状またはレイアウトを使用することができる。
図１および図２に示すように、コンデンサ構造１は、シリコンなどの半導体材料の半導体基板１００内のポリゲートコンデンサ／抵抗器領域（Ｐ２領域）内に構築することができるが、これに限定されない。本開示の１つの実施形態によれば、半導体基板１００は、Ｐ型シリコン基板であってよい。しかし、他の実施形態によれば、シリコン・オン・インシュレータ（ＳＯＩ）基板またはエピタキシャル基板などの他の半導体基板が使用されてもよいことを理解されたい。
Ｐ型シリコン基板上に、（図示しない）複数のＣＭＯＳ回路素子を製造してＣＭＯＳウェハを形成することができる。ＣＭＯＳウェハは、アレイウェハ（またはメモリセルウェハ）に接合されて、三次元（３Ｄ）ＮＡＮＤデバイスを形成することができる。本開示のコンデンサ構造１は、３Ｄ ＮＡＮＤデバイスの動作中に電圧ブーストを実施するために必要な高容量を提供することができる。さらに、本開示のコンデンサ構造１は、現在のＣＭＯＳプロセスに適合する。本開示のコンデンサ構造１は、ＣＭＯＳ回路素子と一体的に製造される集積コンデンサ構造である。
図１および図２に示す非限定的な実施形態では、コンデンサ構造１は、第１のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造１０４によって取り囲まれた第１の垂直拡散プレート１１０を備える。上から見たとき、図１で分かり得るように、第１の垂直拡散プレート１１０は、その長軸または長辺が基準ｘ軸に沿って延び、その短辺が基準ｙ軸に沿って延びる長方形の形状を有することができる。第１のＳＴＩ構造１０４は、第１の垂直拡散プレート１１０を電気的に絶縁するリング状のトレンチ絶縁である。本開示の様々な実施形態によれば、第１の垂直拡散プレート１１０および第１のＳＴＩ構造１０４の異なる形状またはレイアウトを採用できることが、理解される。
本開示の１つの実施形態によれば、第１の垂直拡散プレート１１０は、第１のＳＴＩ構造１０４によって画定され絶縁されたシリコン活性領域である。本開示の１つの実施形態によれば、第１の垂直拡散プレート１１０は、Ｐ型ドープされる。例えば、ＣＭＯＳ論理回路領域内にイオンウェルを形成するために一般的に実行される適切なハードマスクを使用してイオンウェル注入プロセスを実行することにより、ホウ素などのＰ型ドーパントを、第１のＳＴＩ構造１０４によって画定され絶縁されたシリコン活性領域内に注入し、それによって第１の垂直拡散プレート１１０を形成することができる。第１の垂直拡散プレート１１０の表面には、高濃度Ｐ型ドープ領域（Ｐ＋領域）１１１が形成され得る。したがって、イオンウェル注入工程後の第１の垂直拡散プレート１１０のドーピング濃度は、半導体基板１００のドーピング濃度よりも高くなる。
本開示の１つの実施形態によれば、例えば、第１のＳＴＩ構造１０４は、次のステップを実行することによって形成され得るが、これには限定されない：（１）環状絶縁トレンチを半導体基板１００内にエッチングするステップ、（２）環状絶縁トレンチの内面上に酸化ケイ素または窒化ケイ素ライナなどのライナ層を形成するステップ、（３）環状絶縁トレンチを二酸化ケイ素またはＨＤＰＣＶＤ酸化物などのトレンチ充填絶縁層で充填するステップ、および（４）化学機械研磨（ＣＭＰ）を実行して、環状絶縁トレンチの外側の余分なトレンチ充填絶縁層を除去するステップ。
コンデンサ構造１は、第１のＳＴＩ構造１０４および第１の垂直拡散プレート１１０を取り囲む第２の垂直拡散プレート２１０をさらに備える。上方から見たとき、図１で分かり得るように、第２の垂直拡散プレート２１０は、環状の第１のＳＴＩ構造１０４を包囲する環状リングである。第２の垂直拡散プレート２１０は、第１のＳＴＩ構造１０４および第２のＳＴＩ構造１０５によって画定され絶縁される。第２のＳＴＩ構造１０５もまた、第２の垂直拡散プレート２１０を電気的に絶縁するリング状のトレンチ絶縁である。第２のＳＴＩ構造１０５は、前述のようなＳＴＩプロセスステップによって形成され得る。
本開示の１つの実施形態によれば、第２の垂直拡散プレート２１０は、第１のＳＴＩ構造１０４および第２のＳＴＩ構造１０５によって画定され絶縁されたシリコン活性領域である。本開示の１つの実施形態によれば、同様に、第２の垂直拡散プレート２１０は、Ｐ型ドープされる。例えば、ＣＭＯＳ論理回路領域内にイオンウェルを形成するために一般的に実行される適切なハードマスクを使用してイオンウェル注入プロセスを実行することにより、ホウ素などのＰ型ドーパントを、第１のＳＴＩ構造１０４および第２のＳＴＩ構造１０５によって画定され絶縁されたシリコン活性領域内に注入し、それによって第１の垂直拡散プレート１１０および第２の垂直拡散プレート２１０を形成することができる。第２の垂直拡散プレート２１０の表面には、高濃度Ｐ型ドープ領域（Ｐ＋領域）２１１が形成され得る。
本開示の１つの実施形態によれば、図２で分かり得るように、第１の垂直拡散プレート１１０と第２の垂直拡散プレート２１０との間にコンデンサＣ１（Ｓｉ対Ｓｉコンデンサ）を形成することができ、このときこれらのプレート間に挟まれた環状の第１のＳＴＩ構造１０４は、コンデンサ誘電体層として作用する。第１の垂直拡散プレート１１０上には、複数の第１の接触子ＣＴ１が、配置され得る。複数の第１の接触子ＣＴ１および金属相互接続部４１０を介して、第１の垂直拡散プレート１１０は、第１の電圧が供給されるコンデンサ構造１のカソードに電気的に結合され得る。第２の垂直拡散プレート２１０上には、複数の第２の接触子ＣＴ３が、配置され得る。複数の第２の接触子ＣＴ２および金属相互接続部４２０を介して、第２の垂直拡散プレート２１０は、第２の電圧が供給されるコンデンサ構造１のアノードに電気的に結合され得る。本開示の１つの実施形態によれば、第２の電圧は、第１の電圧よりも高い。
本開示の１つの実施形態によれば、第１の垂直拡散プレート１１０および第２の垂直拡散プレート２１０を互いに絶縁するために、高電圧Ｎウェル（ＨＶＮＷ）などのＮウェル１０１が、コンデンサ構造１の底部に設けられる。本開示の１つの実施形態によれば、半導体基板１００内に形成されたＮウェル１０１をコンデンサ構造１のアノード（または第２の電圧）に電気的に結合させることができ、それによって、Ｎウェル１０１と第１の垂直拡散プレート１１０の底部との間に逆バイアスＰＮ接合部１１３と、Ｎウェル１０１と第２の垂直拡散プレート２１０の底部との間に逆バイアスＰＮ接合部２１３と、を形成する。Ｎウェル１０１は、絶縁をもたらし、コンデンサ構造１と隣接する回路素子との間の干渉を防止することができる。
本開示の１つの実施形態によれば、逆バイアスＰＮ接合部１１３および逆バイアスＰＮ接合部２１３は、環状の第１のＳＴＩ構造１０４の底面および第２のＳＴＩ構造１０５の底面とほぼ同じ高さにすることができるが、これに限定されない。
本開示の１つの実施形態によれば、抵抗器などの受動素子３０２および３０４を第１のＳＴＩ構造１０４の上面に形成することができ、または抵抗器などの受動素子３０６を第２のＳＴＩ構造１０５の上面に形成することができる。本開示の１つの実施形態によれば、受動素子３０２、３０４、３０６は、ポリシリコンから構成されてもよいが、これに限定されない。本開示の１つの実施形態によれば、受動素子３０２、３０４、および３０６は、それぞれ第１のＳＴＩ構造１０４および第２のＳＴＩ構造１０５上にのみ形成される。図１に示す受動素子３０２、３０４、３０６のレイアウトおよび数は、例示のみを目的としていることが理解される。
本開示の１つの実施形態によれば、コンデンサ構造１は、第２のＳＴＩ構造１０５、第２の垂直拡散プレート２１０、第１のＳＴＩ構造１０４、および第１の垂直拡散プレート１１０を取り囲む第３の垂直拡散プレート１２０をさらに備えることができる。上方から見たとき、図１で分かり得るように、第３の垂直拡散プレート１２０は、環状の第２のＳＴＩ構造１０５を包囲する環状リングである。第３の垂直拡散プレート１２０は、第２のＳＴＩ構造１０５および第３のＳＴＩ構造１０６によって画定され絶縁される。第３のＳＴＩ構造１０６もまた、第３の垂直拡散プレート１２０を電気的に絶縁するリング状トレンチ絶縁である。第３のＳＴＩ構造１０６は、前述のようなＳＴＩプロセスステップによって形成され得る。本開示の１つの実施形態によれば、第３のＳＴＩ構造１０６、第３の垂直拡散プレート１２０、第２のＳＴＩ構造１０５、第２の垂直拡散プレート２１０、および第１のＳＴＩ構造１０４は、最も内側の第１の垂直拡散プレート１１０と同心円状に配置される。
本開示の１つの実施形態によれば、第３の垂直拡散プレート１２０は、第２のＳＴＩ構造１０５および第３のＳＴＩ構造１０６によって画定され絶縁されたシリコン活性領域である。本開示の１つの実施形態によれば、同様に、第３の垂直拡散プレート１２０は、Ｐ型ドープされる。例えば、ＣＭＯＳ論理回路領域内にイオンウェルを形成するために一般的に実行される適切なハードマスクを使用してイオンウェル注入プロセスを実行することにより、ホウ素などのＰ型ドーパントを、第２のＳＴＩ構造１０５および第３のＳＴＩ構造１０６によって画定され絶縁されたシリコン活性領域内に注入し、それによって第１の垂直拡散プレート１１０、第２の垂直拡散プレート２１０、および第３の垂直拡散プレート１２０を形成することができる。第３の垂直拡散プレート１２０の表面には、高濃度Ｐ型ドープ領域（Ｐ＋領域）１２１が、形成され得る。
本開示の１つの実施形態によれば、図２で分かり得るように、第２の垂直拡散プレート２１０と第３の垂直拡散プレート１２０との間にコンデンサＣ２（Ｓｉ対Ｓｉコンデンサ）を形成することができ、このときこれらのプレート間に挟まれた環状の第２のＳＴＩ構造１０５は、コンデンサ誘電体層として作用する。第３の垂直拡散プレート１２０上には、複数の第３の接触子ＣＴ３が、配置され得る。複数の第３の接触子ＣＴ３および金属相互接続部４１０を介して、第３の垂直拡散プレート１２０は、第１の電圧が供給されるコンデンサ構造１のカソードに電気的に結合され得る。したがって、本開示の１つの実施形態によれば、図２で分かり得るように、第１の垂直拡散プレート１１０および第３の垂直拡散プレート１２０は両方ともカソードに電気的に結合される。
本開示の１つの実施形態によれば、抵抗器などの受動素子３０８が、第３のＳＴＩ構造１０６の上面に形成され得る。本開示の１つの実施形態によれば、受動素子３０８は、ポリシリコンから構成されてもよいが、これに限定されない。本開示の１つの実施形態によれば、受動素子３０８は、第３のＳＴＩ構造１０６上にのみ形成される。図１に示す受動素子３０８のレイアウトおよび数は、例示のみを目的としていることが、理解される。
本開示の１つの実施形態によれば、コンデンサ構造１は、第３のＳＴＩ構造１０６、第３の垂直拡散プレート１２０、第２のＳＴＩ構造１０５、第２の垂直拡散プレート２１０、第１のＳＴＩ構造１０４、および第１の垂直拡散プレート１１０を取り囲む第４の垂直拡散プレート２２０をさらに備えることができる。上方から見たときに、図１で分かり得るように、第４の垂直拡散プレート２２０は、環状の第３のＳＴＩ構造１０６を取り囲む環状リングである。第４の垂直拡散プレート２２０は、第３のＳＴＩ構造１０６および第４のＳＴＩ構造１０７によって画定され絶縁される。第４のＳＴＩ構造１０７はまた、第４の垂直拡散プレート２２０を電気的に絶縁するリング状トレンチ絶縁である。第４のＳＴＩ構造１０７は、前述のようなＳＴＩプロセスステップによって形成され得る。本開示の１つの実施形態によれば、第４のＳＴＩ構造１０７、第４の垂直拡散プレート２２０、第３のＳＴＩ構造１０６、第３の垂直拡散プレート１２０、第２のＳＴＩ構造１０５、第２の垂直拡散プレート２１０、および第１のＳＴＩ構造１０４は、最も内側の第１の垂直拡散プレート１１０と同心円状に配置される。
本開示の１つの実施形態によれば、第４の垂直拡散プレート２２０は、第３のＳＴＩ構造１０６および第４のＳＴＩ構造１０７によって画定され絶縁されたシリコン活性領域である。本開示の１つの実施形態によれば、同様に、第４の垂直拡散プレート２２０は、Ｐ型ドープされる。例えば、ＣＭＯＳ論理回路領域内にイオンウェルを形成するために一般的に実行される適切なハードマスクを使用してイオンウェル注入プロセスを実行することにより、ホウ素などのＰ型ドーパントを、第３のＳＴＩ構造１０６および第４のＳＴＩ構造１０７によって画定され絶縁されたシリコン活性領域内に注入し、それによって第１の垂直拡散プレート１１０、第２の垂直拡散プレート２１０、第３の垂直拡散プレート１２０、および第４の垂直拡散プレート２２０を形成することができる。第４の垂直拡散プレート２２０の表面には、高濃度Ｐ型ドープ領域（Ｐ＋領域）２２１が、形成され得る。
本開示の１つの実施形態によれば、図２で分かり得るように、第３の垂直拡散プレート１２０と第４の垂直拡散プレート２２０との間にコンデンサＣ３（Ｓｉ対Ｓｉコンデンサ）を形成することができ、このときこれらのプレート間に挟まれた環状の第３のＳＴＩ構造１０６は、コンデンサ誘電体層として作用する。第４の垂直拡散プレート２２０上には、複数の第４の接触子ＣＴ４が、配置され得る。複数の第４の接触子ＣＴ４および金属相互接続部４２０を介して、第４の垂直拡散プレート２２０は、第２の電圧が供給されるコンデンサ構造１のアノードに電気的に結合され得る。したがって、本開示の１つの実施形態によれば、図２で分かり得るように、第２の垂直拡散プレート２１０および第４の垂直拡散プレート２２０は両方ともアノードに電気的に結合される。
本開示の１つの実施形態によれば、抵抗器などの受動素子３１０が、第４のＳＴＩ構造１０７の上面に形成され得る。本開示の１つの実施形態によれば、受動素子３１０は、ポリシリコンから構成されてもよいが、これに限定されない。本開示の１つの実施形態によれば、受動素子３１０は、第４のＳＴＩ構造１０７上にのみ形成される。図１に示す受動素子３１０のレイアウトおよび数は、例示のみを目的としていることが、理解される。
本開示の１つの実施形態によれば、Ｎウェル１０１は、第４のＳＴＩ構造１０７を取り囲む環状垂直部分１０１ａを備える。環状垂直部分１０１ａの表面には、高濃度Ｐ型ドープ領域（Ｐ＋領域）１０２が、形成され得る。環状垂直部分１０１ａには、複数の第５の接触子ＣＴ５が配置され得る。複数の第５の接触子ＣＴ５および金属相互接続部４２０を介して、Ｎウェル１０１は、第２の電圧が提供されるコンデンサ構造１のアノードに電気的に結合され得る。
構造的には、コンデンサ構造１は、第１の導電型の半導体基板１００と、半導体基板１００内に配置された第１の導電型の第１の垂直拡散プレート１１０と、半導体基板１００内に配置され、第１の垂直拡散プレート１１０を取り囲む第１のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造１０４と、半導体基板１００内に配置され、第１のＳＴＩ構造１０４を取り囲む第１の導電型の第２の垂直拡散プレート２１０と、半導体基板１００内に配置された第２の導電型のイオンウェル１０１と、を含む。イオンウェル１０１は、第１の垂直拡散プレート１１０、第１のＳＴＩ構造１０４および第２の垂直拡散プレート２１０の真下に配置される。
いくつかの実施形態によれば、第１の導電型はＰ型であり、第２の導電型はＮ型である。
いくつかの実施形態によれば、イオンウェル１０１は、第１の垂直拡散プレート１１０を第２の垂直拡散プレート２１０から絶縁する。
いくつかの実施形態によれば、第１の垂直拡散プレート１１０は、第１の電圧に電気的に結合され、第２の垂直拡散プレート２１０は、第２の電圧に電気的に結合され、第２の電圧は、第１の電圧よりも高い。
いくつかの実施形態によれば、第１の垂直拡散プレート１１０と第２の垂直拡散プレート２１０との間にコンデンサＣ１が形成され、このときこれらのプレート間に挟まれた第１のＳＴＩ構造１０４は、コンデンサ誘電体層として作用する。
いくつかの実施形態によれば、コンデンサ構造１は、第１の垂直拡散プレート１１０の表面に配置された第１の導電型の第１の高濃度ドープ領域１１１と、第２の垂直拡散プレート２１０の表面に配置された第１の導電型の第２の高濃度ドープ領域２１１と、をさらに含む。
いくつかの実施形態によれば、コンデンサ構造１は、半導体基板１００内に配置された第２のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造１０５をさらに備える。第２のＳＴＩ構造１０５は、第２の垂直拡散プレート２１０、第１のＳＴＩ構造１０４、および第１の垂直拡散プレート１１０を取り囲む。
いくつかの実施形態によれば、第２のＳＴＩ構造１０５、第２の垂直拡散プレート２１０、第１のＳＴＩ構造１０４は、第１の垂直拡散プレート１１０と同心円状に配置される。
いくつかの実施形態によれば、第１の垂直拡散プレート１１０および第２の垂直拡散プレート２１０は、第１のＳＴＩ構造１０４および第２のＳＴＩ構造１０５によって画定され絶縁されたシリコン活性領域である。
いくつかの実施形態によれば、コンデンサ構造１は、第１のＳＴＩ構造１０４または第２のＳＴＩ構造１０５の直接上面に受動素子３０２、３０６をさらに備える。
いくつかの実施形態によれば、受動素子３０２、３０６は、抵抗器を備える。いくつかの実施形態によれば、受動素子３０２，３０６は、ポリシリコンを含む。
いくつかの実施形態によれば、コンデンサ構造は、第２のＳＴＩ構造１０５、第２の垂直拡散プレート２１０、第１のＳＴＩ構造１０４、および第１の垂直拡散プレート１１０を取り囲む第３の垂直拡散プレート１２０と、第３の垂直拡散プレート１２０、第２のＳＴＩ構造１０５、第２の垂直拡散プレート２１０、第１のＳＴＩ構造１０４、および第１の垂直拡散プレート１１０を取り囲む第３のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造１０６と、をさらに備える。
いくつかの実施形態によれば、コンデンサ構造１は、第３のＳＴＩ構造１０６、第３の垂直拡散プレート１２０、第２のＳＴＩ構造１０５、第２の垂直拡散プレート２１０、第１のＳＴＩ構造１０４、および第１の垂直拡散プレート１１０を取り囲む第４の垂直拡散プレート２２０と、第４の垂直拡散プレート２２０、第３のＳＴＩ構造１０６、第３の垂直拡散プレート１２０、第２のＳＴＩ構造１０５、第２の垂直拡散プレート２１０、第１のＳＴＩ構造１０４、および第１の垂直拡散プレート１１０を取り囲む第４のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造１０７と、をさらに備える。
いくつかの実施形態によれば、第２の垂直拡散プレート２１０、第４の垂直拡散プレート２２０およびイオンウェル１０１は、アノードに電気的に結合され、第１の垂直拡散プレート１１０および第３の垂直拡散プレート１２０は、カソードに電気的に結合される。
いくつかの実施形態によれば、イオンウェル１０１は、第４のＳＴＩ構造１０７を取り囲む環状垂直部分１０１ａを含む。
いくつかの実施形態によれば、半導体基板１００は、シリコン基板である。
図３から図５を参照されたい。図３から図５は、本開示の別の実施形態によるコンデンサ構造を製造するための例示的な方法を示す概略断面図であり、同様の領域、層、または要素は、同様の符号で示されている。
図３に示すように、Ｐ型シリコン基板などの半導体基板１００のＰ２領域は、前述のようにＳＴＩプロセスにかけられ、それによって、例えば、第１のＳＴＩ構造１０４によって取り囲まれた第１の垂直拡散プレート１１０と、第２の垂直拡散プレート２１０と、第２のＳＴＩ構造１０５と、第３の垂直拡散プレート１２０と、第３のＳＴＩ構造１０６と、第４の垂直拡散プレート２２０と、第４のＳＴＩ構造１０７と、を含む活性領域およびＳＴＩ構造の同心リングを形成する。パターニングされたポリシリコン層が、ＳＴＩ構造上に形成される。パターニングされたポリシリコン層は、受動素子３０２～３１０などの受動素子を形成することができる。
図４に示すように、続いて、半導体基板１００のＰ２領域は、高電圧Ｎウェル注入などのイオンウェル注入にかけられる。例えば、半導体基板１００内に、リンまたはヒ素などのＮ型ドーパントを注入し、それによってＮウェル１０１を形成する。また、半導体基板１００のＰ２領域は、いくつかのイオン注入プロセスにかけられて、Ｐ型ドープされた第１の垂直拡散プレート１１０、Ｐ型ドープされた第２の垂直拡散プレート２１０、Ｐ型ドープされた第３の垂直拡散プレート１２０、Ｐ型ドープされた第４の垂直拡散プレート２２０、Ｐ＋領域１１１、１２１、２１１、２２１およびＮ＋領域１０２を形成する。
図５に示すように、誘電体層（図示せず）が、半導体基板１００上に堆積される。続いて、Ｐ＋領域１１１、１２１、２１１、２２１およびＮ＋領域１０２上にそれぞれ接触子ＣＴ１～ＣＴ５が、形成される。次に、ＣＭＯＳバックエンドオブラインプロセスを実行することによって、金属相互接続部４１０および４２０が、半導体基板１００上に形成される。いくつかの実施形態によれば、第２の垂直拡散プレート２１０、第４の垂直拡散プレート２２０およびイオンウェル１０１は、アノードノード（比較的高い電圧）に電気的に結合され、第１の垂直拡散プレート１１０および第３の垂直拡散プレート１２０は、カソードノード（比較的低い電圧）に電気的に結合される。このような構成を提供することによって、Ｐ型ドープ垂直拡散プレートとＮウェル１０１との間に逆バイアスＰＮ接合部１１３、２１３を形成することができ、それによってコンデンサ構造の絶縁を改善する。
当業者は、本発明の教示を保持しながら、デバイスおよび方法の多数の修正および変更を行うことができることを容易に理解するであろう。したがって、上記の開示は、添付の特許請求の範囲の範囲および境界によってのみ限定されると解釈されるべきである。

Claims (20)

  1. コンデンサ構造であって、
    第１の導電型の半導体基板と、
    前記半導体基板内に配置された前記第１の導電型の第１の垂直拡散プレートと、
    前記半導体基板内に配置された第１のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造であって、前記第１の垂直拡散プレートを取り囲む、第１のＳＴＩ構造と、
    前記半導体基板内に配置された前記第１の導電型の第２の垂直拡散プレートであって、前記第１のＳＴＩ構造を取り囲む、第２の垂直拡散プレートと、
    前記半導体基板内に配置された第２の導電型のイオンウェルと、を備え、
    前記イオンウェルは、前記第１の垂直拡散プレート、前記第１のＳＴＩ構造、および前記第２の垂直拡散プレートの真下に配置される、コンデンサ構造。
  2. 前記第１の導電型がＰ型であり、前記第２の導電型がＮ型であるか、または前記第１の導電型がＮ型であり、前記第２の導電型がＰ型である、請求項１に記載のコンデンサ構造。
  3. 前記イオンウェルが、前記第１の垂直拡散プレートを前記第２の垂直拡散プレートから絶縁する、請求項１に記載のコンデンサ構造。
  4. 前記第１の垂直拡散プレートが、第１の電圧に電気的に結合され、前記第２の垂直拡散プレートが、第２の電圧に電気的に結合され、前記第２の電圧は、前記第１の電圧よりも高い、請求項１に記載のコンデンサ構造。
  5. コンデンサが、前記第１の垂直拡散プレートと前記第２の垂直拡散プレートとの間に形成され、このときこれらプレート間に挟まれた前記第１のＳＴＩ構造は、コンデンサ誘電体層として作用する、請求項１に記載のコンデンサ構造。
  6. 前記第１の垂直拡散プレートの表面に配置された前記第１の導電型の第１の高濃度ドープ領域と、
    前記第２の垂直拡散プレートの表面に配置された前記第１の導電型の第２の高濃度ドープ領域と、をさらに備える、請求項１に記載のコンデンサ構造。
  7. 前記半導体基板内に配置された第２のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造であって、前記第２の垂直拡散プレート、前記第１のＳＴＩ構造、および前記第１の垂直拡散プレートを取り囲む、第２のＳＴＩ構造をさらに備える、請求項１に記載のコンデンサ構造。
  8. 前記第２のＳＴＩ構造、前記第２の垂直拡散プレート、前記第１のＳＴＩ構造が、前記第１の垂直拡散プレートと同心円状に配置される、請求項７に記載のコンデンサ構造。
  9. 前記第１の垂直拡散プレートおよび前記第２の垂直拡散プレートが、前記第１のＳＴＩ構造および前記第２のＳＴＩ構造によって画定され絶縁されたシリコン活性領域である、請求項７に記載のコンデンサ構造。
  10. 前記第１のＳＴＩ構造または前記第２のＳＴＩ構造の直接上面に受動素子をさらに備える、請求項７に記載のコンデンサ構造。
  11. 前記受動素子が、抵抗器を含む、請求項１０に記載のコンデンサ構造。
  12. 前記受動素子が、ポリシリコンを含む、請求項１０に記載のコンデンサ構造。
  13. 前記第２のＳＴＩ構造、前記第２の垂直拡散プレート、前記第１のＳＴＩ構造、および前記第１の垂直拡散プレートを取り囲む第３の垂直拡散プレートと、
    前記第３の垂直拡散プレート、前記第２のＳＴＩ構造、前記第２の垂直拡散プレート、前記第１のＳＴＩ構造、および前記第１の垂直拡散プレートを取り囲む第３のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造と、をさらに備える、請求項７に記載のコンデンサ構造。
  14. 前記第３のＳＴＩ構造、前記第３の垂直拡散プレート、前記第２のＳＴＩ構造、前記第２の垂直拡散プレート、前記第１のＳＴＩ構造、および前記第１の垂直拡散プレートを取り囲む第４の垂直拡散プレートと、
    前記第４の垂直拡散プレート、前記第３のＳＴＩ構造、前記第３の垂直拡散プレート、前記第２のＳＴＩ構造、前記第２の垂直拡散プレート、前記第１のＳＴＩ構造、および前記第１の垂直拡散プレートを取り囲む第４のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造と、をさらに備える、請求項１３に記載のコンデンサ構造。
  15. 前記第２の垂直拡散プレート、前記第４の垂直拡散プレートおよび前記イオンウェルが、アノードに電気的に結合され、前記第１の垂直拡散プレートおよび前記第３の垂直拡散プレートが、カソードに電気的に結合される、請求項１４に記載のコンデンサ構造。
  16. 前記イオンウェルが、前記第４のＳＴＩ構造を取り囲む環状垂直部分を含む、請求項１４に記載のコンデンサ構造。
  17. 前記半導体基板が、シリコン基板である、請求項１に記載のコンデンサ構造。
  18. コンデンサ構造であって、
    第１の導電型の半導体基板と、
    前記半導体基板内に配置された前記第１の導電型の第１の垂直拡散プレートと、
    前記半導体基板内に配置された第１のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造であって、前記第１の垂直拡散プレートを取り囲む、第１のＳＴＩ構造と、
    前記半導体基板内に配置された前記第１の導電型の第２の垂直拡散プレートであって、前記第１のＳＴＩ構造を取り囲む、第２の垂直拡散プレートと、
    前記半導体基板内に配置された第２の導電型のイオンウェルと、を備え、
    前記イオンウェルは、前記第１の垂直拡散プレート、前記第１のＳＴＩ構造、および前記第２の垂直拡散プレートの真下に配置され、前記第２の垂直拡散プレートは、前記コンデンサ構造のアノードに電気的に結合され、前記第１の垂直拡散プレートは、前記コンデンサ構造のカソードに電気的に結合される、コンデンサ構造。
  19. 前記半導体基板内に配置された第２のシャロー・トレンチ・アイソレーション（ＳＴＩ）構造であって、前記第２の垂直拡散プレート、前記第１のＳＴＩ構造、および前記第１の垂直拡散プレートを取り囲む、第２のＳＴＩ構造をさらに備える、請求項１８に記載のコンデンサ構造。
  20. 前記第２のＳＴＩ構造、前記第２の垂直拡散プレート、前記第１のＳＴＩ構造が、前記第１の垂直拡散プレートと同心円状に配置される、請求項１９に記載のコンデンサ構造。
JP2021530779A 2019-01-30 2019-01-30 垂直拡散プレートを有するコンデンサ構造 Active JP7178496B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/073987 WO2020154977A1 (en) 2019-01-30 2019-01-30 Capacitor structure having vertical diffusion plates

Publications (2)

Publication Number Publication Date
JP2022509248A true JP2022509248A (ja) 2022-01-20
JP7178496B2 JP7178496B2 (ja) 2022-11-25

Family

ID=66938503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021530779A Active JP7178496B2 (ja) 2019-01-30 2019-01-30 垂直拡散プレートを有するコンデンサ構造

Country Status (7)

Country Link
US (2) US10937912B2 (ja)
EP (1) EP3850665B1 (ja)
JP (1) JP7178496B2 (ja)
KR (1) KR102635376B1 (ja)
CN (2) CN109891585B (ja)
TW (1) TWI682551B (ja)
WO (1) WO2020154977A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113039643A (zh) 2020-09-02 2021-06-25 长江存储科技有限责任公司 半导体器件中的片上电容器及其形成方法
TWI753749B (zh) * 2020-11-13 2022-01-21 大陸商長江存儲科技有限責任公司 半導體元件中的片上電容器及其形成方法
US11854880B2 (en) * 2021-02-25 2023-12-26 Changxin Memory Technologies, Inc. Memory device and method for manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018274A1 (en) * 2005-06-30 2007-01-25 Dietrich Bonart Semiconductor circuit arrangement and method
JP2008091451A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 半導体装置
JP2008117996A (ja) * 2006-11-07 2008-05-22 Matsushita Electric Ind Co Ltd 半導体装置
JP2012079961A (ja) * 2010-10-04 2012-04-19 Denso Corp 半導体装置およびその製造方法
JP2014075499A (ja) * 2012-10-05 2014-04-24 Panasonic Corp 半導体装置および当該半導体装置を用いた半導体リレー
US9905707B1 (en) * 2016-10-28 2018-02-27 Globalfoundries Inc. MOS capacitive structure of reduced capacitance variability
WO2018048529A1 (en) * 2016-09-06 2018-03-15 Qualcomm Incorporated Deep trench active device with backside body contact

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319772B1 (en) * 2000-10-30 2001-11-20 Chartered Semiconductor Manufacturing Ltd. Method for making low-leakage DRAM structures using selective silicon epitaxial growth (SEG) on an insulating layer
US6828211B2 (en) 2002-10-01 2004-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench filled with two or more dielectrics for isolation and coupling or for stress control
US7321516B2 (en) * 2004-02-19 2008-01-22 Stmicroelectronics, S.R.L. Biasing structure for accessing semiconductor memory cell storage elements
US7227769B2 (en) * 2004-03-08 2007-06-05 Fujitsu Limited Semiconductor memory
JP4157528B2 (ja) * 2004-03-08 2008-10-01 富士通株式会社 半導体メモリ
US7193262B2 (en) * 2004-12-15 2007-03-20 International Business Machines Corporation Low-cost deep trench decoupling capacitor device and process of manufacture
US7494933B2 (en) * 2006-06-16 2009-02-24 Synopsys, Inc. Method for achieving uniform etch depth using ion implantation and a timed etch
US8410568B2 (en) * 2008-08-29 2013-04-02 Tau-Metrix, Inc. Integrated photodiode for semiconductor substrates
US8963223B2 (en) * 2010-03-01 2015-02-24 Broadcom Corporation Scalable integrated MIM capacitor using gate metal
US8334571B2 (en) * 2010-03-25 2012-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Junction varactor for ESD protection of RF circuits
CN102214640A (zh) * 2010-04-08 2011-10-12 联发科技股份有限公司 半导体装置
WO2012098635A1 (ja) 2011-01-17 2012-07-26 富士通株式会社 半導体装置及びその製造方法
CN102738128B (zh) * 2011-03-30 2015-08-26 香港科技大学 大电感值集成磁性感应器件及其制造方法
US8546243B2 (en) * 2011-05-24 2013-10-01 International Business Machines Corporation Dual contact trench resistor and capacitor in shallow trench isolation (STI) and methods of manufacture
CN102956620B (zh) * 2012-12-03 2017-03-01 上海集成电路研发中心有限公司 Mos晶体管结电容测试结构及表征方法
US9123540B2 (en) 2013-01-30 2015-09-01 Analog Devices, Inc. Apparatus for high speed signal processing interface
US9184281B2 (en) * 2013-10-30 2015-11-10 Infineon Technologies Ag Method for manufacturing a vertical semiconductor device and vertical semiconductor device
US9653342B2 (en) * 2014-11-19 2017-05-16 Texas Instruments Incorporated Trench having thick dielectric selectively on bottom portion
KR101872069B1 (ko) * 2015-05-22 2018-06-28 매그나칩 반도체 유한회사 플로팅 구조를 갖는 쇼트키 다이오드
US10134830B2 (en) * 2016-09-13 2018-11-20 Texas Instruments Incorporated Integrated trench capacitor
US9929148B1 (en) * 2017-02-22 2018-03-27 Globalfoundries Inc. Semiconductor device including buried capacitive structures and a method of forming the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018274A1 (en) * 2005-06-30 2007-01-25 Dietrich Bonart Semiconductor circuit arrangement and method
JP2008091451A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 半導体装置
JP2008117996A (ja) * 2006-11-07 2008-05-22 Matsushita Electric Ind Co Ltd 半導体装置
JP2012079961A (ja) * 2010-10-04 2012-04-19 Denso Corp 半導体装置およびその製造方法
JP2014075499A (ja) * 2012-10-05 2014-04-24 Panasonic Corp 半導体装置および当該半導体装置を用いた半導体リレー
WO2018048529A1 (en) * 2016-09-06 2018-03-15 Qualcomm Incorporated Deep trench active device with backside body contact
US9905707B1 (en) * 2016-10-28 2018-02-27 Globalfoundries Inc. MOS capacitive structure of reduced capacitance variability

Also Published As

Publication number Publication date
TW202029515A (zh) 2020-08-01
EP3850665A1 (en) 2021-07-21
CN111261617A (zh) 2020-06-09
JP7178496B2 (ja) 2022-11-25
US20210184055A1 (en) 2021-06-17
CN109891585A (zh) 2019-06-14
KR102635376B1 (ko) 2024-02-07
KR20210071042A (ko) 2021-06-15
EP3850665A4 (en) 2022-04-13
WO2020154977A1 (en) 2020-08-06
CN109891585B (zh) 2020-03-27
US11456390B2 (en) 2022-09-27
US10937912B2 (en) 2021-03-02
TWI682551B (zh) 2020-01-11
EP3850665B1 (en) 2023-11-15
CN111261617B (zh) 2021-02-19
US20200243692A1 (en) 2020-07-30

Similar Documents

Publication Publication Date Title
US7193262B2 (en) Low-cost deep trench decoupling capacitor device and process of manufacture
US11456390B2 (en) Capacitor structure having vertical diffusion plates
US10164005B2 (en) Deep trench capacitor with a filled trench and a doped region serving as a capacitor electrode
US9041154B2 (en) Contact structure and semiconductor memory device using the same
US11552089B2 (en) Three-dimensional memory devices and methods for forming the same
US11302711B2 (en) Three-dimensional memory devices having a backside trench isolation and methods for forming the same
US20120261804A1 (en) Vertical substrate diode, method of manufacture and design structure
US10777690B2 (en) Capacitor structure having vertical diffusion plates
US11127640B2 (en) Semiconductor device and method of manufacturing the same
WO2022047644A1 (en) On-chip capacitor structures in semiconductor devices
US6528383B1 (en) Simultaneous formation of deep trench capacitor and resistor
US6541325B2 (en) Method for fabricating a capacitor device with BiCMOS process and the capacitor device formed thereby
WO2022047645A1 (en) Methods for forming on-chip capacitor structures in semiconductor devices
CN114883327A (zh) Dram及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221114

R150 Certificate of patent or registration of utility model

Ref document number: 7178496

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150