CN102044464A - 在后段工艺期间关于层特性的电容性监控方法 - Google Patents

Abstract

本发明提供有关于半导体器件在后段工艺期间关于层特性的电容性监控方法。于一个实施例中，一种方法包含步骤：形成第一电容器阵列，该第一电容器阵列包含第一与第二覆盖触点，该第一与第二覆盖触点分别形成在该多个后段层之中的不同一层中，测量该第一与第二覆盖触点之间的层间电容，以及将经测量的该层间电容转换成为该第一与第二覆盖触点之间的距离。

Description

在后段工艺期间关于层特性的电容性监控方法

技术领域

本发明一般而言关于半导体器件制造程序，更详而言之，是关于监控于后段工艺期间所形成的层的方法。

背景技术

于前段工艺期间，于半导体晶片上形成有多个半导体器件(例如：电晶体、电阻器、电容器及类似器件)。于后段(back end-of-the-line；BEOL)工艺期间，该等半导体器件经过互连以在该晶片上形成多个积体电路，该晶片接下来于晶片切单(wafer dicing)期间分割成为个别的晶粒。该等半导体器件的互连是经由形成多个BEOL层所实现，包含一些金属化层与一些金属间介电层(intermetal dielectric layer)。该等BEOL层分成为一些接续的金属层次，且各个金属层次皆是利用金属镶嵌法(damascene)或双重金属镶嵌法(dual damascene)技术所共同形成。举例而言，在经利用以形成M1金属层次的广义金属镶嵌法工艺期间，首先在经预先沉积的预先金属介电层(pre-metal dielectric layer)上方沉积金属间介电材料(intermetal dielectric material)；该金属间介电材料(IMD)经蚀刻以产生图案；以导电金属(conductive metal)(如铜)填充该图案；利用化学机械平坦化(chemical mechanical planarization；CMP)工艺移除过剩的铜，以在该IMD中产生一些金属互连线；并且接着在该经图案化的互连线与经预先沉积的IMD上方沉积额外的IMD(通常称作为“罩盖层”)。以类似的方式接续地形成额外的金属层次(例如：M2金属层次、M3金属层次等)，许多习知的积体电路总共包含高达12个金属层次。

为了工艺开发的目的，经常期望监控关于后段(BEOL)工艺期间所形成的层的特性。目前，有至少两种计量控制方法(metrological method)是经常被采用以监控BEOL层厚度。各种计量控制方法典型上皆于化学机械平坦化之后以及形成该罩盖层之前实施。于第一经共同采用的方法中，干涉计(interferometer)引导光束穿透该IMD并且对着设置于最上层金属层次之下相对较大的(例如：＞50微米)、未经图案化的垫片(pad)(“测量垫片”)。该光束反射自该测量垫片，回头传播穿透该IMD，且最终由光学接收器所接收。测量并利用入射与出射光波之间的相位变化，以评估覆盖该测量垫片的IMD厚度。经过比较，于第二经共同采用的计量控制方法中，散射计(scatterometer)引导电磁(例如：微波)能量束对着新形成的金属层次之IMD中所形成的类似晶格的金属结构(通常称作为”格状结构(grating structure)”)。当敲打该格状结构时，该光束关于该格状结构的深度发生散射。接着测量并利用该光束散射的角度，以评估该格状结构的深度，进而评估该经测量的金属层次中的金属互连线的深度。

上述各个计量控制方法皆限定于某些方面。举例而言，以干涉计与散射计为基础的方法两者皆有可靠度与精确度的限制。此外，实施上述计量控制方法皆需要独立的计量控制步骤与个别的工具组；因此，两种计量控制方法延长该半导体制作程序并且导致非所欲之CMP至罩盖时间延迟(CMP-to-capping time delay)，于该延迟期间该金属互连线可能发生氧化。进一步的缺点是，上述计量控制方法一般而言无法测量关于该等BEOL层的其他潜在有用特性；具体而言，两种方法一般而言皆无法测量遍布该等BEOL层的多个不同位置的介电常数，且以散射计为基础的方法进一步无法测量IMD厚度。上述以干涉计为基础的方法亦受限于数种独特的方式。举例而言，覆盖该测量垫片的IMD的CMP移除率经常不同于覆盖形成于经覆盖的金属层次中的金属互连线的IMD的移除率。因此，该测量垫片上方的IMD厚度经常不代表该经测量的金属层次上方的平均IMD厚度。再者，为了确保以干涉计为基础的测量具有足够的可靠度，该测量垫片可能必须具有最小厚度，该最小厚度不包含22奈米的半导体节点。其他进一步的缺点是，近来所使用的极低k值IMD材料能够使得金属互连线的厚度缩减至难以利用以干涉计为基础的方法精确地监控。最后，于CMP工艺期间，由于与所应用的泥浆发生化学反应，该极低k值IMD材料的光学特性(例如：反射率指标)亦可能发生变化，因此在以干涉计为基础的测量方法中引入其他的不精确性。

考量上述问题，期望提供适合用于监控关于半导体晶片的后段工艺期间所形成的层的一种或多种特性(如BEOL层厚度、孔过度蚀刻深度、及/或遍布该晶片的介电常数变化)的监控方法。较佳的情况是，能够利用现存的同轴电性测试设备可靠地实施此类监控方法的实施例，藉此排除对于个别工具组的需求并且将CMP至罩盖时间延迟最小化。亦期望此类监控方法的实施例能相容于极低k值IMD材料与等于或小于22奈米的半导体节点。经由接下来的详细说明书内容与附加权利要求书结合附加图式与先前所述的相关技术，本发明的其他特征与特性将变得清楚明了。

发明内容

本发明提供用在监控关于多个后段(BEOL)层的至少一种特性的方法的实施例。于一个实施例中，该方法包含步骤：在该多个后段层中形成第一电容器阵列，该第一电容器阵列包含第一与第二覆盖触点，该第一与第二覆盖触点分别形成于该多个后段层之中的不同一层中，测量该第一与第二覆盖触点之间的层间电容，并且将经测量的该层间电容转换成为该第一与第二覆盖触点之间的距离。

本发明进一步提供一种在半导体晶片上制造多个积体电路的方法的实施例。于一个实施例中，该方法包含步骤：于该半导体晶片上制作多个半导体器件，形成与该等半导体器件互连的多个后段(BEOL)层，并且于该半导体晶片上的多个位置点监控关于该等后段层的第一特性。该监控步骤包含子步骤：于该多个后段层之中的不同一层中分别形成该第一与第二覆盖触点，测量该第一与第二覆盖触点之间的层间电容，并且将经测量的该层间电容转换成为该第一与第二覆盖触点之间的距离。

本发明进一步用于制造积体电路的方法的实施例。在一个实施例中，该方法包含步骤：设置半导体晶片，在该晶片上制作半导体器件，并且形成与该等半导体器件互连的第一多个后段(BEOL)层。该第一夕个后段层系依据由以下步骤所预先决定的设计参数所形成，该等步骤包含：(i)于测试晶片上形成第二多个后段层；(ii)于该第二多个后段层之中的不同一层中分别形成第一与第二覆盖触点；(iii)测量该第一与第二覆盖触点之间的层间电容；以及(iv)将经测量的该层间电容转换成为该第一与第二覆盖触点之间的距离。

附图说明

于说明书内容中将配合以下图式对本发明进行说明，其中相同的元件将以类似的编号代表，且其中：

图1是半导体晶片的简化切面图，该半导体晶片包含依据示范实施例于后段(BEOL)工艺期间所形成的多个层中所形成的第一与第二电容器阵列；

图2是描绘示范后段层监控方法的流程图，该监控方法可实施于图1所描绘之后段层制作期间；

图3是图1所示的半导体晶片在形成金属互连线之后的简化切面图并且更详细地描绘出该第一与第二电容器阵列(以部分完成状态显示)，该等金属互连线包含于M2金属层次中；

图4是描绘层间电容(垂直轴)相对于触点至触点距离(水平轴)的图式，包含分别代表该第一与第二电容器阵列中覆盖触点的第一与第二校准曲线；

图5是图1所示的半导体晶片在形成金属互连线之后的简化切面图并且更详细地描绘出该第一与第二电容器阵列(再次，以部分完成状态显示)，该等金属互连线包含于M3金属层次中；以及

图6是第三电容器阵列的简化切面图，该第三电容器阵列可依据进一步实施例形成于图1所示的半导体晶片的后段层中。

具体实施方式

以下详细说明书内容的目的仅为示范，并非意图限制本发明或本发明的应用或使用。再者，并非意图以先前的发明所属之技术领域、先前技术、发明内容或者以下的详细说明书中任何经表达或暗示的理论来规范本发明。制造半导体器件与后段层的各种步骤是众所周知的，而为了简洁起见，于本说明书中将仅简要地提及或将完全省略，而不提供众所周知的工艺细节。

如同出现本说明书中者，措辞”后段(BEOL)层中所形成的触点”、措辞”第一金属层次中所形成的触点”与类似措辞是用以指出触点的至少一些部分(例如：经填充的沟槽或孔)是形成于特定BEOL层或金属层次中；因此，此类措辞并未排除形成为穿透该特定BEOL层或金属层次并且延伸进入或穿透额外BEOL层或金属层次的触点。再者，该名词”覆盖”是用以表示第一触点(或其他元件)是位于第二触点(或其他元件)的至少一些部分之上或上方。同样地，名词”经覆盖的”是用以表示第一触点(或其他元件)的一些部分是位于第二触点(或其他元件)的至少一些部分之下或下方。该等名词”覆盖”与”经覆盖的”一般而言是用以指出相对位置，因此并非指出覆盖或经覆盖的元件之间的直接接触。

图1是示范半导体晶片10的广义切面图，该半导体晶片10具有多个层半导体器件12形成于其上(晶片10部分显示于图1中且未依照比例绘制)。晶片10可为块体硅晶片、绝缘体上硅(silicon-on-insulator；SOI)、或其他任何含硅基板。半导体器件12是藉由一些层14而互连。层14是形成于晶片10的后段(BEOL)工艺期间，因此于本说明书中称作为BEOL层14。BEOL层14包含初始形成于半导体器件12上方的预先金属介电(PMD)层16。M1金属层次18接着形成于PMD层16上方，并且包含数个BEOL层。如上所述，便于利用金属镶嵌法或双重金属镶嵌法工艺形成M1金属层次18，其中金属间介电(IMD)材料(于图1中标示为”M1IMD本体20”)的第一层是沉积在PMD层16上方，并且经蚀刻而在其中产生图案。导电材料(如铜)接着沉积在该图案中。利用化学机械平坦化(CMP)工艺移除过剩的铜，以于IMD本体20中产生一些金属互连线(为清楚起见，未显示于图1中)。最后，第二层IMD(于图1中标示为”罩盖层22(capping layer)”)沉积于经图案化的互连线与IMD本体20上方。如图1中24所指出，接着形成适当的额外金属层次，以形成最后或终端金属层次26(terminal metal level)作为结束。如同M1金属层次18，终端金属层次26包含经图案化以包含金属互连线(未显示)的IMD本体29以及覆盖罩盖层31。尽管为了清楚起见未显示于图1中，但BEOL层14典型上将包含半导体工业上所习知的额外的层；例如：形成于终端金属层次26上方的钝化层(passivation layer)、以及包含于各个金属层次中的各种额外的层(例如：阻障薄膜、栓塞层(plug layer)、粘着薄膜(adhesion film)等)。

半导体晶片10描绘于图1的部分包含单一晶粒25，该晶粒25是于晶片切单期间与晶片10中所包含的其他晶粒(未显示)分隔开。可利用任何适合的方法实现晶片切单，如刻划(scribing)、破坏、物理锯切、或者雷射切割。如同特定范例，可利用切单锯(dicing saw)制作数个直线的切割，因而有效地移除晶粒25周围经选定的部分晶片10。沿着晶片10的多个直线区域可于切单工艺中被切除或刻划，该等直线区域通常称作为”切单线(dicing street)”，且于切单期间移除自晶片10的直线区域通常称作为”切面面积”。两个此类切面面积28与30显示于图1中，并且沿着晶粒25的相对两侧延伸。将可轻易体认到，形成于晶粒25上的电路布局典型上使得所有主动零件(亦即，半导体器件12)与该切面面积分隔达预定最小距离，以避免于切单期间发生损害。

于BEOL工艺期间，期望监控关于BEOL层14的各种特性，如层厚度。尽管目前有某些计量控制方法用以监控层厚度(如典型上需要个别工具组的计量控制方法)，但导致CMP至罩盖时间延迟，且一般而言会面临精确度不足以及如先前技术所述的其他限制。此外，习知的计量控制方法与上述的工具组类型典型上无法测量遍布晶片的不同位置的介电常数。为了克服这些限制，以下配合图2至图6说明BEOL层监控方法的示范实施例。根据该BEOL层监控方法，于BEOL工艺期间，至少有一个电容器阵列形成在BEOL层14中。尽管可在BEOL层14中形成单一电容器并且用以实现该监控方法的实施例，但是较佳的情况是，于不同的位置形成多个电容器阵列以监控遍布晶片10的一种或多种特性的一致性(uniformity)，如层厚度的一致性。于将电容器阵列利用在电路产品中的实施例中(与工艺开发相反)，该电容器阵列宜(至少部分地)形成于该等切面面积中，以使得能够用于功能性电路系统的最大面积。举例而言，如图1的断面线所描绘，第一与第二电容器阵列32与34可分别形成于晶片10的切面面积28与30中。

图2是描绘示范BEOL层监控方法40的流程图，该监控方法可实施于半导体晶片10的后段工艺期间，以监控关于BEOL层14(图1)的一种或多种特性。如上所述，根据监控方法40，第一与第二电容器阵列32与34可形成在BEOL层14中经选定的位置。图3是半导体晶片10在于M1罩盖层22上方局部形成M2金属层次38之后的简化切面图，并且更详细地描绘出经部分完成的第一与第二电容器阵列32与34。将注意到，于图3中，所描绘的M2金属层次38是在化学机械平坦化之后以及在罩盖之前。因此，于图3中，第一IMD层(标示为”M2IMD本体39”)已经沉积于M1金属层次18上方，且金属互连线(未显示)已经经由如先前所述的图案化、金属沉积、以及CMP工艺而形成于M2IMD本体39中。

请参照图1至图3全体，监控方法40起始于至少于M1金属层次18中形成第一触点(图2，步骤41)。举例而言，参照图3，于步骤41期间，电容器阵列32中的第一沟槽42与电容器阵列34中的第一沟槽44可分别形成于M1金属层次18的M1IMD本体20中。沟槽42与44是以导电材料(例如：铜)填充，并且可利用任何适合的工艺(包含上述类型的金属镶嵌法工艺)形成。因此，沟槽42与44以及类似的沟槽于本说明书中将分别称作为”经填充的沟槽”。然而，本文中所强调的措辞”经填充的沟槽”与类似措辞仅仅用以指出经沉积于产生在绝缘材料(例如：金属间介电材料)中的空间或空隙中的导电材料(例如：铜)足以形成如上述类型的电容性-耦合触点(capacitively-coupled contact)；因此，措辞”经填充的沟槽”与类似的措辞并未指出该IMD中所形成的空间或空隙的全部容积皆必须以导电材料填充。在形成M1IMD本体20、形成沟槽42与44、以及填充经填充的的沟槽42与44之后，M1罩盖层22形成于M1IMD本体18上方，如图3所示。

接下来，于监控方法402的步骤46(图2)，于覆盖该第一触点的M2金属层次38中至少形成有第二触点；例如：如图3所示，于步骤46期间，电容器阵列32中的第二经填充的沟槽48可形成于覆盖第一经填充的沟槽42的M2IM D本体39中(注意到，M2IMD本体39与第二经填充的沟槽48两者皆覆盖第一经填充的沟槽42)。于步骤46期间，电容器阵列34中的第二经填充的沟槽50亦可形成于覆盖第一经填充的沟槽44的M2IMD本体39中(再次注意到，M2IMD本体39与第二经填充的沟槽50两者皆覆盖第一经填充的沟槽44)。电容器阵列32中各个经填充的沟槽宜形成为具有实质上相等的尺寸，更具体而言，是实质上相等的上侧与下侧表面面积。同样地，电容器阵列34中各个经填充的沟槽宜形成为具有实质上相等的上侧与下侧表面面积。阵列32中所包含的经填充的沟槽的尺寸实质上可完全相同于阵列34中所包含的沟槽的尺寸；然而，较佳的情况是，电容器阵列32与电容器阵列34的预定沟槽尺寸，尤其是沟槽的上侧与下侧表面面积是不同的，使得阵列32与34之间的介电常数的变异能够以上述方式配合方程式1至3反推计算得到。

继续参照图2所描绘的示范监控方法40，在于M2金属层次38中形成经填充的沟槽48与50之后，实施计量控制子程序52的第一迭代(步骤46)。计量控制子程序52宜实施于M2IMD本体39的平坦化之后以及于M2IMD本体39上方形成罩盖层之前，因而宜实施于M2金属层次38完成之前。对于电容器阵列32与电容器阵列34两者皆实施计量控制子程序52；然而，为了说明起见，以下将主要配合电容器阵列32说明计量控制子程序52。开始计量控制子程序52(图2，步骤54)，测量该经曝露的触点与该经覆盖的触点之间的层间电容；因此，于示范的电容器阵列32中，测量经填充的沟槽48与经填充的沟槽42之间的层间电容(于图3中标示为”C_2a”)。便于利用现存用以测试电路功能性的同轴测试(in-line testing；ILT)设备测量该层间电容。如同特定范例，于同轴测试期间，第一电性探针放置成与经填充的沟槽48接触，第二电性探针放置成与经填充的沟槽42接触，并且记录该等探针之间的电容值。以此方式，于ILT步骤期间，可同轴地测量该层间电容，而无须个别的计量控制步骤或独立的工具组，如干涉计或散射计。应留意到，关于覆盖触点之间电容测量的参数可添加至先前已存在的同轴测试码，以进一步简化该监控程序。

再者，于计量控制子程序52的步骤56期间，利用校准曲线将于步骤54期间经测量的该层间电容转换成为触点至触点距离(contact-to-contact distance)。该校准曲线是预先建立的功能，描述电容器阵列32中所包含的覆盖触点(例如：经填充的沟槽48与42)的层间电容相对于触点至触点距离。图4提供第一校准曲线58的范例，该校准曲线58可用以将该层间电容(C_2a)转换成为经填充的沟槽48与42之间的距离。于此特定范例中，校准曲线58表示该层间电容的自然对数(natural log)(垂直轴)相对于第一经填充的沟槽42与第二经填充的沟槽48的自然对数(水平轴)。尽管可利用任何适合的方法产生校准曲线58，但校准曲线58宜采用以下方式产生。首先，实施一系列装配实验(set-up experimemt)，其中制作包含实质上完全相同于经填充的沟槽48与42的覆盖触点(例如：尺寸与经填充的沟槽48与42完全相同的多个经填充的沟槽)的测试晶片，但是该等覆盖触点以已知或经测量的距离分隔开。可藉由利用CMP工艺及/或藉由利用扫描式电子显微镜或其他仪器测量覆盖触点之间的间隙将各个金属层次平坦化至所欲之厚度来控制该等覆盖触点之间的距离。接着对于各个测试晶片测量覆盖触点之间的层间电容，并且编译(compile)所产生的资料(经测量的层间电容相对于已知的触点至触点距离)，以产生校准曲线58。应注意到，用以于测试晶片中形成该等罩盖层的传统习知的工艺具有高度可控制性；因此，各个测试晶片的罩盖层厚度实质上可保持不变，而电容的变化可完全归因于覆盖触点之间IMD厚度的变异。于计量控制子程序52的步骤56期间(图2)，所产生的校准曲线接着用以将该层间电容转换成为触点至触点距离。

进至计量控制子程序52的步骤60(图2)，于步骤56期间所建立的触点至触点距离用以决定关于BEOL层14的至少一种特性。举例而言，关于电容器阵列32(图3)，经填充的沟槽48的下侧表面与经填充的沟槽42的上侧表面之间的距离是代表M1罩盖层22与IMD本体39位于沟槽48之下的部分的累积厚度。当M1罩盖层22的厚度为已知时，可轻易地决定IMD本体39位于沟槽48之下的部分的厚度。再者，于许多实施例中，经填充的沟槽48的深度将为实质上已知的或者将为可利用传统习知手段测量得到的，如原子力显微术(atomic force microscopy)或者探针轮廓仪(stylus profiler)技术。于此种情况下，可例如藉由增加经填充的沟槽48所覆盖的IMD本体39的部分厚度至经填充的沟槽48的深度来决定金属层次38的总厚度。当电容器阵列32形成为包含额外的触点行(columns ofcontact)(例如：经填充的沟槽或孔)时，亦可决定关于M2金属层次38与更一般而言关于BEOL层14的额外特性，该额外的触点行将配合图6详细说明。

图5是半导体晶片10在于M2罩盖层64上方部分形成M3金属层次62之后的简化切面图，该M2罩盖层64包含于M2金属层次38中并且形成于M2IMD本体39上方。将注意到，于图5中，所描绘的是化学机械平坦化之后以及罩盖之前的M3金属层次62。因此，于图5中，第一IMD层(标示为”M3IMD本体63”)已经沉积于M2金属层次38上方，而金属互连线(未显示)已经经由如上所述的图案化、金属沉积、以及CMP工艺形成于M3IMD本体63中。依据监控方法40(图2)，形成有BEOL层14以包含电容器阵列32与34(于图5中以部分完成状态显示)。如图5所指出，于覆盖该第二触点的金属层次中至少形成有该电容器阵列中的第三触点(图2，步骤66)。因此，关于电容器阵列32，第三经填充的沟槽68是形成于覆盖第二经填充的沟槽48的M3金属层次62中；而，关于电容器阵列34，第三经填充的沟槽70是形成于覆盖第二经填充的沟槽50上方的M3金属层次62中。

对于电容器阵列32而言，实施计量控制子程序52的第二迭代，以测量第三经填充的沟槽68与第二经填充的沟槽48之间的层间电容(C_3a)。接着利用预先建立的校准曲线将经填充的沟槽68与48之间的层间电容转换成为触点至触点距离，并且以上述方式利用该触点至触点距离决定关于M3金属层次62的至少一种特性(例如：IMD本体63的厚度)。于所描绘的范例中，第三经填充的沟槽68的尺寸实质上与经填充的沟槽48与42完全相同；因此，用以转换第二经填充的沟槽48与第一经填充的沟槽42之间的层间电容的相同校准曲线(例如：图4的校准曲线58)可用以转换第三经填充的沟槽68与第二经填充的沟槽48之间经测量的层间电容。以同样方式对于电容器阵列34实施计量控制子程序52，以决定经填充的沟槽70与经填充的沟槽50之间的触点至触点距离以及电容器阵列34的M3金属层次62的厚度(或其他所欲之BEOL层特性)。

最后，于BEOL层监控方法40的步骤72(图2)，以上述方式于接下来的金属层次中形成额外的触点(例如：经填充的沟槽)以完成电容器阵列32与电容器阵列34。在形成电容器阵列32与电容器阵列34中各个新的触点之后，实施计量控制子程序52的迭代，以监控各个新形成的金属层次的所欲特性。应注意到，对多个电容器阵列(例如：电容器阵列32与电容器阵列34)实施BEOL层监控方法40，使以测量遍布半导体晶片10的不同位置的特性。举例而言，藉由测量电容器阵列32与电容器阵列34的层厚度，可监控遍布晶片10的层厚度的一致性。再者，如上所提及，当电容器阵列32中所包含的经填充的沟槽(例如：经填充的沟槽42、48及68)的上侧与下侧表面面积不同于电容器阵列34中所包含的经填充的沟槽(例如：经填充的沟槽44、50及70)的上侧与下侧表面面积时，可反推计算得到阵列32与阵列34的介电常数之间的变异。为了进一步描述这一点，除了上述校准曲线58以外，图4还描绘有第二校准曲线74。校准曲线74代表层间电容(垂直轴)相对于电容器阵列34中一对覆盖触点之间的距离(水平轴)，其中，电容器阵列34中各个经填充的沟槽分别具有预定表面面积(A₂)，该预定表面面积(A₂)大于阵列32中经填充的沟槽的预定表面面积(A₁)。以下方程式1与2分别表示第一与第二校准曲线58与74。

y₁＝ln(ε₀ε_r1A₁)                            方程式1

y₂＝ln(ε₀ε_r2A₂)                            方程式2

其中，ε_o是介电常数；ε_r1与ε_r2分别是用以于电容器阵列32与电容器阵列34形成金属间介电材料的绝缘材料的介电特性；而A₁与A₂分别是电容器阵列32与34中触点的预定表面面积。可结合方程式1与2产生方程式3。

$\ln \left({\mathrm{\ϵ}}_0{\mathrm{\ϵ}}_{r1}{A}_1\right)-\ln \left({\mathrm{\ϵ}}_0{\mathrm{\ϵ}}_{r2}{A}_2\right)=\ln (\frac{{\mathrm{\ϵ}}_{r1}}{{\mathrm{\ϵ}}_{r2}}\·\frac{A_1}{A_2})$ 方程式3

如上所述，电容器阵列32中所包含的各个经填充的沟槽的表面面积是经预定的，如同电容器阵列34中所包含的各个沟槽的表面面积。因此，A₁与A₂是已知的。再者，方程式3左侧的数值是于监控方法40期间经由对上述电容器阵列32与34实施计量控制子程序52所测量得到的。因此，可解出方程式3得到所欲的剩余变数比例(亦即，ε_r1/ε_r2)，以决定电容器阵列32的介电常数比上电容器阵列34的介电常数的比例。以此方式，可利用电容器阵列32与34决定半导体晶片10的经选定部分上方的介电常数变异。

先前已提供用于监控BEOL层特性的方法的至少一个示范实施例，该方法可同轴地实施且无须个别的计量控制步骤或工具组。上述该示范的BEOL层监控方法配合两个电容器阵列(例如：图1、图3、及图5所示的电容器阵列32与34)用以监控层厚度以及遍布晶片10的介电常数变异。于上述实施例中，电容器阵列32与34分别包含形成于接续的金属层次中的单一行经填充的沟槽；然而，于该BEOL层监控方法的进一步实施例中，该等电容器阵列可包含形成于经选定的金属层次中或穿透经选定的金属层次的多行触点(例如：经填充的沟槽或孔)，能够监控关于该等BEOL层的额外特性(例如：孔过度蚀刻深度)并且增加上述经监控的特性(例如：层厚度)的可信度。就这一点而言，图6是多行电容器阵列80的简化切面图，该多行电容器阵列80可形成于半导体晶片10的BEOL层14(图1)中，代替电容器阵列32及/或电容器阵列34。于图6所描绘的示范实施例中，BEOL层14包含八个金属层次M1至M8，包含八个罩盖层CL1至CL8；然而，不同实施例之间，BEOL层14的数量必然将有变化，于许多情况下，可能包含12个或更多个金属层次。金属层次M1至M8是利用如上所述的已知工艺与已知材料所形成。

电容器阵列80包含形成于经选定位置以及经选定的一层BEOL层14的一些导电(例如：铜)触点。如图6所描绘，电容器阵列80的触点是产生于经选定的BEOL层14中，以形成多个触点行(contact column)84、86、88、90、及92，该多个触点行于侧向上以预定区间(predetermined interval)分隔开。各个触点行因此包含一些覆盖、电容性耦合的触点。于所描绘的范例中，触点行84包含形成于接续的金属层次M1至M8中的八个覆盖的经填充的沟槽，且于图6中标示为”M8经填充的沟槽”、”M7经填充的沟槽”、”M6经填充的沟槽”等等。触点行86包含四个覆盖孔，该等孔分别延伸穿透上侧的金属层次并且延伸进入下侧的金属层次。于图6中，触点行86的孔是标示为该孔所延伸穿透的金属层次。因此，延伸穿透该M7金属层次并且延伸进入该M6金属层次的孔标示为图6的”M7孔”；延伸穿透该M5金属层次并且延伸进入该M4金属层次的孔标示为”M5孔”；诸如此类。触点行88包含形成于第一组间隔的金属层次(亦即，M7、M5、M3、及M1)中的四个覆盖的经填充的沟槽。同样地，触点行90包含四个覆盖的经填充的沟槽。触点行88与90中经填充的沟槽是以相同于触点行84的沟槽的方式标示。因此，触点行88中最上层的经填充的沟槽称作为”触点行88的M7经填充的沟槽”，同时触点行90中最上层的经填充的沟槽称作为”触点行90的M8经填充的沟槽”。最后，触点行92包含四个覆盖孔，各个覆盖孔皆延伸穿透上侧金属层次、延伸穿透经覆盖的罩盖层，并且延伸进入下侧金属层次。触点行92中所包含的孔是以相同于触点行86中所包含的孔的方式标示。因此，触点行92中最上层的孔延伸穿透该M8金属层次并且延伸进入该M7罩盖层，标示为”M8孔”。

除了各行的最下层触点以外，触点行84、86、88、90、及92中各个触点皆形成于经覆盖的触点上方。因此，参照触点行84，该M2经填充的沟槽一般而言覆盖该M1经填充的沟槽，该M3经填充的沟槽一般而言覆盖该M2经填充的沟槽，该M4经填充的沟槽一般而言覆盖该M3经填充的沟槽，诸如此类。各个触点行中垂直邻近的触点对(adjacent pairs of contacts)是由一层或多层的金属间介电材料所分隔开。因此，各个触点行中各个垂直邻近的触点对之间形成电容器。各个触点行中垂直邻近的触点对所产生的电容器于图6中是由该电容器主要形成于其上方的触点行与该金属层次所标示。因此，触点行84的M2经填充的沟槽与M1经填充的沟槽之间所形成的电容器于图6中标示为电容器”C_2a”；触点行86的M1孔与M3孔之间所形成的电容器标示为电容器”C_2b”；而触点行88的M1经填充的沟槽与M3经填充的沟槽之间所形成的电容器标示为电容器”C_2c”。相较之下，触点行84的M3经填充的沟槽与M2经填充的沟槽之间所形成的电容器于图6中标示为电容器”C_3a”。

于图6所描绘的示范实施例中，触点行84、86、88、90、及92中所包含的触点的轮廓尺寸(亦即，宽度与长度)实质上是相同的。再者，尽管将体认到习知沟槽形成与填充工艺中固有的不精确可能造成一些沟槽深度变异，但触点行84、88及90中所包含的各个经填充的沟槽的深度实质上是相等的。如图6所示，触点行86与92中所包含的孔的高度变化将与该金属层次M1至M8的厚度有关，以及各个孔贯入该经覆盖的金属层次的深度(通常称作为”孔过度蚀刻”)。

BEOL层监控方法40(配合图2如上所述者)可适当地对于各个触点行84、86、88、90、及92实施。具体来说，计量控制子程序52可在于各行中形成第一触点之后实施于各个新形成的触点行84、86、88、90、及92。因此，在M2金属层次的CMP工艺之后，计量控制子程序52可实施于各个透过M2金属层次的上侧表面曝露出来的触点；亦即，触点行84中的M2经填充的沟槽、触点行90中的M2经填充的沟槽、以及触点行92中的M2孔。同样地，在M3金属层次的CMP工艺之后，计量控制子程序52可实施于各个透过M3金属层次的上侧表面曝露出来的触点；亦即，触点行84中的M3经填充的沟槽、触点行86中的M3孔、以及触点行88中的M3经填充的沟槽。接着利用如上所述的校准曲线将各个覆盖触点对之间的层间电容转换成为触点至触点距离。对于各个触点行皆可产生独一无二的校准曲线。然而，于某些实施例中，多个触点行可共享单一条校准曲线。举例而言，倘若触点行86与92中触点的尺寸实质相同，则触点行86与92可共享单一条校准曲线；而倘若触点行88与90中触点的尺寸实质相同，则触点行88与90可共享单一条校准曲线。

藉由测量多个触点行中覆盖触点对之间的层间电容，可增加资料的可信度。举例而言，利用图6所示的示范电容器阵列80，可测量代表M2金属层次厚度的三个层间电容：(i)触点行84中M2经填充的沟槽与M1经填充的沟槽之间的电容(C_2a)；(ii)触点行86中M3孔与M1孔之间的电容(C_2b)；以及(iii)触点行88中M3经填充的沟槽与M1经填充的沟槽之间的电容(C_2c)。再者，可利用不同组的经测量层间电容决定关于BEOL层14的额外特性，如孔过度蚀刻深度。如同特定范例，倘若触点行86中M3孔的过度蚀刻深度未知，则可利用以下方式决定该M3孔的过度蚀刻深度。首先，利用经测量的层间电容(C_2b)与类似图4中校准曲线58与74的对应校准曲线决定该M3孔与该M1孔之间的距离。第二，利用先前所述的触点行84中M2经填充的沟槽与M1经填充的沟槽之间的层间电容(C_2a)及/或触点行88中M3经填充的沟槽与M1经填充的沟槽之间的层间电容(C_2c)决定M2金属层次的IMD本体的厚度(于图6中标示为94)(再次注意到，罩盖层CL1的厚度一般而言是已知的)。最后，自该M2金属层次的IMD本体的厚度减去该M3孔与该M1孔之间的距离，以产生触点行86中所包含的M3孔的过度蚀刻厚度。

因此，本发明已提供了多个适用于监控关于在后段工艺期间所形成的BEOL层的层厚度与其他特性的BEOL层监控方法的示范实施例。应注意到，上述BEOL层监控方法的实施例可利用习知的电性测试设备可靠地同轴地实施，藉此排除对于个别工具组的需求并且将CMP至罩盖时间延迟降至最低。上述监控方法的实施例可相容于极低k值的IMD材料与等于或小于22奈米的半导体节点。

如上所述，该BEOL层监控方法的实施例相当适合用于配合工艺开发使用。就这一点来说，可于测试晶片上实施该监控方法的实施例，以对于接下来的产品晶片产生设计参数。与此情况下，该BEOL层监控方法可归纳成一种用于制造积体电路的方法，可包含以下步骤：(i)设置半导体晶片；(ii)于该晶片上制作半导体器件；以及(iii)形成与该等半导体器件互连的第一多个后段(BEOL)层并且依据预先决定上述BEOL层监控方法的设计参数。再者，于形成步骤期间，可利用上述转换程序配合监控方法40的步骤56(图2)调整至少一个工艺参数以回应经决定的第一与第二覆盖触点之间距离。

该监控方法的实施例亦可实施于产品晶片上，于此情况下，该电容器阵列或多个阵列宜(至少部分地)形成于该等切面面积(例如：图1所示的切面面积28与30)中。于此情况下，该BEOL层监控方法可包含于一种于产品半导体晶片上制造多个积体电路的方法中，该方法包含以下步骤：(i)于该产品半导体晶片上制作半导体器件，(ii)形成与该等半导体器件互连的多个后段(BEOL)层，以及(iii)于该半导体晶片上多个位置点监控关于该BEOL层的第一特性，其中，该监控步骤是经由上述BEOL层监控方法的实施例而实现。

尽管于先前的详细说明书内容中已提出至少一个示范实施例，但应体认到本发明存在有许多的变化性。也应体认到，示范实施例仅为范例，并非意图以任何方式限制本发明的范畴、应用性、或组构。反之，先前的详细说明书内容将提供熟习本领域者便于实现本发明实施例的蹊径。应了解到，可在不违背本发明附加申请专利范围所提出的范畴与法律上语言的相等性下对本发明的元件功能与配置做出各种变化。数字的识别符号(如”第一”、”第二”、”第三”等)是依据元件(例如：触点)的顺序使用于先前的详细说明书内容中。此类数字的识别符号也使用于接下来的申请专利范围中，以指出引进的顺序。因此，可变动说明书内容与接下来的申请专利范围之间的数字识别符号以反映出引进顺序的不同。

Claims (20)

1.一种用于监控关于多个后段层的至少一种特性的方法，该方法包括：

在该多个后段层中形成第一电容器阵列，该第一电容器阵列包含第一与第二覆盖触点，该第一与第二覆盖触点分别形成于该多个后段层之中的不同层中；

测量该第一与第二覆盖触点之间的层间电容；以及

将经测量的该层间电容转换成为该第一与第二覆盖触点之间的距离。

2.根据权利要求1所述的用于监控关于多个后段层的至少一种特性的方法，进一步包括建立第一校准曲线的步骤，该第一校准曲线描述该第一与第二覆盖触点之间的距离相对于层间电容的关系。

3.根据权利要求2所述的用于监控关于多个后段层的至少一种特性的方法，其中，该转换步骤包括利用该第一校准曲线将经测量的该层间电容转换成为该第一与第二覆盖触点之间的距离。

4.根据权利要求3所述的用于监控关于多个后段层的至少一种特性的方法，其中，该多个后段层包含第一金属层次与形成于该第一金属层次上方的第二金属层次，且其中该形成第一电容器阵列的步骤包括：

在该第一金属层次中形成第一经填充的沟槽；以及

在该第二金属层次中形成第二经填充的沟槽，并且覆盖该第一经填充的沟槽。

5.根据权利要求4所述的用于监控关于多个后段层的至少一种特性的方法，进一步包括至少部分地基于该第二经填充的沟槽的深度以及该第一经填充的沟槽与该第二经填充的沟槽之间的距离而决定该第二金属层次的厚度的步骤。

6.根据权利要求4所述的用于监控关于多个后段层的至少一种特性的方法，其中，该多个后段层进一步包含形成于该第二金属层次上方的第三金属层次，且其中该方法进一步包含步骤：

在该第一金属层次中形成第三经填充的沟槽；以及

在该第三金属层次中形成第四经填充的沟槽，并且覆盖该第三经填充的沟槽。

7.根据权利要求6所述的用于监控关于多个后段层的至少一种特性的方法，进一步包括步骤：

建立第二校准曲线，该第二校准曲线描述该第三经填充的沟槽与该第四经填充的沟槽之间的距离相对于层间电容的关系；

测量该第三经填充的沟槽与该第四经填充的沟槽之间的层间电容；以及

利用该第二校准曲线将经测量的该层间电容转换成为该第三经填充的沟槽与该第四经填充的沟槽之间的距离。

8.根据权利要求7所述的用于监控关于多个后段层的至少一种特性的方法，进一步包括至少部分地基于该第一经填充的沟槽与该第二经填充的沟槽之间的距离以及该第三经填充的沟槽与该第四经填充的沟槽之间的距离而决定该第二金属层次的厚度的步骤。

9.根据权利要求4所述的用于监控关于多个后段层的至少一种特性的方法，其中，该多个后段层进一步包含形成于该第二金属层次上方的第三金属层次，且其中该方法进一步包括步骤：

形成延伸穿透该第一金属层次的第一孔；以及

形成延伸穿透该第三金属层次并且延伸进入该第二金属层次的第二孔。

10.根据权利要求9所述的用于监控关于多个后段层的至少一种特性的方法，进一步包括步骤：

建立第二校准曲线，该第二校准曲线描述该第一孔与该第二孔之间的距离相对于层间电容的关系；

测量该第一孔与该第二孔之间的层间电容；以及

利用该第二校准曲线将经测量的该层间电容转换成为该第一孔与该第二孔之间的距离。

11.根据权利要求10所述的用于监控关于多个后段层的至少一种特性的方法，进一步包括决定该第二孔的过度蚀刻深度作为该第一孔与该第二孔之间的距离的函数的步骤。

12.根据权利要求3所述的用于监控关于多个后段层的至少一种特性的方法，进一步包括：

平坦化该第二金属层次；以及

在该第二金属层次上方形成罩盖层，在该平坦化步骤之后以及在形成该罩盖层的步骤之前实施测量步骤。

13.根据权利要求4所述的用于监控关于多个后段层的至少一种特性的方法，进一步包括在该多个后段层中形成第二电容器阵列并且与该第一电容器阵列分隔开的步骤，该第二电容器阵列包含分别形成于该第一金属层次中以及该第二金属层次中的第三与第四经填充的沟槽。

14.根据权利要求13所述的用于监控关于多个后段层的至少一种特性的方法，其中，该形成第一电容器阵列的步骤包括形成分别具有第一预定表面面积的该第一经填充的沟槽与该第二经填充的沟槽，且其中，形成该第二电容器阵列的步骤包括形成分别具有不同于该第一预定表面面积的第二预定表面面积的该第三经填充的沟槽与该第四经填充的沟槽。

15.根据权利要求14所述的用于监控关于多个后段层的至少一种特性的方法，进一步包括步骤：

测量该第三经填充的沟槽与该第四经填充的沟槽之间的层间电容；以及

计算代表该第一经填充的沟槽与该第二经填充的沟槽之间的介电常数相对于该第三经填充的沟槽与该第四经填充的沟槽之间的介电常数的比例，作为该第一经填充的沟槽与该第二经填充的沟槽之间的经测量的该层间电容、该第一预定表面面积、以及该第二预定表面面积的函数。

16.一种在半导体晶片上制造多个集成电路的方法，包括：

在该半导体晶片上制作多个半导体器件；

形成与这些半导体器件互连的多个后段(后段)层；以及

在该半导体晶片上的多个位置点监控关于这些后段层的第一特性，该监控步骤包括：

在该多个后段层之中的不同层中分别形成该第一与第二覆盖触点；

测量该第一与第二覆盖触点之间的层间电容；以及

将经测量的该层间电容转换成为该第一与第二覆盖触点之间的距离。

17.根据权利要求16所述的在半导体晶片上制造多个集成电路的方法，其中，该半导体晶片包含切面面积，且其中该形成的步骤包括在该切面面积中至少部分地形成第一与第二覆盖触点。

18.一种用于制造集成电路的方法，包括：

提供半导体晶片；

在该晶片上制作半导体器件；以及

依据设计参数形成与这些半导体器件互连的第一多个后段(后段)层，该设计参数是由以下步骤所预先决定的：i)在测试晶片上形成第二多个后段层；ii)在该第二多个后段层之中的不同层中分别形成第一与第二覆盖触点；iii)测量该第一与第二覆盖触点之间的层间电容；以及iv)将经测量的该层间电容转换成为该第一与第二覆盖触点之间的距离。

19.根据权利要求18所述的用于制造集成电路的方法，其中，该转换步骤包括：

建立校准曲线，该校准曲线描述该第一与第二覆盖触点的距离相对于层间电容的关系；以及

利用该校准曲线决定该第一与第二覆盖触点之间的距离。

20.根据权利要求19所述的用于制造集成电路的方法，进一步包括至少部分地基于该第一覆盖触点的深度以及该第一与第二覆盖触点之间的距离而决定该多个后段层中所包含的层厚度的步骤。

Images