KR100608333B1 - 더미 충진물의 영향을 고려한 반도체 배선의 정전용량추출 방법 - Google Patents

더미 충진물의 영향을 고려한 반도체 배선의 정전용량추출 방법 Download PDF

Info

Publication number
KR100608333B1
KR100608333B1 KR1020040099123A KR20040099123A KR100608333B1 KR 100608333 B1 KR100608333 B1 KR 100608333B1 KR 1020040099123 A KR1020040099123 A KR 1020040099123A KR 20040099123 A KR20040099123 A KR 20040099123A KR 100608333 B1 KR100608333 B1 KR 100608333B1
Authority
KR
South Korea
Prior art keywords
capacitance
dummy
wiring
conductors
extracting
Prior art date
Application number
KR1020040099123A
Other languages
English (en)
Other versions
KR20060060205A (ko
Inventor
승만호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040099123A priority Critical patent/KR100608333B1/ko
Publication of KR20060060205A publication Critical patent/KR20060060205A/ko
Application granted granted Critical
Publication of KR100608333B1 publication Critical patent/KR100608333B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 더미 금속 충진물에 의한 영향을 고려하여 배선의 정전용량을 추출하여, 반도체 회로 설계시 오차를 줄일 수 있는 반도체 배선의 정전용량 추출 방법에 관한 것이다. 이 방법은, a) 소정의 하부구조가 구비된 반도체 기판 상에 충진물을 포함한 다수의 도체를 형성하는 단계; b) 각각의 도체 간의 상호 정전용량을 추출하는 단계; c) 다수의 도체 중 임의의 개수의 충진물을 플로팅시키는 단계; 및 d) 상기 c) 단계에서 플로팅된 충진물의 정전용량을 배제한 각각의 도체 상호간의 정전용량을 계산하는 단계;를 포함한다.

Description

더미 충진물의 영향을 고려한 반도체 배선의 정전용량 추출 방법{Method for extracting parasitic capacitance of on-chip interconnections considering dummy-metal-fill effects}
도 1은 더미 도체를 포함하는 임의의 도체 분포 구조도.
도 2는 비교검증에 적용된 다양한 배선 구조도.
도 3은 [표 1]의 산출값에 따른 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
13,14,15,16,17: 더미 도체 11,12,13: 정상 도체
본 발명은 반도체 배선의 정전용량 추출 방법에 관한 것으로, 특히, 더미 금속 충진물에 의한 영향을 고려하여 배선 정전용량을 추출할 수 있는 반도체 배선의 정전용량 추출 방법에 관한 것이다.
최근, 반도체 소자의 제조기술이 발전함에 따라, 반도체 소자의 소형화 및 집적화가 진행되고 있고 칩 내부의 배선폭이 미세해지는 추세에 있다. 이에 따라, 반도체 소자의 내부 배선은 다층구조로 형성된다. 다층 배선을 형성하기 위해서는 배선층의 평탄화 작업이 필수적이다. 이를 위해, CMP(Chemical Mechanical Polishing) 공정을 사용한다.
CMP공정은 슬러리(slurry)에 의한 화학 반응과 연마 패드(polishing pad)에 의한 기계적 가공이 동시에 수행되는 평탄화 공정을 말한다. 평탄화 공정을 효과적으로 실시하기 위해서는 배선의 패턴 밀도가 균일해야 한다. 배선의 패턴 밀도는 제품마다 변화될 수 있으며, 이러한 변화를 보완하기 위해 더미 금속 충진물(dummy metal fill)이라고 하는 별도의 배선 조각들을 삽입함으로써, 배선의 패턴밀도를 균일하게 한다. 이렇게 삽입된 배선 조각들은 기존의 배선이 갖는 기생적 특성 특히, 정전용량에 큰 변화를 초래하여, 회로 설계시 오류 발생 요소로 작용하게 된다. 배선의 기생적 특성은, 소자의 성능을 좌우하는 중요 요소이다. 따라서, 반도체 소자의 배선에 대한 정확한 전기적 모델 및 특성 추출이 반드시 요구된다. 종래에는 포아송 방정식(Poison equation)을 풀어 배선의 기생적 특성을 직접 계산하였다. 그러나, 이 방법은 많은 시간이 소요되며, 실제 설계 도면으로부터 기생 특성을 추출하기가 불가능하다. 따라서, 현재까지는 오차를 포함한 부정확한 설계가 불가피하고 이러한 오차는 설계 오류의 요인으로 작용하여 제품 개발의 경쟁력을 상실시키는 문제점이 있다.
따라서, 본 발명은 상기한 바와 같은 선행기술에 내재되었던 문제점을 해결 하기 위해 창작된 것으로서, 본 발명의 목적은 더미 금속 충진물에 의한 영향을 고려하여 배선의 정전용량을 추출함으로써, 반도체 회로 설계시 오차를 줄일 수 있는 반도체 배선의 정전용량 추출 방법을 제공함에 있다.
상기 목적을 달성하기 위해, 본 발명에 따라, 반도체 배선의 정전용량 추출방법이 제공되며: 이 방법은, a) 소정의 하부구조가 구비된 반도체 기판 상에 충진물을 포함한 다수의 도체를 형성하는 단계; b) 각각의 도체 간의 상호 정전용량을 측정하는 단계; c) 다수의 도체 중 임의의 개수의 충진물을 플로팅시키는 단계; 및 d) 상기 c) 단계에서 플로팅된 충진물의 정전용량을 배제한 각각의 도체 상호간의 정전용량을 계산하는 단계;를 포함한다.
(실시예)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다.
도 1에는 더미 도체를 포함하는 임의의 도체 분포 구조를 도시한다.
도시한 바와 같이, 임의의 기판(10) 영역상에 M개의 더미 도체(14,15,16,17) 및 바이어스가 인가된 N개의 정상도체(11,12,13)들이 분포된다. 이 때, 더미 도체를 포함한 각 도체에 바이어스가 인가되었다고 가정하여, 더미 도체를 포함한 각 도체 상호간의 캐패시턴스 매트릭스를 구한다. 예컨데, "Cij"는 i번째 도체(11) 및 j번째 도체(12) 상호간의 정전용량을 나타낸다. 여기서, 각 도체 상호간의 정전용량을 구하는 방법은, 수치해석 등과 같은 기존의 방법과 동일하게 진행한다. 이 때, M개의 더미 도체(14,15,16,17)에 플로팅 조건이 부여되면, 더미 도체(14,15,16,17)내의 각각의 전하량은 고정된다. 이 후, 더미 도체(14,15,16,17)가 플로팅되기 전의 "(M+N)×(M+N)"의 캐패시턴스 매트릭스는, 플로팅된 더미 도체(14,15,16,17)를 배재한 "N×N"의 캐패시턴스 매트릭스로 축소된다.
상기한 바와 같이, 플로팅된 더미 도체의 정보가 주어지면, 본 발명에 따른 아래의 [수학식 1]을 이용하여 플로팅된 도체의 영향을 고려한 새로운 정전용량 "C'ij"를 구할 수 있다.
Figure 112004056189322-pat00001
여기서, Q는 전하량, V는 전위, C는 정전용량, O는 오차 정전용량,및 t는 시간을 나타낸다.
최종식(5) 및 (6)으로부터 알 수 있듯이, 항은 무한정 계속되나, 원하는 오차범위가 설정되면 그에 따라 합산되는 항이 결정될 수 있다. 또한, 정전용량은 더미 도체의 분포에 따라 달라지지만, 대부분의 경우, 인접하는 더미 도체들만 계산하여도 충분한 정확도를 확보할 수 있다.
이후, 상기와 같은 알고리즘을 툴에 적용시켜, 더미 도체를 고려한 임의의 영역에서의 정전용량의 수치값을 도출할 수 있다. 도 2에는 비교검증에 적용된 다양한 배선 구조를 도시한다. 정전용량은 배선 구조에 따라 다양하게 변화된다. 표 1 및 도 3에는 도 2에 도시한 배선구조에 따른 정전용량의 산출값을 본 발명에서 제시한 방법 및 전산수치적 방법을 통해 얻은 정확한 해와 비교 도시한 것이다.
Total Coupling
case1 0.999999690% 0.999943020%
case2 1.000047030% 0.999684610%
case3 1.000024920% 0.999911040%
case4 1.000332440% 0.999365880%
case5 1.004103420% 0.988125810%
case6 1.000506550% 0.998042490%
여기서, "Total"은 기판(sub)과 배선간의 총 정전용량을 나타내며, "Coupling"은 배선과 배선 사이의 정전용량을 나타내며, 도 3은 표 1에 따른 그래프이다.
표 1 및 도 3에 도시한 산출값은 본 발명의 정전용량 측정의 정확도를 검증하기 위한 것으로, 기존의 맥스웰 방정식을 이용한 캐패시턴스 시뮬레이션에 따른 결과와 비교하여 2% 이내의 오차를 갖는다.
이상에서 알 수 있는 바와 같이, 본 발명에 따른 반도체 배선의 정전용량 추출 방법은, 더미 금속 충전물에 의한 배선 정전 용량에 미치는 영향을 정확히 예측하고 이를 기존의 LPE 추출 알고리즘에 추가함으로써 정확한 배선 모델의 도출 수단을 제공한다. 이는, 반도체 회로에 있어서, 신뢰성 있는 설계를 통한 제품 개발 기간 단축 등, 경쟁력 있는 반도체 재조 및 설계를 실시할 수 있다.
본 발명의 상기한 바와 같은 구성에 따라, 더미 금속 충진물에 의한 영향을 충분히 고려하여 배선의 정전용량을 추출함으로써, 반도체 회로 설계시 오차를 줄일 수 있다.
본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.

Claims (1)

  1. 더미 충진물의 영향을 고려한 반도체 배선의 정전용량 추출 방법에 있어서,
    a) 소정의 하부구조가 구비된 반도체 기판 상에 충진물을 포함한 다수의 도체를 형성하는 단계;
    b) 상기 각각의 도체 간의 상호 정전용량을 추출하는 단계;
    c) 상기 다수의 도체 중 임의의 개수의 충진물을 플로팅(floating)시키는 단계; 및
    d) 상기 c) 단계에서 플로팅된 충진물의 정전용량을 배제하고 각각의 도체 상호 간 정전용량을 수치해석을 통하여 계산하는 단계;를 포함하는 것을 특징으로 더미 충진물의 영향을 고려한 반도체 배선의 정전용량 추출 방법.
KR1020040099123A 2004-11-30 2004-11-30 더미 충진물의 영향을 고려한 반도체 배선의 정전용량추출 방법 KR100608333B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040099123A KR100608333B1 (ko) 2004-11-30 2004-11-30 더미 충진물의 영향을 고려한 반도체 배선의 정전용량추출 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040099123A KR100608333B1 (ko) 2004-11-30 2004-11-30 더미 충진물의 영향을 고려한 반도체 배선의 정전용량추출 방법

Publications (2)

Publication Number Publication Date
KR20060060205A KR20060060205A (ko) 2006-06-05
KR100608333B1 true KR100608333B1 (ko) 2006-08-08

Family

ID=37157088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099123A KR100608333B1 (ko) 2004-11-30 2004-11-30 더미 충진물의 영향을 고려한 반도체 배선의 정전용량추출 방법

Country Status (1)

Country Link
KR (1) KR100608333B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685168B2 (en) 2018-10-24 2020-06-16 International Business Machines Corporation Capacitance extraction for floating metal in integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10685168B2 (en) 2018-10-24 2020-06-16 International Business Machines Corporation Capacitance extraction for floating metal in integrated circuit

Also Published As

Publication number Publication date
KR20060060205A (ko) 2006-06-05

Similar Documents

Publication Publication Date Title
US6854100B1 (en) Methodology to characterize metal sheet resistance of copper damascene process
CN101363882B (zh) 超大规模集成电路的精确电容测量
US7171645B2 (en) Semiconductor device, method of generating pattern for semiconductor device, method of manufacturing semiconductor device and device of generating pattern used for semiconductor device
US8020121B2 (en) Layout method and layout apparatus for semiconductor integrated circuit
KR100396900B1 (ko) 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체
US7844936B2 (en) Method of making an integrated circuit having fill structures
US20040044511A1 (en) Circuit simulation method
US20060036980A1 (en) Method and apparatus for jitter analysis and program therefor
US20090193374A1 (en) Method of designing semiconductor integrated circuit device, designing apparatus, and semiconductor integrated circuit device
US20100164521A1 (en) Parametric Testline with Increased Test Pattern Areas
US11887914B2 (en) Integrated circuit having contact jumper
US6725185B2 (en) Apparatus for modeling IC substrate noise
JP2007133498A (ja) 半導体集積回路のレイアウト解析方法及びレイアウト解析装置
US20230223319A1 (en) Integrated circuit having contact jumper
US20050206394A1 (en) Measurement of integrated circuit interconnect process parameters
Kahng et al. Study of floating fill impact on interconnect capacitance
US5694344A (en) Method for electrically modeling a semiconductor package
US20100076580A1 (en) Semiconductor integrated circuit design method for determining thickness of wiring based on plural factors contributing to thickness of wiring
KR100608333B1 (ko) 더미 충진물의 영향을 고려한 반도체 배선의 정전용량추출 방법
US6184711B1 (en) Low impact signal buffering in integrated circuits
US7254792B1 (en) Accounting for the effects of dummy metal patterns in integrated circuits
US20010033172A1 (en) Method of calculating parasitic capacitance between electrodes of integrated circuits
US8775995B2 (en) Method and apparatus of core timing prediction of core logic in the chip-level implementation process through an over-core window on a chip-level routing layer
JP4060516B2 (ja) 回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム
Kim et al. Simple and accurate models for capacitance considering floating metal fill insertion

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee