JP4060516B2 - 回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム - Google Patents
回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム Download PDFInfo
- Publication number
- JP4060516B2 JP4060516B2 JP2000160106A JP2000160106A JP4060516B2 JP 4060516 B2 JP4060516 B2 JP 4060516B2 JP 2000160106 A JP2000160106 A JP 2000160106A JP 2000160106 A JP2000160106 A JP 2000160106A JP 4060516 B2 JP4060516 B2 JP 4060516B2
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- parameters
- extracting
- capacitance
- database memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体製造工程におけるモニタリング技術と回路シミュレーションへのモニタリングデータの活用技術に関するものであって、回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステムに関する。
【０００２】
【従来の技術】
設計者が電子回路を含むＬＳＩ設計を行うとき、プロセスからデザインルールを提供してもらって初めて実際のシリコンチップで動作するＩＣやＬＳＩが設計できる。デザインルールには電子回路のレイアウトを行うためのレイアウトルールのほかに回路シミュレーションを行うためのＳＰＩＣＥパラメータが含まれる。設計者は設計時に製造ばらつきを考慮して回路動作にマージンを持たせた設計を行うが、製造ばらつきの情報はプロセス側から供給されるＳＰＩＣＥパラメータが持っている。具体的には、例えば製造ばらつきのセンター値をあらわす「ティピカル（Typical）パラメータ」、回路動作が遅い方向にシフトすることが予想される「スロー（Slow）パラメータ」、回路動作が速い方向にシフトすることが予想される「ファースト（Fast）パラメータ」の三種類を１セットとして用意したものがある。設計者はすべてのパラメータで回路シミュレーションを行い動作確認を行う。
【０００３】
また、より素子の製造ばらつきを現実的に表そうと、複数のＳＰＩＣＥパラメータを抽出しておいて統計的に処理して抽出する、「ワーストケースモデル」と呼ばれるパラメータセットの生成法も提案されて用いられている（例えば、従来技術文献１「P. Touhy et al.，”Realistic Worst-Case Parameters for Circuit Simulation”，IEE Proceedings，Vol.134，PtI, No.5, Oct. 1987, pp.137-140」参照。)。
【０００４】
このパラメータセットの生成法では、上記「Ｓｌｏｗ−Ｔｙｐ−Ｆａｓｔパラメータ」と同様に、設計者はすべてのパラメータを用いて、回路シミュレーションを行い動作確認をする。ただし、「ワーストケースモデル」は、多数のパラメータセットができるため、回路シミュレーションに時間がかかるという欠点があるため、米国特許第５，７９０，４３６号特許明細書では、電子回路を構成する“要素回路”の回路シミュレーションをした後、その結果から「ベストケース（Best-case）」「ワーストケース（Worst-Case）」のパラメータを生成してシミュレーション回数を減らす工夫がなされている。
【０００５】
また、数多くのＳＰＩＣＥパラメータを抽出することにも非常に時間を要するので、例えば、従来技術文献２「安田ほか，”多変量解析を用いたＷｏｒｓｔ Ｃａｓｅ ＭＯＳＦＥＴ Ｍｏｄｅｌ Ｐａｒａｍｅｔｅｒ決定方法の開発”，電子情報通信学会技術報告，ＳＤＭ９６−１２２，ｐｐ．２７−３３，１９９６年１１月」や従来技術文献３「D. Auvergne et al., "A statistical method for the analysis of CMOS process fluctuation on dynamic performance", IEEE 1997 International Conference on Microelectronics Test Structures, Vol.10, March 1997」では、パラメータ抽出が不要なインラインモニター値を活用したパラメータセットの生成方法などが提案されている。
【０００６】
なお、本明細書において、インラインとは、製造ライン中であるという意味であり、インラインデータとは、複数のプロセスを含む半導体素子の製造ラインでの（すなわち、製造中に）デバイス特性をモニタリングしたときの得られたデータをいう。
【０００７】
【発明が解決しようとする課題】
現在、ＬＳＩやＵＬＳＩにおいて、特にデジタル回路の特性を決定付けているのはトランジスタなどの能動素子と、配線等の寄生素子（受動素子）である。その影響の度合いは、ほとんど同程度、又は場合によっては寄生素子の方が大きくなってきている。また、ＬＳＩやＵＬＳＩに搭載されるアナログ回路や、純粋なリニアＩＣのようなアナログＩＣにおいては、受動素子は重要な機能素子であり、同時に配線が持つ寄生容量や抵抗も機能素子として働いてしまうので回路設計においてはそれらに繊細な注意を払う。これらの寄生素子もトランジスタなどの能動素子と同様に製造ばらつきの影響を受け、回路特性の変動要因となるのである。
【０００８】
ところが、製造ばらつきをＳＰＩＣＥパラメータに取り込んできた従来例は、トランジスタなどの能動素子のパラメータを扱ったものばかりであり、寄生素子などを取り扱った例はほとんどなかった。従って、十分、製造ばらつきを考慮した精度の良い回路シミュレーションができなかった。
【０００９】
本発明の目的は以上の問題点を解決し、電子回路を構成する素子だけでなく、寄生素子の製造ばらつきを考慮し、回路シミュレーションの精度を向上することができる、回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステムを提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係る請求項１記載の回路シミュレーションのためのパラメータ抽出方法は、製造ラインにおいて電子回路を含むウエハから、上記電子回路の特性データであるインラインデータをモニタリングし、回路シミュレーションのためのパラメータを抽出するパラメータ抽出方法において、
上記ウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定するステップと、
上記測定データを第１のデータベースメモリに保存するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子の構造パラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてパッシブ素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいて寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出するステップと、
上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子の素子パラメータと、上記抽出された寄生素子の素子パラメータとを、第２のデータベースメモリに保存するステップと、
上記第２のデータベースメモリのデータに基づいて保存されたデータを統計的に解析して回路シミュレーションに必要な特定のパラメータのセットを生成するステップとを含むことを特徴とする。
【００１１】
また、請求項２記載のパラメータ抽出方法は、請求項１記載のパラメータ抽出方法において、
上記測定データを測定するステップは、上記アクティブ素子の構造パラメータを抽出するための第１のモニター装置と、上記アクティブ素子のＡＣパラメータを抽出するための第２のモニター装置と、上記アクティブ素子のＤＣパラメータを抽出するための第３のモニター装置と、パッシブ素子と寄生素子の抵抗パラメータを抽出するための第４のモニター装置と、パッシブ素子と寄生素子の容量パラメータを抽出するための第５のモニター装置を、同一のウエハのスクライブラインに形成し、もしくは、同一ウエハのモニター装置専用領域に形成するステップを含むことを特徴とする。
【００１２】
さらに、請求項３記載のパラメータ抽出方法は、請求項２記載のパラメータ抽出方法において、
上記第２のモニター装置は、
実質的に５０％のデューティを有する三角波又は正弦波のクロック信号に基づいて、（５０＋Δ）％のデューティを有する第１のクロック信号と、（５０−Δ）％のデューティを有する第２のクロック信号とを発生する信号発生回路と、
それぞれ少なくとも２個のトランジスタから構成され、上記第１と第２のクロック信号が対応して入力される第１と第２のインバータ回路と、
上記第１のインバータ回路の各トランジスタのドレインに接続された被容量測定体と、
上記第２のインバータ回路の各トランジスタのドレインに接続された基準容量測定体とを備え、
上記Δは、上記被容量測定体と上記基準容量測定体とを用いて上記アクティブ素子のＡＣパラメータと、パッシブ素子や寄生素子の容量パラメータを抽出できるように設定されたことを特徴とする。
【００１３】
また、請求項４記載のパラメータ抽出方法は、請求項１乃至３のうちのいずれか１つに記載のパラメータ抽出方法において、上記パッシブ素子の素子パラメータを抽出するステップと、上記寄生素子の素子パラメータを抽出するステップは、上記パッシブ素子又は上記寄生素子の容量パラメータを抽出するときに、上記第１のデータベースメモリのデータに基づいて当該素子の容量値を計算し、計算された容量値に基づいて、層間膜厚を一定にしてプロセスの変動分を誘電率のパラメータとして設定するパラメータ抽出方法と、当該素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率のパラメータとして設定するパラメータ抽出方法とを用いて、当該素子の容量パラメータを抽出することを特徴とする。
【００１４】
さらに、請求項５記載のパラメータ抽出方法は、請求項１乃至４のうちのいずれか１つに記載のパラメータ抽出方法において、
上記回路シミュレーションに必要な特定のパラメータのセットを生成するステップは、ワーストケースモデルのパラメータセットを生成することを特徴とする。
【００１５】
本発明に係る請求項６記載の回路シミュレーションのためのパラメータ抽出装置は、製造ラインにおいて電子回路を含むウエハから、上記電子回路の特性データであるインラインデータをモニタリングし、回路シミュレーションのためのパラメータを抽出するパラメータ抽出装置において、
上記ウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定する手段と、
上記測定データを保存する第１のデータベースメモリと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子の構造パラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいてパッシブ素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいて寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出する手段と、
上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子の素子パラメータと、上記抽出された寄生素子の素子パラメータとを保存する第２のデータベースメモリと、
上記第２のデータベースメモリのデータに基づいて保存されたデータを統計的に解析して回路シミュレーションに必要な特定のパラメータのセットを生成する手段とを備えたことを特徴とする。
【００１６】
また、請求項７記載のパラメータ抽出装置は、請求項６記載のパラメータ抽出装置において、
上記測定データを測定する手段は、上記アクティブ素子の構造パラメータを抽出するための第１のモニター装置と、上記アクティブ素子のＡＣパラメータを抽出するための第２のモニター装置と、上記アクティブ素子のＤＣパラメータを抽出するための第３のモニター装置と、パッシブ素子と寄生素子の抵抗パラメータを抽出するための第４のモニター装置と、パッシブ素子と寄生素子の容量パラメータを抽出するための第５のモニター装置を備え、上記第１と第２と第３のモニター装置は、同一のウエハのスクライブラインに形成し、もしくは、同一ウエハのモニター装置専用領域に形成されたことを特徴とする。
【００１７】
さらに、請求項８記載のパラメータ抽出装置は、請求項７記載のパラメータ抽出装置において、
上記第２のモニター装置は、
実質的に５０％のデューティを有する三角波又は正弦波のクロック信号に基づいて、（５０＋Δ）％のデューティを有する第１のクロック信号と、（５０−Δ）％のデューティを有する第２のクロック信号とを発生する信号発生回路と、
それぞれ少なくとも２個のトランジスタから構成され、上記第１と第２のクロック信号が対応して入力される第１と第２のインバータ回路と、
上記第１のインバータ回路の各トランジスタのドレインに接続された被容量測定体と、
上記第２のインバータ回路の各トランジスタのドレインに接続された基準容量測定体とを備え、
上記Δは、上記被容量測定体と上記基準容量測定体とを用いて上記アクティブ素子のＡＣパラメータと、パッシブ素子や寄生素子の容量パラメータを抽出できるように設定されたことを特徴とする。
【００１８】
また、請求項９記載のパラメータ抽出装置は、請求項６乃至８のうちのいずれか１つに記載のパラメータ抽出装置において、
上記パッシブ素子の素子パラメータを抽出する手段と、上記寄生素子の素子パラメータを抽出する手段は、上記パッシブ素子又は上記寄生素子の容量パラメータを抽出するときに、上記第１のデータベースメモリのデータに基づいて当該素子の容量値を計算し、計算された容量値に基づいて、層間膜厚を一定にしてプロセスの変動分を誘電率のパラメータとして設定するパラメータ抽出方法と、当該素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率のパラメータとして設定するパラメータ抽出方法とを用いて、当該素子の容量パラメータを抽出することを特徴とする。
【００１９】
本発明に係る回路シミュレーションシステムは、電子回路のレイアウトデータから回路シミュレーションのためのネットリストを抽出するネットリスト抽出装置と、
請求項６乃至９のうちのいずれか１つに記載のパラメータ抽出装置と、
上記ネットリスト抽出装置によって抽出されたネットリストと、上記パラメータ抽出装置によって生成されたパラメータのセットを用いて、回路シミュレーションを行う回路シミュレーション処理装置とを備えたことを特徴とする。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明に係る実施形態について説明する。
【００２１】
図１は、本発明に係る一実施形態である回路シミュレーションシステムの構成を示すブロック図であり、図２は、図１のパラメータ抽出装置１０１の構成を示すブロック図である。図１において、この実施形態に係る回路シミュレーションシステムは、ウエハ２０上の電子回路のレイアウトデータから回路シミュレーション用のネットリストを抽出するネットリスト抽出装置１００と、トランジスタのような回路を構成する素子だけでなく、抵抗や静電容量（以下、容量という。）、また寄生素子の製造ばらつきを考慮したパラメータを抽出するパラメータ抽出装置１０１と、上記ネットリストとパラメータセットを用いて回路シミュレーションを行う回路シミュレーション処理装置１０２とを備えて構成される。ここで、特に、図２において、パッシブ素子パラメータ抽出部１４と、寄生素子パラメータ抽出部１５とを備えたことを特徴としている。
【００２２】
図２において、パラメータ抽出装置１０１は、製造ラインにおいてＬＳＩなどの半導体装置である、電子回路を含むウエハ２０から、上記電子回路の特性データであるインラインデータをモニタリングし、回路シミュレーションのためのパラメータを抽出するものである。
【００２３】
インライン測定部１０は、ウエハ２０中に形成された後述するモニター装置から電圧対電流特性の測定データを測定して、上記測定データを第１のデータベースメモリ２１に保存する。次いで、構造パラメータ抽出部１１は、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子の構造パラメータを抽出し、ＡＣパラメータ抽出部１２は、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出し、ＤＣパラメータ抽出部１３は、第１のデータベースメモリ２１に保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する。そして、パッシブ素子パラメータ抽出部１４は、第１のデータベースメモリ２１に保存されたデータに基づいてパッシブ素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出し、寄生素子パラメータ抽出部１５は、第１のデータベースメモリ２１に保存されたデータに基づいて寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出する。さらに、上記各抽出部１１−１５により抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、パッシブ素子の素子パラメータと、寄生素子の素子パラメータとは第２のデータベースメモリ２２に保存される。そして、パラメータセット生成部１６は、第２のデータベースメモリ２２のデータに基づいて保存されたデータを統計的に解析して回路シミュレーションに必要な特定のパラメータのセットを生成して、第３のデータベースメモリ２３に保存する。
【００２４】
なお、インライン測定部１０と、各抽出部１１−１５と、パラメータセット生成部１６とは、少なくとも、例えばディジタル計算機などの中央演算制御回路（ＣＰＵ）を含み、各処理を実行する。
【００２５】
図３は、図１のパラメータ抽出装置１０１によって実行されるパラメータ抽出処理を示すフローチャートである。
【００２６】
図３において、まず、ステップＳ１において、ウエハ２０中に形成されたモニター装置から電圧対電流特性の測定データを測定し、ステップＳ２では、上記測定データを第１のデータベースメモリ２１に保存する。次いで、ステップＳ３では、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子の構造パラメータを抽出し、ステップＳ４では、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出し、ステップＳ５では、第１のデータベースメモリ２１に保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する。そして、ステップＳ６では、第１のデータベースメモリ２１に保存されたデータに基づいてパッシブ素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出し、ステップＳ７では、第１のデータベースメモリ２１に保存されたデータに基づいて寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出する。さらに、ステップＳ８では、上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子の素子パラメータと、上記抽出された寄生素子の素子パラメータとを、第２のデータベースメモリ２２に保存し、ステップＳ９では、第２のデータベースメモリ２２のデータに基づいて保存されたデータを統計的に解析して回路シミュレーションに必要な特定のパラメータのセットを生成して当該パラメータ抽出処理を終了する。
【００２７】
本実施形態においては、特に、ウエハ２０の中に形成したモニター装置から電圧対電流特性を測定するインライン測定部１０は、構造パラメータを抽出するためのモニター装置、ＡＣパラメータを抽出するためのモニター装置、ＤＣパラメータを抽出するためのモニター装置と、パッシブ素子と寄生素子の抵抗パラメータを抽出するための第４のモニター装置と、パッシブ素子と寄生素子の容量パラメータを抽出するための第５のモニター装置を、同一のウエハ２０のスクライブラインか、同一ウエハのモニター装置専用領域に生成したことを特徴としている。ここで、スクライブラインとは、ウエハ２０を複数のチップにスクライブするときの境界線となる部分の領域をいう。すなわち、１枚のウエハ２０から回路シミュレーションに必要なすべてのパラメータを抽出できるようにすることで、あるウエハ２０の電子回路が不良な動作をしたときにそのウエハ２０のパラメータを用いたシミュレーションができ解析、検証が容易となる。
【００２８】
図４は、図２のウエハ２０中に形成されるモニター装置の一例の構成を示す回路図である。図４では、本実施形態に係るＡＣパラメータの抽出方法を示している。従来、上述したような同一のウエハのスクライブラインのような限られた領域でＡＣパラメータ抽出は非常に困難であった。そこで、本発明に係る実施形態においては、チェミング・フー（Chenming Hu）らの公知のＣＢＣＭ法（例えば、従来技術文献４「Chenming Hu et al.,”An On-Chip、 Attofarad Interconnect Charge-Based Capacitance Measurement (CBCM) Technique”, IEEE Technical Digest of International Electron Devices Meeting, 1996」参照。）の原理を活用して以下に示すようなモニター回路３１でウエハのスクライブライン上に配置できる構成とした。
【００２９】
図４において、インライン測定部１０内のクロック信号発生器３０は、実質的に５０％のデューティを有する三角波又は正弦波のクロック信号を、モニター回路３１内の各ＦＥＴトランジスタ（以下、トランジスタという。）のゲートに出力する。モニター回路３１は、信号発生回路３２と、２個のインバータ回路３３ａ，３３ｂと、被容量測定体３４と、基準容量測定体３５とを備えて、例えば、ウエハ２０のスクライブライン上に形成される。信号発生回路３１は、４個のトランジスタを備えて構成され、上記クロック信号に応答して、（５０＋Δ）％のデューティを有する第１のクロック信号と、（５０−Δ）％のデューティを有する第２のクロック信号とを発生してインバータ回路３３ａ，３３ｂに出力する。ここで、Δは、被容量測定体３４と基準容量測定体３５とを用いて、公知のＣＢＣＭ法を用いて、上記アクティブ素子のＡＣパラメータを抽出できるように設定され、Δは好ましくは２から４８の範囲で設定され、より好ましくは、５から１５までの範囲であり、さらにより好ましくは１０に設定される。なお、図４において、Ｗはトランジスタのゲート幅であり、Ｌはそのゲート長である。
【００３０】
各インバータ回路３３ａ，３３ｂは、Ｐチャンネルトランジスタと、Ｎチャンネルトランジスタとを備えて構成され、上記第１のクロック信号は、２つのインバータ回路３３ａ，３３ｂの各Ｐチャンネルトランジスタのゲートに入力される一方、上記第２のクロック信号は、２つのインバータ回路３３ａ，３３ｂの各Ｎチャンネルトランジスタのゲートに入力される。そして、インバータ回路３３ａの２個のトランジスタの互いに接続されたドレインからインバータ回路３３ａの出力信号が出力され、被容量測定体３４に印加される。また、インバータ回路３３ｂの２個のトランジスタの互いに接続されたドレインからインバータ回路３３ｂの出力信号が出力され、基準容量測定体３５に印加される。本実施形態においてはトランジスタのゲート容量を測定する例を示しているので、被容量測定体３４及び基準容量測定体３５はそれぞれ、トランジスタを用いて形成されたキャパシタである。配線などの寄生容量を測定する場合は被容量測定体３４及び基準容量測定体３５はそれぞれ、配線となる。
【００３１】
この実施形態では、図４のモニター回路３１を用いて、かつ公知のＣＢＣＭ法を用いてＶｄｄ１及びＶｄｄ２に流れる電流を測定することにより、容量パラメータを測定する。
【００３２】
図４において、クロック信号のデューティの５０％からずれた第１と第２のクロック信号を生成する信号発生回路３２は、図４に示すように、トランジスタのβ比の異なるインバータ回路を２段用いて構成している。この実施形態においては、モニター回路３２への入力信号を、三角波又は正弦波のクロック信号としたことで、インラインでの測定機器の制限がなくし、かつ、デューティの５０％からずれた第１と第２のクロック信号をβ比の異なるインバータ回路を２段用いて生成することにより、モニター回路３１を、ウエハのスクライブラインに配置できる大きさで形成できるようにしたことを特徴としている。
【００３３】
図５は、図３のパラメータ抽出処理においてパッシブ素子及び寄生素子の容量パラメータに対して製造ばらつきの情報を付加する方法を説明するためのウエハ２０上の配線例を示す断面図である。すなわち、図５では、抵抗や容量などのパッシブ素子の容量パラメータや、配線などの寄生素子の容量パラメータへの製造ばらつきの情報の持たせる方法について図示している。
【００３４】
図５において、ウエハ２０の接地導体４０上に、配線が無い配線無し層４１と、配線がある配線有り層４２とが順次積層して形成されている。具体的な製造ばらつきとしては、層間絶縁膜である配線無し層４１の膜厚Ｔの変動によるものや、メタル配線５１，５２のエッチング仕上がり幅Ｌｍのばらつきによる寸法変動によるものや、誘電率変動によるものなどがある。
【００３５】
現在一般に使用されているＳＰＩＣＥシミュレータ装置においては、線幅の寸法パラメータはあるが、膜厚Ｔのように縦方向や誘電率のパラメータは準備されていない。
【００３６】
ここで、膜厚Ｔの配線無し層４１におけるメタル配線５１と設置導体４０との間のキャパシタの容量Ｃａと、配線有り層４２における２個のメタル配線５１，５２間のキャパシタの容量Ｃｂを表すために、次式で表されるようなモデル式を導入した。なお、メタル配線５１と５２の間の距離（スペース）はＳとする。
【数１】
Ｃａ＝（εa’）／Ｔ’＝（Ａεa）／Ｔ
ここで、
【数２】
εa’：変動した誘電率
Ｔ’：変動した膜厚
εa：理想的な誘電率
Ｔ：設計層間値
Ａ：バラツキ補正パラメータ
である。また、
【数３】
Ｃｂ＝（εb’）／Ｓ＝（Ｂεb）／Ｓ
ここで、
【数４】
εb’：変動した誘電率
Ｓ’：変動したスペース
εb：理想的な誘電率
Ｓ：設計スペース値
Ｂ：バラツキ補正パラメータ
である。
【００３７】
本発明に係る実施形態では、第１のデータベースメモリ２１のデータから、アクティブ素子や寄生素子の容量値を計算しその容量値から、層間膜厚Ｔを一定にして層間膜厚などのプロセスの変動分を誘電率εaのパラメータＡに持たすパラメータ抽出方法と、素子の仕上がり寸法Ｌｍを一定にして仕上がり寸法などのプロセスの変動分を誘電率εbのパラメータＢに持たすパラメータ抽出方法とを用いて容量パラメータを抽出することとした。なお、図５の例では、線幅Ｌｍの変動がスペースＳの変動に対応しその結果カップリング容量Ｃｂが変動する例を示している。そのために、本実施形態では、配線無し層４１と配線有り層４２に分け、配線無し層４１の誘電率εaと配線有り層４２の誘電率εbという考え方を導入し、測定した容量値Ｃａ及びＣｂからパラメータＡ及びＢを抽出する。
【００３８】
以上のようにして収集された種々のパラメータは第２のデータベースメモリ２２に蓄積される。そこで次のステップとして、統計的に解析し回路シミュレーションに必要な特定のパラメータセット、すなわちワーストケースモデルのパラメータセットを生成する。具体的な方法としては、多変量解析の主成分分析が良く知られており、本実施形態においても、主成分分析でワーストケースモデルのパラメータセットを生成した。このパラメータセットには、上述したようにトランジスタのような回路を構成する素子だけでなく、抵抗や容量、また寄生素子のパラメータも含まれているため、このパラメータセットも用いれば当初目的とした高精度の回路シミュレーションが可能となる。
【００３９】
この実施形態においては、特に、電子回路のレイアウトデータから回路シミュレーション用のネットリストを抽出するネットリスト抽出装置１００では、図５で示した容量をパラメータＡ及びＢを出力できるモデルが導入され、それを用いる回路シミュレータも同様に、容量パラメータＡ及びＢを扱えるモデルが導入されていることが特徴である。また、図１の回路シミュレーションシステムにおいては、ネットリスト抽出装置１００は、ウエハ２０の電子回路のレイアウトから寄生容量等の情報の入ったネットリストを抽出する一方、パラメータ抽出装置１０１は、プロセスの変動分を誘電率のパラメータに持たすパラメータ抽出を行い、さらに、回路シミュレーション処理装置１０２は、プロセスの変動分を誘電率のパラメータに持たしたモデルを有していることを特徴としている。
【００４０】
以上説明したように、本実施形態によれば、製造ラインにおいてウエハ２０からインラインデータをモニタリングするインラインパラメータを抽出するパラメータ抽出装置１０１と、レイアウトデータから回路シミュレーション用のネットリストを抽出するネットリスト抽出装置１００と、回路シミュレーション処理装置１０２とを備える。従って、ウエハの電子回路を構成する素子だけでなく、寄生素子も製造ばらつきを反映したパラメータセットの中に記述し、回路シミュレーションで扱えるようにして製造ばらつきを考慮したシミュレーションが可能となったので、製造ばらつきを考慮して回路動作にマージンを持たせる回路設計の精度を大幅に向上させることができる。
【００４１】
【発明の効果】
以上詳述したように本発明によれば、製造ラインにおいてウエハからインラインデータをモニタリングするインラインパラメータを抽出するパラメータ抽出装置と、レイアウトデータから回路シミュレーション用のネットリストを抽出するネットリスト抽出装置と、回路シミュレーション処理装置とを備え、ウエハの電子回路を構成する素子だけでなく、寄生素子も製造ばらつきを反映したパラメータセットの中に記述し、回路シミュレーションで扱えるようにして製造ばらつきを考慮したシミュレーションが可能となったので、製造ばらつきを考慮して回路動作にマージンを持たせる回路設計の精度を大幅に向上させることができる。
【図面の簡単な説明】
【図１】 本発明に係る一実施形態である回路シミュレーションシステムの構成を示すブロック図である。
【図２】 図１のパラメータ抽出装置１０１の構成を示すブロック図である。
【図３】 図１のパラメータ抽出装置１０１によって実行されるパラメータ抽出処理を示すフローチャートである。
【図４】 図２のウエハ２０中に形成されるモニター装置の一例の構成を示す回路図である。
【図５】 図３のパラメータ抽出処理においてパッシブ素子及び寄生素子の容量パラメータに対して製造ばらつきの情報を付加する方法を説明するためのウエハ２０上の配線例を示す断面図である。
【符号の説明】
１０…インライン測定部、
１１…構造パラメータ抽出部、
１２…ＡＣパラメータ抽出部、
１３…ＤＣパラメータ抽出部、
１４…パッシブ素子パラメータ抽出部、
１５…寄生素子パラメータ抽出部、
１６…パラメータセット生成部、
２０…ウエハ、
２１…第１のデータベースメモリ、
２２…第２のデータベースメモリ、
２３…第３のデータベースメモリ、
３０…クロック信号発生器、
３１…モニター回路、
３２…信号発生回路、
３３ａ，３３ｂ…インバータ回路、
３４…被容量測定体、
３５…基準容量測定体、
４０…接地導体、
４１…配線無し層、
４２…配線有り層、
５１，５２…メタル配線、
１００…ネットリスト抽出装置、
１０１…パラメータ抽出装置、
１０２…回路シミュレーション処理装置。
【発明の属する技術分野】
本発明は、半導体製造工程におけるモニタリング技術と回路シミュレーションへのモニタリングデータの活用技術に関するものであって、回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステムに関する。
【０００２】
【従来の技術】
設計者が電子回路を含むＬＳＩ設計を行うとき、プロセスからデザインルールを提供してもらって初めて実際のシリコンチップで動作するＩＣやＬＳＩが設計できる。デザインルールには電子回路のレイアウトを行うためのレイアウトルールのほかに回路シミュレーションを行うためのＳＰＩＣＥパラメータが含まれる。設計者は設計時に製造ばらつきを考慮して回路動作にマージンを持たせた設計を行うが、製造ばらつきの情報はプロセス側から供給されるＳＰＩＣＥパラメータが持っている。具体的には、例えば製造ばらつきのセンター値をあらわす「ティピカル（Typical）パラメータ」、回路動作が遅い方向にシフトすることが予想される「スロー（Slow）パラメータ」、回路動作が速い方向にシフトすることが予想される「ファースト（Fast）パラメータ」の三種類を１セットとして用意したものがある。設計者はすべてのパラメータで回路シミュレーションを行い動作確認を行う。
【０００３】
また、より素子の製造ばらつきを現実的に表そうと、複数のＳＰＩＣＥパラメータを抽出しておいて統計的に処理して抽出する、「ワーストケースモデル」と呼ばれるパラメータセットの生成法も提案されて用いられている（例えば、従来技術文献１「P. Touhy et al.，”Realistic Worst-Case Parameters for Circuit Simulation”，IEE Proceedings，Vol.134，PtI, No.5, Oct. 1987, pp.137-140」参照。)。
【０００４】
このパラメータセットの生成法では、上記「Ｓｌｏｗ−Ｔｙｐ−Ｆａｓｔパラメータ」と同様に、設計者はすべてのパラメータを用いて、回路シミュレーションを行い動作確認をする。ただし、「ワーストケースモデル」は、多数のパラメータセットができるため、回路シミュレーションに時間がかかるという欠点があるため、米国特許第５，７９０，４３６号特許明細書では、電子回路を構成する“要素回路”の回路シミュレーションをした後、その結果から「ベストケース（Best-case）」「ワーストケース（Worst-Case）」のパラメータを生成してシミュレーション回数を減らす工夫がなされている。
【０００５】
また、数多くのＳＰＩＣＥパラメータを抽出することにも非常に時間を要するので、例えば、従来技術文献２「安田ほか，”多変量解析を用いたＷｏｒｓｔ Ｃａｓｅ ＭＯＳＦＥＴ Ｍｏｄｅｌ Ｐａｒａｍｅｔｅｒ決定方法の開発”，電子情報通信学会技術報告，ＳＤＭ９６−１２２，ｐｐ．２７−３３，１９９６年１１月」や従来技術文献３「D. Auvergne et al., "A statistical method for the analysis of CMOS process fluctuation on dynamic performance", IEEE 1997 International Conference on Microelectronics Test Structures, Vol.10, March 1997」では、パラメータ抽出が不要なインラインモニター値を活用したパラメータセットの生成方法などが提案されている。
【０００６】
なお、本明細書において、インラインとは、製造ライン中であるという意味であり、インラインデータとは、複数のプロセスを含む半導体素子の製造ラインでの（すなわち、製造中に）デバイス特性をモニタリングしたときの得られたデータをいう。
【０００７】
【発明が解決しようとする課題】
現在、ＬＳＩやＵＬＳＩにおいて、特にデジタル回路の特性を決定付けているのはトランジスタなどの能動素子と、配線等の寄生素子（受動素子）である。その影響の度合いは、ほとんど同程度、又は場合によっては寄生素子の方が大きくなってきている。また、ＬＳＩやＵＬＳＩに搭載されるアナログ回路や、純粋なリニアＩＣのようなアナログＩＣにおいては、受動素子は重要な機能素子であり、同時に配線が持つ寄生容量や抵抗も機能素子として働いてしまうので回路設計においてはそれらに繊細な注意を払う。これらの寄生素子もトランジスタなどの能動素子と同様に製造ばらつきの影響を受け、回路特性の変動要因となるのである。
【０００８】
ところが、製造ばらつきをＳＰＩＣＥパラメータに取り込んできた従来例は、トランジスタなどの能動素子のパラメータを扱ったものばかりであり、寄生素子などを取り扱った例はほとんどなかった。従って、十分、製造ばらつきを考慮した精度の良い回路シミュレーションができなかった。
【０００９】
本発明の目的は以上の問題点を解決し、電子回路を構成する素子だけでなく、寄生素子の製造ばらつきを考慮し、回路シミュレーションの精度を向上することができる、回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステムを提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係る請求項１記載の回路シミュレーションのためのパラメータ抽出方法は、製造ラインにおいて電子回路を含むウエハから、上記電子回路の特性データであるインラインデータをモニタリングし、回路シミュレーションのためのパラメータを抽出するパラメータ抽出方法において、
上記ウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定するステップと、
上記測定データを第１のデータベースメモリに保存するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子の構造パラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてパッシブ素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいて寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出するステップと、
上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子の素子パラメータと、上記抽出された寄生素子の素子パラメータとを、第２のデータベースメモリに保存するステップと、
上記第２のデータベースメモリのデータに基づいて保存されたデータを統計的に解析して回路シミュレーションに必要な特定のパラメータのセットを生成するステップとを含むことを特徴とする。
【００１１】
また、請求項２記載のパラメータ抽出方法は、請求項１記載のパラメータ抽出方法において、
上記測定データを測定するステップは、上記アクティブ素子の構造パラメータを抽出するための第１のモニター装置と、上記アクティブ素子のＡＣパラメータを抽出するための第２のモニター装置と、上記アクティブ素子のＤＣパラメータを抽出するための第３のモニター装置と、パッシブ素子と寄生素子の抵抗パラメータを抽出するための第４のモニター装置と、パッシブ素子と寄生素子の容量パラメータを抽出するための第５のモニター装置を、同一のウエハのスクライブラインに形成し、もしくは、同一ウエハのモニター装置専用領域に形成するステップを含むことを特徴とする。
【００１２】
さらに、請求項３記載のパラメータ抽出方法は、請求項２記載のパラメータ抽出方法において、
上記第２のモニター装置は、
実質的に５０％のデューティを有する三角波又は正弦波のクロック信号に基づいて、（５０＋Δ）％のデューティを有する第１のクロック信号と、（５０−Δ）％のデューティを有する第２のクロック信号とを発生する信号発生回路と、
それぞれ少なくとも２個のトランジスタから構成され、上記第１と第２のクロック信号が対応して入力される第１と第２のインバータ回路と、
上記第１のインバータ回路の各トランジスタのドレインに接続された被容量測定体と、
上記第２のインバータ回路の各トランジスタのドレインに接続された基準容量測定体とを備え、
上記Δは、上記被容量測定体と上記基準容量測定体とを用いて上記アクティブ素子のＡＣパラメータと、パッシブ素子や寄生素子の容量パラメータを抽出できるように設定されたことを特徴とする。
【００１３】
また、請求項４記載のパラメータ抽出方法は、請求項１乃至３のうちのいずれか１つに記載のパラメータ抽出方法において、上記パッシブ素子の素子パラメータを抽出するステップと、上記寄生素子の素子パラメータを抽出するステップは、上記パッシブ素子又は上記寄生素子の容量パラメータを抽出するときに、上記第１のデータベースメモリのデータに基づいて当該素子の容量値を計算し、計算された容量値に基づいて、層間膜厚を一定にしてプロセスの変動分を誘電率のパラメータとして設定するパラメータ抽出方法と、当該素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率のパラメータとして設定するパラメータ抽出方法とを用いて、当該素子の容量パラメータを抽出することを特徴とする。
【００１４】
さらに、請求項５記載のパラメータ抽出方法は、請求項１乃至４のうちのいずれか１つに記載のパラメータ抽出方法において、
上記回路シミュレーションに必要な特定のパラメータのセットを生成するステップは、ワーストケースモデルのパラメータセットを生成することを特徴とする。
【００１５】
本発明に係る請求項６記載の回路シミュレーションのためのパラメータ抽出装置は、製造ラインにおいて電子回路を含むウエハから、上記電子回路の特性データであるインラインデータをモニタリングし、回路シミュレーションのためのパラメータを抽出するパラメータ抽出装置において、
上記ウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定する手段と、
上記測定データを保存する第１のデータベースメモリと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子の構造パラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいてパッシブ素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいて寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出する手段と、
上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子の素子パラメータと、上記抽出された寄生素子の素子パラメータとを保存する第２のデータベースメモリと、
上記第２のデータベースメモリのデータに基づいて保存されたデータを統計的に解析して回路シミュレーションに必要な特定のパラメータのセットを生成する手段とを備えたことを特徴とする。
【００１６】
また、請求項７記載のパラメータ抽出装置は、請求項６記載のパラメータ抽出装置において、
上記測定データを測定する手段は、上記アクティブ素子の構造パラメータを抽出するための第１のモニター装置と、上記アクティブ素子のＡＣパラメータを抽出するための第２のモニター装置と、上記アクティブ素子のＤＣパラメータを抽出するための第３のモニター装置と、パッシブ素子と寄生素子の抵抗パラメータを抽出するための第４のモニター装置と、パッシブ素子と寄生素子の容量パラメータを抽出するための第５のモニター装置を備え、上記第１と第２と第３のモニター装置は、同一のウエハのスクライブラインに形成し、もしくは、同一ウエハのモニター装置専用領域に形成されたことを特徴とする。
【００１７】
さらに、請求項８記載のパラメータ抽出装置は、請求項７記載のパラメータ抽出装置において、
上記第２のモニター装置は、
実質的に５０％のデューティを有する三角波又は正弦波のクロック信号に基づいて、（５０＋Δ）％のデューティを有する第１のクロック信号と、（５０−Δ）％のデューティを有する第２のクロック信号とを発生する信号発生回路と、
それぞれ少なくとも２個のトランジスタから構成され、上記第１と第２のクロック信号が対応して入力される第１と第２のインバータ回路と、
上記第１のインバータ回路の各トランジスタのドレインに接続された被容量測定体と、
上記第２のインバータ回路の各トランジスタのドレインに接続された基準容量測定体とを備え、
上記Δは、上記被容量測定体と上記基準容量測定体とを用いて上記アクティブ素子のＡＣパラメータと、パッシブ素子や寄生素子の容量パラメータを抽出できるように設定されたことを特徴とする。
【００１８】
また、請求項９記載のパラメータ抽出装置は、請求項６乃至８のうちのいずれか１つに記載のパラメータ抽出装置において、
上記パッシブ素子の素子パラメータを抽出する手段と、上記寄生素子の素子パラメータを抽出する手段は、上記パッシブ素子又は上記寄生素子の容量パラメータを抽出するときに、上記第１のデータベースメモリのデータに基づいて当該素子の容量値を計算し、計算された容量値に基づいて、層間膜厚を一定にしてプロセスの変動分を誘電率のパラメータとして設定するパラメータ抽出方法と、当該素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率のパラメータとして設定するパラメータ抽出方法とを用いて、当該素子の容量パラメータを抽出することを特徴とする。
【００１９】
本発明に係る回路シミュレーションシステムは、電子回路のレイアウトデータから回路シミュレーションのためのネットリストを抽出するネットリスト抽出装置と、
請求項６乃至９のうちのいずれか１つに記載のパラメータ抽出装置と、
上記ネットリスト抽出装置によって抽出されたネットリストと、上記パラメータ抽出装置によって生成されたパラメータのセットを用いて、回路シミュレーションを行う回路シミュレーション処理装置とを備えたことを特徴とする。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明に係る実施形態について説明する。
【００２１】
図１は、本発明に係る一実施形態である回路シミュレーションシステムの構成を示すブロック図であり、図２は、図１のパラメータ抽出装置１０１の構成を示すブロック図である。図１において、この実施形態に係る回路シミュレーションシステムは、ウエハ２０上の電子回路のレイアウトデータから回路シミュレーション用のネットリストを抽出するネットリスト抽出装置１００と、トランジスタのような回路を構成する素子だけでなく、抵抗や静電容量（以下、容量という。）、また寄生素子の製造ばらつきを考慮したパラメータを抽出するパラメータ抽出装置１０１と、上記ネットリストとパラメータセットを用いて回路シミュレーションを行う回路シミュレーション処理装置１０２とを備えて構成される。ここで、特に、図２において、パッシブ素子パラメータ抽出部１４と、寄生素子パラメータ抽出部１５とを備えたことを特徴としている。
【００２２】
図２において、パラメータ抽出装置１０１は、製造ラインにおいてＬＳＩなどの半導体装置である、電子回路を含むウエハ２０から、上記電子回路の特性データであるインラインデータをモニタリングし、回路シミュレーションのためのパラメータを抽出するものである。
【００２３】
インライン測定部１０は、ウエハ２０中に形成された後述するモニター装置から電圧対電流特性の測定データを測定して、上記測定データを第１のデータベースメモリ２１に保存する。次いで、構造パラメータ抽出部１１は、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子の構造パラメータを抽出し、ＡＣパラメータ抽出部１２は、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出し、ＤＣパラメータ抽出部１３は、第１のデータベースメモリ２１に保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する。そして、パッシブ素子パラメータ抽出部１４は、第１のデータベースメモリ２１に保存されたデータに基づいてパッシブ素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出し、寄生素子パラメータ抽出部１５は、第１のデータベースメモリ２１に保存されたデータに基づいて寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出する。さらに、上記各抽出部１１−１５により抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、パッシブ素子の素子パラメータと、寄生素子の素子パラメータとは第２のデータベースメモリ２２に保存される。そして、パラメータセット生成部１６は、第２のデータベースメモリ２２のデータに基づいて保存されたデータを統計的に解析して回路シミュレーションに必要な特定のパラメータのセットを生成して、第３のデータベースメモリ２３に保存する。
【００２４】
なお、インライン測定部１０と、各抽出部１１−１５と、パラメータセット生成部１６とは、少なくとも、例えばディジタル計算機などの中央演算制御回路（ＣＰＵ）を含み、各処理を実行する。
【００２５】
図３は、図１のパラメータ抽出装置１０１によって実行されるパラメータ抽出処理を示すフローチャートである。
【００２６】
図３において、まず、ステップＳ１において、ウエハ２０中に形成されたモニター装置から電圧対電流特性の測定データを測定し、ステップＳ２では、上記測定データを第１のデータベースメモリ２１に保存する。次いで、ステップＳ３では、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子の構造パラメータを抽出し、ステップＳ４では、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出し、ステップＳ５では、第１のデータベースメモリ２１に保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する。そして、ステップＳ６では、第１のデータベースメモリ２１に保存されたデータに基づいてパッシブ素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出し、ステップＳ７では、第１のデータベースメモリ２１に保存されたデータに基づいて寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出する。さらに、ステップＳ８では、上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子の素子パラメータと、上記抽出された寄生素子の素子パラメータとを、第２のデータベースメモリ２２に保存し、ステップＳ９では、第２のデータベースメモリ２２のデータに基づいて保存されたデータを統計的に解析して回路シミュレーションに必要な特定のパラメータのセットを生成して当該パラメータ抽出処理を終了する。
【００２７】
本実施形態においては、特に、ウエハ２０の中に形成したモニター装置から電圧対電流特性を測定するインライン測定部１０は、構造パラメータを抽出するためのモニター装置、ＡＣパラメータを抽出するためのモニター装置、ＤＣパラメータを抽出するためのモニター装置と、パッシブ素子と寄生素子の抵抗パラメータを抽出するための第４のモニター装置と、パッシブ素子と寄生素子の容量パラメータを抽出するための第５のモニター装置を、同一のウエハ２０のスクライブラインか、同一ウエハのモニター装置専用領域に生成したことを特徴としている。ここで、スクライブラインとは、ウエハ２０を複数のチップにスクライブするときの境界線となる部分の領域をいう。すなわち、１枚のウエハ２０から回路シミュレーションに必要なすべてのパラメータを抽出できるようにすることで、あるウエハ２０の電子回路が不良な動作をしたときにそのウエハ２０のパラメータを用いたシミュレーションができ解析、検証が容易となる。
【００２８】
図４は、図２のウエハ２０中に形成されるモニター装置の一例の構成を示す回路図である。図４では、本実施形態に係るＡＣパラメータの抽出方法を示している。従来、上述したような同一のウエハのスクライブラインのような限られた領域でＡＣパラメータ抽出は非常に困難であった。そこで、本発明に係る実施形態においては、チェミング・フー（Chenming Hu）らの公知のＣＢＣＭ法（例えば、従来技術文献４「Chenming Hu et al.,”An On-Chip、 Attofarad Interconnect Charge-Based Capacitance Measurement (CBCM) Technique”, IEEE Technical Digest of International Electron Devices Meeting, 1996」参照。）の原理を活用して以下に示すようなモニター回路３１でウエハのスクライブライン上に配置できる構成とした。
【００２９】
図４において、インライン測定部１０内のクロック信号発生器３０は、実質的に５０％のデューティを有する三角波又は正弦波のクロック信号を、モニター回路３１内の各ＦＥＴトランジスタ（以下、トランジスタという。）のゲートに出力する。モニター回路３１は、信号発生回路３２と、２個のインバータ回路３３ａ，３３ｂと、被容量測定体３４と、基準容量測定体３５とを備えて、例えば、ウエハ２０のスクライブライン上に形成される。信号発生回路３１は、４個のトランジスタを備えて構成され、上記クロック信号に応答して、（５０＋Δ）％のデューティを有する第１のクロック信号と、（５０−Δ）％のデューティを有する第２のクロック信号とを発生してインバータ回路３３ａ，３３ｂに出力する。ここで、Δは、被容量測定体３４と基準容量測定体３５とを用いて、公知のＣＢＣＭ法を用いて、上記アクティブ素子のＡＣパラメータを抽出できるように設定され、Δは好ましくは２から４８の範囲で設定され、より好ましくは、５から１５までの範囲であり、さらにより好ましくは１０に設定される。なお、図４において、Ｗはトランジスタのゲート幅であり、Ｌはそのゲート長である。
【００３０】
各インバータ回路３３ａ，３３ｂは、Ｐチャンネルトランジスタと、Ｎチャンネルトランジスタとを備えて構成され、上記第１のクロック信号は、２つのインバータ回路３３ａ，３３ｂの各Ｐチャンネルトランジスタのゲートに入力される一方、上記第２のクロック信号は、２つのインバータ回路３３ａ，３３ｂの各Ｎチャンネルトランジスタのゲートに入力される。そして、インバータ回路３３ａの２個のトランジスタの互いに接続されたドレインからインバータ回路３３ａの出力信号が出力され、被容量測定体３４に印加される。また、インバータ回路３３ｂの２個のトランジスタの互いに接続されたドレインからインバータ回路３３ｂの出力信号が出力され、基準容量測定体３５に印加される。本実施形態においてはトランジスタのゲート容量を測定する例を示しているので、被容量測定体３４及び基準容量測定体３５はそれぞれ、トランジスタを用いて形成されたキャパシタである。配線などの寄生容量を測定する場合は被容量測定体３４及び基準容量測定体３５はそれぞれ、配線となる。
【００３１】
この実施形態では、図４のモニター回路３１を用いて、かつ公知のＣＢＣＭ法を用いてＶｄｄ１及びＶｄｄ２に流れる電流を測定することにより、容量パラメータを測定する。
【００３２】
図４において、クロック信号のデューティの５０％からずれた第１と第２のクロック信号を生成する信号発生回路３２は、図４に示すように、トランジスタのβ比の異なるインバータ回路を２段用いて構成している。この実施形態においては、モニター回路３２への入力信号を、三角波又は正弦波のクロック信号としたことで、インラインでの測定機器の制限がなくし、かつ、デューティの５０％からずれた第１と第２のクロック信号をβ比の異なるインバータ回路を２段用いて生成することにより、モニター回路３１を、ウエハのスクライブラインに配置できる大きさで形成できるようにしたことを特徴としている。
【００３３】
図５は、図３のパラメータ抽出処理においてパッシブ素子及び寄生素子の容量パラメータに対して製造ばらつきの情報を付加する方法を説明するためのウエハ２０上の配線例を示す断面図である。すなわち、図５では、抵抗や容量などのパッシブ素子の容量パラメータや、配線などの寄生素子の容量パラメータへの製造ばらつきの情報の持たせる方法について図示している。
【００３４】
図５において、ウエハ２０の接地導体４０上に、配線が無い配線無し層４１と、配線がある配線有り層４２とが順次積層して形成されている。具体的な製造ばらつきとしては、層間絶縁膜である配線無し層４１の膜厚Ｔの変動によるものや、メタル配線５１，５２のエッチング仕上がり幅Ｌｍのばらつきによる寸法変動によるものや、誘電率変動によるものなどがある。
【００３５】
現在一般に使用されているＳＰＩＣＥシミュレータ装置においては、線幅の寸法パラメータはあるが、膜厚Ｔのように縦方向や誘電率のパラメータは準備されていない。
【００３６】
ここで、膜厚Ｔの配線無し層４１におけるメタル配線５１と設置導体４０との間のキャパシタの容量Ｃａと、配線有り層４２における２個のメタル配線５１，５２間のキャパシタの容量Ｃｂを表すために、次式で表されるようなモデル式を導入した。なお、メタル配線５１と５２の間の距離（スペース）はＳとする。
【数１】
Ｃａ＝（εa’）／Ｔ’＝（Ａεa）／Ｔ
ここで、
【数２】
εa’：変動した誘電率
Ｔ’：変動した膜厚
εa：理想的な誘電率
Ｔ：設計層間値
Ａ：バラツキ補正パラメータ
である。また、
【数３】
Ｃｂ＝（εb’）／Ｓ＝（Ｂεb）／Ｓ
ここで、
【数４】
εb’：変動した誘電率
Ｓ’：変動したスペース
εb：理想的な誘電率
Ｓ：設計スペース値
Ｂ：バラツキ補正パラメータ
である。
【００３７】
本発明に係る実施形態では、第１のデータベースメモリ２１のデータから、アクティブ素子や寄生素子の容量値を計算しその容量値から、層間膜厚Ｔを一定にして層間膜厚などのプロセスの変動分を誘電率εaのパラメータＡに持たすパラメータ抽出方法と、素子の仕上がり寸法Ｌｍを一定にして仕上がり寸法などのプロセスの変動分を誘電率εbのパラメータＢに持たすパラメータ抽出方法とを用いて容量パラメータを抽出することとした。なお、図５の例では、線幅Ｌｍの変動がスペースＳの変動に対応しその結果カップリング容量Ｃｂが変動する例を示している。そのために、本実施形態では、配線無し層４１と配線有り層４２に分け、配線無し層４１の誘電率εaと配線有り層４２の誘電率εbという考え方を導入し、測定した容量値Ｃａ及びＣｂからパラメータＡ及びＢを抽出する。
【００３８】
以上のようにして収集された種々のパラメータは第２のデータベースメモリ２２に蓄積される。そこで次のステップとして、統計的に解析し回路シミュレーションに必要な特定のパラメータセット、すなわちワーストケースモデルのパラメータセットを生成する。具体的な方法としては、多変量解析の主成分分析が良く知られており、本実施形態においても、主成分分析でワーストケースモデルのパラメータセットを生成した。このパラメータセットには、上述したようにトランジスタのような回路を構成する素子だけでなく、抵抗や容量、また寄生素子のパラメータも含まれているため、このパラメータセットも用いれば当初目的とした高精度の回路シミュレーションが可能となる。
【００３９】
この実施形態においては、特に、電子回路のレイアウトデータから回路シミュレーション用のネットリストを抽出するネットリスト抽出装置１００では、図５で示した容量をパラメータＡ及びＢを出力できるモデルが導入され、それを用いる回路シミュレータも同様に、容量パラメータＡ及びＢを扱えるモデルが導入されていることが特徴である。また、図１の回路シミュレーションシステムにおいては、ネットリスト抽出装置１００は、ウエハ２０の電子回路のレイアウトから寄生容量等の情報の入ったネットリストを抽出する一方、パラメータ抽出装置１０１は、プロセスの変動分を誘電率のパラメータに持たすパラメータ抽出を行い、さらに、回路シミュレーション処理装置１０２は、プロセスの変動分を誘電率のパラメータに持たしたモデルを有していることを特徴としている。
【００４０】
以上説明したように、本実施形態によれば、製造ラインにおいてウエハ２０からインラインデータをモニタリングするインラインパラメータを抽出するパラメータ抽出装置１０１と、レイアウトデータから回路シミュレーション用のネットリストを抽出するネットリスト抽出装置１００と、回路シミュレーション処理装置１０２とを備える。従って、ウエハの電子回路を構成する素子だけでなく、寄生素子も製造ばらつきを反映したパラメータセットの中に記述し、回路シミュレーションで扱えるようにして製造ばらつきを考慮したシミュレーションが可能となったので、製造ばらつきを考慮して回路動作にマージンを持たせる回路設計の精度を大幅に向上させることができる。
【００４１】
【発明の効果】
以上詳述したように本発明によれば、製造ラインにおいてウエハからインラインデータをモニタリングするインラインパラメータを抽出するパラメータ抽出装置と、レイアウトデータから回路シミュレーション用のネットリストを抽出するネットリスト抽出装置と、回路シミュレーション処理装置とを備え、ウエハの電子回路を構成する素子だけでなく、寄生素子も製造ばらつきを反映したパラメータセットの中に記述し、回路シミュレーションで扱えるようにして製造ばらつきを考慮したシミュレーションが可能となったので、製造ばらつきを考慮して回路動作にマージンを持たせる回路設計の精度を大幅に向上させることができる。
【図面の簡単な説明】
【図１】 本発明に係る一実施形態である回路シミュレーションシステムの構成を示すブロック図である。
【図２】 図１のパラメータ抽出装置１０１の構成を示すブロック図である。
【図３】 図１のパラメータ抽出装置１０１によって実行されるパラメータ抽出処理を示すフローチャートである。
【図４】 図２のウエハ２０中に形成されるモニター装置の一例の構成を示す回路図である。
【図５】 図３のパラメータ抽出処理においてパッシブ素子及び寄生素子の容量パラメータに対して製造ばらつきの情報を付加する方法を説明するためのウエハ２０上の配線例を示す断面図である。
【符号の説明】
１０…インライン測定部、
１１…構造パラメータ抽出部、
１２…ＡＣパラメータ抽出部、
１３…ＤＣパラメータ抽出部、
１４…パッシブ素子パラメータ抽出部、
１５…寄生素子パラメータ抽出部、
１６…パラメータセット生成部、
２０…ウエハ、
２１…第１のデータベースメモリ、
２２…第２のデータベースメモリ、
２３…第３のデータベースメモリ、
３０…クロック信号発生器、
３１…モニター回路、
３２…信号発生回路、
３３ａ，３３ｂ…インバータ回路、
３４…被容量測定体、
３５…基準容量測定体、
４０…接地導体、
４１…配線無し層、
４２…配線有り層、
５１，５２…メタル配線、
１００…ネットリスト抽出装置、
１０１…パラメータ抽出装置、
１０２…回路シミュレーション処理装置。
Claims (10)
- 製造ラインにおいて電子回路を含むウエハから、上記電子回路の特性データであるインラインデータをモニタリングし、回路シミュレーションのためのパラメータを抽出するパラメータ抽出方法において、
上記ウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定するステップと、
上記測定データを第１のデータベースメモリに保存するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子の構造パラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてパッシブ素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいて寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出するステップと、
上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子の素子パラメータと、上記抽出された寄生素子の素子パラメータとを、第２のデータベースメモリに保存するステップと、
上記第２のデータベースメモリのデータに基づいて保存されたデータを統計的に解析して回路シミュレーションに必要な特定のパラメータのセットを生成するステップとを含むことを特徴とする回路シミュレーションのためのパラメータ抽出方法。 - 請求項１記載のパラメータ抽出方法において、
上記測定データを測定するステップは、上記アクティブ素子の構造パラメータを抽出するための第１のモニター装置と、上記アクティブ素子のＡＣパラメータを抽出するための第２のモニター装置と、上記アクティブ素子のＤＣパラメータを抽出するための第３のモニター装置とパッシブ素子と寄生素子の抵抗パラメータを抽出するための第４のモニター装置と、パッシブ素子と寄生素子の容量パラメータを抽出するための第５のモニター装置を、同一のウエハのスクライブラインに形成し、もしくは、同一ウエハのモニター装置専用領域に形成するステップを含むことを特徴とするパラメータ抽出方法。 - 請求項２記載のパラメータ抽出方法において、
上記第２のモニター装置は、
実質的に５０％のデューティを有する三角波又は正弦波のクロック信号に基づいて、（５０＋Δ）％のデューティを有する第１のクロック信号と、（５０−Δ）％のデューティを有する第２のクロック信号とを発生する信号発生回路と、
それぞれ少なくとも２個のトランジスタから構成され、上記第１と第２のクロック信号が対応して入力される第１と第２のインバータ回路と、
上記第１のインバータ回路の各トランジスタのドレインに接続された被容量測定体と、
上記第２のインバータ回路の各トランジスタのドレインに接続された基準容量測定体とを備え、
上記Δは、上記被容量測定体と上記基準容量測定体とを用いて上記アクティブ素子のＡＣパラメータと、パッシブ素子や寄生素子の容量パラメータを抽出できるように設定されたことを特徴とするパラメータ抽出方法。 - 請求項１乃至３のうちのいずれか１つに記載のパラメータ抽出方法において、上記パッシブ素子の素子パラメータを抽出するステップと、上記寄生素子の素子パラメータを抽出するステップは、上記パッシブ素子又は上記寄生素子の容量パラメータを抽出するときに、上記第１のデータベースメモリのデータに基づいて当該素子の容量値を計算し、計算された容量値に基づいて、層間膜厚を一定にしてプロセスの変動分を誘電率のパラメータとして設定するパラメータ抽出方法と、当該素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率のパラメータとして設定するパラメータ抽出方法とを用いて、当該素子の容量パラメータを抽出することを特徴とするパラメータ抽出方法。
- 請求項１乃至４のうちのいずれか１つに記載のパラメータ抽出方法において、
上記回路シミュレーションに必要な特定のパラメータのセットを生成するステップは、ワーストケースモデルのパラメータセットを生成することを特徴とするインラインパラメータ抽出方法。 - 製造ラインにおいて電子回路を含むウエハから、上記電子回路の特性データであるインラインデータをモニタリングし、回路シミュレーションのためのパラメータを抽出するパラメータ抽出装置において、
上記ウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定する手段と、
上記測定データを保存する第１のデータベースメモリと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子の構造パラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいてパッシブ素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいて寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出する手段と、
上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子の素子パラメータと、上記抽出された寄生素子の素子パラメータとを保存する第２のデータベースメモリと、
上記第２のデータベースメモリのデータに基づいて保存されたデータを統計的に解析して回路シミュレーションに必要な特定のパラメータのセットを生成する手段とを備えたことを特徴とする回路シミュレーションのためのパラメータ抽出装置。 - 請求項６記載のパラメータ抽出装置において、
上記測定データを測定する手段は、上記アクティブ素子の構造パラメータを抽出するための第１のモニター装置と、上記アクティブ素子のＡＣパラメータを抽出するための第２のモニター装置と、上記アクティブ素子のＤＣパラメータを抽出するための第３のモニター装置と、パッシブ素子と寄生素子の抵抗パラメータを抽出するための第４のモニター装置と、パッシブ素子と寄生素子の容量パラメータを抽出するための第５のモニター装置を備え、上記第１と第２と第３のモニター装置は、同一のウエハのスクライブラインに形成し、もしくは、同一ウエハのモニター装置専用領域に形成されたことを特徴とするパラメータ抽出装置。 - 請求項７記載のパラメータ抽出装置において、
上記第２のモニター装置は、
実質的に５０％のデューティを有する三角波又は正弦波のクロック信号に基づいて、（５０＋Δ）％のデューティを有する第１のクロック信号と、（５０−Δ）％のデューティを有する第２のクロック信号とを発生する信号発生回路と、
それぞれ少なくとも２個のトランジスタから構成され、上記第１と第２のクロック信号が対応して入力される第１と第２のインバータ回路と、
上記第１のインバータ回路の各トランジスタのドレインに接続された被容量測定体と、
上記第２のインバータ回路の各トランジスタのドレインに接続された基準容量測定体とを備え、
上記Δは、上記被容量測定体と上記基準容量測定体とを用いて上記アクティブ素子のＡＣパラメータと、パッシブ素子や寄生素子の容量パラメータを抽出できるように設定されたことを特徴とするパラメータ抽出装置。 - 請求項６乃至８のうちのいずれか１つに記載のパラメータ抽出装置において、
上記パッシブ素子の素子パラメータを抽出する手段と、上記寄生素子の素子パラメータを抽出する手段は、上記パッシブ素子又は上記寄生素子の容量パラメータを抽出するときに、上記第１のデータベースメモリのデータに基づいて当該素子の容量値を計算し、計算された容量値に基づいて、層間膜厚を一定にしてプロセスの変動分を誘電率のパラメータとして設定するパラメータ抽出方法と、当該素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率のパラメータとして設定するパラメータ抽出方法とを用いて、当該素子の容量パラメータを抽出することを特徴とするパラメータ抽出装置。 - 電子回路のレイアウトデータから回路シミュレーションのためのネットリストを抽出するネットリスト抽出装置と、
請求項６乃至９のうちのいずれか１つに記載のパラメータ抽出装置と、
上記ネットリスト抽出装置によって抽出されたネットリストと、上記パラメータ抽出装置によって生成されたパラメータのセットを用いて、回路シミュレーションを行う回路シミュレーション処理装置とを備えたことを特徴とする回路シミュレーションシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000160106A JP4060516B2 (ja) | 2000-05-30 | 2000-05-30 | 回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000160106A JP4060516B2 (ja) | 2000-05-30 | 2000-05-30 | 回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001338007A JP2001338007A (ja) | 2001-12-07 |
| JP4060516B2 true JP4060516B2 (ja) | 2008-03-12 |
Family
ID=18664350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000160106A Expired - Fee Related JP4060516B2 (ja) | 2000-05-30 | 2000-05-30 | 回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4060516B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004012321A (ja) | 2002-06-07 | 2004-01-15 | Mitsubishi Electric Corp | 容量値測定方法 |
| JP2005190262A (ja) * | 2003-12-26 | 2005-07-14 | Renesas Technology Corp | 半導体集積回路の設計方法 |
| KR101821281B1 (ko) | 2011-09-30 | 2018-01-24 | 삼성전자주식회사 | 회로 시뮬레이션 방법 |
| US8957694B2 (en) | 2012-05-22 | 2015-02-17 | Broadcom Corporation | Wafer level package resistance monitor scheme |
-
2000
- 2000-05-30 JP JP2000160106A patent/JP4060516B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001338007A (ja) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sylvester et al. | Investigation of interconnect capacitance characterization using charge-based capacitance measurement (CBCM) technique and three-dimensional simulation | |
| US6978229B1 (en) | Efficient method for modeling and simulation of the impact of local and global variation on integrated circuits | |
| US7802218B2 (en) | Layout analysis method and apparatus for semiconductor integrated circuit | |
| JP3926148B2 (ja) | 電子回路設計シミュレータ | |
| US20060036980A1 (en) | Method and apparatus for jitter analysis and program therefor | |
| US20040261044A1 (en) | Method for setting design margin for LSI | |
| JP2007133497A (ja) | 半導体集積回路の特性抽出方法及び特性抽出装置 | |
| US20100037191A1 (en) | Method of generating reliability verification library for electromigration | |
| US20070132473A1 (en) | Methods and apparatus for inline variability measurement of integrated circuit components | |
| JP4060516B2 (ja) | 回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム | |
| US8196088B2 (en) | Method and structure for screening NFET-to-PFET device performance offsets within a CMOS process | |
| Villavicencio et al. | Electrical model of microcontrollers for the prediction of electromagnetic emissions | |
| Islam et al. | Statistical analysis and modeling of random telegraph noise based on gate delay measurement | |
| US20080072199A1 (en) | Method for designing semiconductor integrated circuit | |
| Werner et al. | Crosstalk noise in future digital CMOS circuits | |
| US20060215457A1 (en) | Method of generating cell library data for large scale integrated circuits | |
| US12009260B2 (en) | Method and system of forming integrated circuit | |
| Saxena et al. | Test structures and analysis techniques for estimation of the impact of layout on MOSFET performance and variability | |
| JP2004355438A (ja) | 回路シミュレーション用入力ファイル生成システム及び生成方法 | |
| Zhang et al. | Modeling of mismatch effect in submicron MOSFETs based on BSIM3 model and parametric tests | |
| Guo et al. | Partial random walks for transient analysis of large power distribution networks | |
| Gettings et al. | Study of CMOS process variation by multiplexing analog characteristics | |
| Nassif | Impact of variability on power | |
| US6952654B2 (en) | Methods for calculating the voltage induced in a device | |
| US20200372198A1 (en) | Method of determining a worst case in timing analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |