TWI508206B - 在後段處理期間關於層特性的電容性監控方法 - Google Patents

在後段處理期間關於層特性的電容性監控方法 Download PDF

Info

Publication number
TWI508206B
TWI508206B TW099135010A TW99135010A TWI508206B TW I508206 B TWI508206 B TW I508206B TW 099135010 A TW099135010 A TW 099135010A TW 99135010 A TW99135010 A TW 99135010A TW I508206 B TWI508206 B TW I508206B
Authority
TW
Taiwan
Prior art keywords
layer
forming
capacitance
filled
capacitor array
Prior art date
Application number
TW099135010A
Other languages
English (en)
Other versions
TW201123334A (en
Inventor
Jihong Choi
Yongsik Moon
Roderick Augur
Eden Zielinski
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201123334A publication Critical patent/TW201123334A/zh
Application granted granted Critical
Publication of TWI508206B publication Critical patent/TWI508206B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

在後段處理期間關於層特性的電容性監控方法
本發明一般而言關於半導體裝置製造程序，更詳而言之，是關於監控於後段處理期間所形成的層的方法。
於前段處理期間，於半導體晶圓上形成有多個半導體裝置(例如：電晶體、電阻器、電容器及類似裝置)。於後段(back end-of-the-line；BEOL)處理期間，該等半導體裝置經過互連以在該晶圓上形成多個積體電路，該晶圓接下來於晶圓切單(wafer dicing)期間分割成為個別的晶粒。該等半導體裝置的互連是經由形成多個BEOL層所實現，包含一些金屬化層與一些金屬間介電層(intermetal dielectric layer)。該等BEOL層分成為一些接續的金屬階層，且各個金屬階層皆是利用金屬鑲嵌法(damascene)或雙重金屬鑲嵌法(dual damascene)技術所共同形成。舉例而言，在經利用以形成M1 金屬階層的廣義金屬鑲嵌法處理期間，首先在經預先沈積的預先金屬介電層(pre-metal dielectric layer)上方沈積金屬間介電材料(intermetal dielectric material)；該金屬間介電材料(IMD)經蝕刻以產生圖案；以導電金屬(conductive metal)(如銅)填充該圖案；利用化學機械平坦化(chemical mechanical planarization；CMP)處理移除過剩的銅，以在該IMD中產生一些金屬互連線；並且接著在該經圖案化的互連線與經預先沈積的IMD上方沈積額外的IMD(通常稱作為“罩蓋層”)。以類似的方式接續地形成額外的金屬階層(例如：M2 金屬階層、M3 金屬階層等)，許多習知的積體電路總共包含高達12個金屬階層。
為了製程開發的目的，經常期望監控關於後段(BEOL)處理期間所形成的層的特性。目前，有至少兩種計量控制方法(metrological method)是經常被採用以監控BEOL層厚度。各種計量控制方法典型上皆於化學機械平坦化之後以及形成該罩蓋層之前實施。於第一經共同採用的方法中，干涉計(interferometer)引導光束穿透該IMD並且對著設置於最上層金屬階層之下相對較大的(例如：>50微米)、未經圖案化的墊片(pad)(“測量墊片”)。該光束反射自該測量墊片，回頭傳播穿透該IMD，且最終由光學接收器所接收。測量並利用入射與出射光波之間的相位變化，以評估覆蓋該測量墊片的IMD厚度。相對於此，於第二經共同採用的計量控制方法中，散射計(scatterometer)引導電磁(例如：微波)能量束對著新形成的金屬階層之IMD中所形成的類似晶格的金屬結構(通常稱作為”格狀結構(grating structure)”)。當敲打該格狀結構時，該光束關於該格狀結構的深度發生散射。接著測量並利用該光束散射的角度，以評估該格狀結構的深度，進而評估該經測量的金屬階層中的金屬互連線的深度。
上述各個計量控制方法皆限定於某些方面。舉例而言，以干涉計與散射計為基礎的方法兩者皆有可靠度與精確度的限制。此外，實施上述計量控制方法皆需要獨立的計量控制步驟與個別的工具組；因此，兩種計量控制方法延長該半導體製作程序並且導致非所欲之CMP至罩蓋時間延遲(CMP-to-capping time delay)，於該延遲期間該金屬互連線可能發生氧化。進一步的缺點是，上述計量控制方法一般而言無法測量關於該等BEOL層的其他潛在有用特性；具體而言，兩種方法一般而言皆無法測量遍佈該等BEOL層的多個不同位置的介電常數，且以散射計為基礎的方法進一步無法測量IMD厚度。上述以干涉計為基礎的方法亦受限於數種獨特的方式。舉例而言，覆蓋該測量墊片的IMD的CMP移除率經常不同於覆蓋形成於經覆蓋的金屬階層中的金屬互連線的IMD的移除率。因此，該測量墊片上方的IMD厚度經常不代表該經測量的金屬階層上方的平均IMD厚度。再者，為了確保以干涉計為基礎的測量具有足夠的可靠度，該測量墊片可能必須具有最小厚度，該最小厚度排除了與22奈米或更小的半導體節點的使用。其他進一步的缺點是，近來所使用的極低k值IMD材料能夠使得金屬互連線的厚度縮減至難以利用以干涉計為基礎的方法精確地監控。最後，於CMP處理期間，由於與所應用的漿液發生化學反應，該極低k值IMD材料的光學特性(例如：反射率指標)亦可能發生變化，因此在以干涉計為基礎的測量方法中引入其他的不精確性。
考量上述問題，期望提供適合用於監控關於半導體晶圓的後段處理期間所形成的層的一種或多種特性(如BEOL層厚度、通孔過度蝕刻深度、及/或遍佈該晶圓的介電常數變化)的監控方法。較佳的情況是，能夠利用現存的同軸電性測試設備可靠地實施此類監控方法的實施例，藉此排除對於個別工具組的需求並且將CMP至罩蓋時間延遲最小化。亦期望此類監控方法的實施例能相容於極低k值IMD材料與等於或小於22奈米的半導體節點。經由接下來的詳細說明書內容與附加申請專利範圍結合附加圖式與先前所述的相關技術，本發明的其他特徵與特性將變得清楚明瞭。
本發明提供用在監控關於多個後段(BEOL)層的至少一種特性的方法的實施例。於一個實施例中，該方法包含步驟：在該多個後段層中形成第一電容器陣列，該第一電容器陣列包含第一與第二覆蓋觸點，該第一與第二覆蓋觸點分別形成於該多個後段層之中的不同一層中，測量該第一與第二覆蓋觸點之間的層間電容，並且將經測量的該層間電容轉換成為該第一與第二覆蓋觸點之間的距離。
本發明進一步提供一種在半導體晶圓上製造多個積體電路的方法的實施例。於一個實施例中，該方法包含步驟：於該半導體晶圓上製作多個半導體裝置，形成與該等半導體裝置互連的多個後段(BEOL)層，並且於該半導體晶圓上的多個位置點監控關於該等後段層的第一特性。該監控步驟包含子步驟：於該多個後段層之中的不同一層中分別形成該第一與第二覆蓋觸點，測量該第一與第二覆蓋觸點之間的層間電容，並且將經測量的該層間電容轉換成為該第一與第二覆蓋觸點之間的距離。
本發明進一步用於製造積體電路的方法的實施例。在一個實施例中，該方法包含步驟：設置半導體晶圓，在該晶圓上製作半導體裝置，並且形成與該等半導體裝置互連的第一多個後段(BEOL)層。該第一夕個後段層系依據由以下步驟所預先決定的設計參數所形成，該等步驟包含：(i)於測試晶圓上形成第二多個後段層；(ii)於該第二多個後段層之中的不同一層中分別形成第一與第二覆蓋觸點；(iii)測量該第一與第二覆蓋觸點之間的層間電容；以及(iv)將經測量的該層間電容轉換成為該第一與第二覆蓋觸點之間的距離。
以下詳細說明書內容的目的僅為示範，並非意圖限制本發明或本發明的應用或使用。再者，並非意圖以先前的發明所屬之技術領域、先前技術、發明內容或者以下的詳細說明書中任何經表達或暗示的理論來規範本發明。製造半導體裝置與後段層的各種步驟是衆所周知的，而為了簡潔起見，於本說明書中將僅簡要地提及或將完全省略，而不提供衆所周知的處理細節。
如同出現本說明書中者，措辭“後段(BEOL)層中所形成的觸點”、措辭“第一金屬階層中所形成的觸點”與類似措辭是用以指出觸點的至少一些部分(例如：經填充的溝槽或通孔)是形成於特定BEOL層或金屬階層中；因此，此類措辭並未排除形成為穿透該特定BEOL層或金屬階層並且延伸進入或穿透額外BEOL層或金屬階層的觸點。再者，該名詞“覆蓋”是用以表示第一觸點(或其他元件)是位於第二觸點(或其他元件)的至少一些部分之上或上方。同樣地，名詞“經覆蓋的”是用以表示第一觸點(或其他元件)的一些部分是位於第二觸點(或其他元件)的至少一些部分之下或下方。該等名詞“覆蓋”與“經覆蓋的”一般而言是用以指出相對位置，因此並非指出覆蓋或經覆蓋的元件之間的直接接觸。
第1圖是一般性半導體晶圓10的廣義切面圖，該半導體晶圓10具有多個層半導體裝置12形成於其上(晶圓10部分顯示於第1圖中且未依照比例繪製)。晶圓10可為塊體矽晶圓、絕緣體上覆矽(silicon-on-insulator；SOI)、或其他任何含矽基板。半導體裝置12是藉由一些層14而互連。層14是形成於晶圓10的後段(back end-of-line；BEOL)處理期間，因此於本說明書中稱作為BEOL層14。BEOL層14包含初始形成於半導體裝置12上方的預先金屬介電(PMD)層16。M1 金屬階層18接著形成於PMD層16上方，並且包含數個BEOL層。如上所述，便於利用金屬鑲嵌法或雙重金屬鑲嵌法處理形成M1 金屬階層18，其中金屬間介電(IMD)材料(於第1圖中標示為“M1 IMD本體20”)的第一層是沈積在PMD層16上方，並且經蝕刻而在其中產生圖案。導電材料(如銅)接著沈積在該圖案中。利用化學機械平坦化(CMP)處理移除過剩的銅，以於IMD本體20中產生一些金屬互連線(為清楚起見，未顯示於第1圖中)。最後，第二層IMD(於第1圖中標示為“罩蓋層22(capping layer)”)沈積於經圖案化的互連線與IMD本體20上方。如第1圖中24所指出，接著形成適當的額外金屬階層，以形成最後或終端金屬階層26(terminal metal level)作為結束。如同M1 金屬階層18，終端金屬階層26包含經圖案化以包含金屬互連線(未顯示)的IMD本體29以及覆蓋罩蓋層31。儘管為了清楚起見未顯示於第1圖中，但BEOL層14典型上將包含半導體工業上所習知的額外的層；例如：形成於終端金屬階層26上方的鈍化層(passivation layer)、以及包含於各個金屬階層中的各種額外的層(例如：阻障薄膜、栓塞層(plug layer)、粘著薄膜(adhesion film)等)。
半導體晶圓10描繪於第1圖的部分包含單一晶粒25，該晶粒25是於晶圓切單期間與晶圓10中所包含的其他晶粒(未顯示)分隔開。可利用任何適合的方法實現晶圓切單，如刻劃(scribing)、斷開、物理鋸切、或者雷射切割。如同特定範例，可利用切單鋸(dicing saw)製作數個直線的切割，因而有效地移除晶粒25周圍經選定的部分晶圓10。沿著晶圓10的多個直線區域可於切單處理中被切除或刻劃，該等直線區域通常稱作為“切單線(dicing street)”，且於切單期間移除自晶圓10的直線區域通常稱作為”切面區域”。兩個此類切面區域28與30顯示於第1圖中，並且沿著晶粒25的相對兩側延伸。將可輕易瞭解，形成於晶粒25上的電路佈局典型上使得所有主動零件(亦即，半導體裝置12)與該切面區域分隔達預定最小距離，以避免於切單期間發生損害。
於BEOL處理期間，期望監控關於BEOL層14的各種特性，如層厚度。儘管目前有某些計量控制方法用以監控層厚度(如典型上需要個別工具組的計量控制方法)，但導致CMP至罩蓋時間延遲，且一般而言會面臨精確度不足以及如先前技術所述的其他限制。此外，習知的計量控制方法與上述的工具組類型典型上無法測量遍佈晶圓的不同位置的介電常數。為了克服這些限制，以下配合第2圖至第6圖說明BEOL層監控方法的示範實施例。根據該BEOL層監控方法，於BEOL處理期間，至少有一個電容器陣列形成在BEOL層14中。儘管可在BEOL層14中形成單一電容器並且用以實現該監控方法的實施例，但是較佳的情況是，於不同的位置形成多個電容器陣列以監控遍佈晶圓10的一種或多種特性的一致性(uniformity)，如層厚度的一致性。於將電容器陣列利用在電路產品中的實施例中(與製程開發相反)，該電容器陣列宜(至少部分地)形成於該等切面區域中，以使得能夠用於功能性電路系統的最大面積。舉例而言，如第1圖的斷面線所描繪，第一與第二電容器陣列32與34可分別形成於晶圓10的切面區域28與30中。
第2圖是描繪示範BEOL層監控方法40的流程圖，該監控方法可實施於半導體晶圓10的後段處理期間，以監控關於BEOL層14(第1圖)的一種或多種特性。如上所述，根據監控方法40，第一與第二電容器陣列32與34可形成在BEOL層14中經選定的位置。第3圖是半導體晶圓10在於M1 罩蓋層22上方局部形成M2 金屬階層38之後的簡化切面圖，並且更詳細地描繪出經部分完成的第一與第二電容器陣列32與34。將注意到，於第3圖中，所描繪的M2 金屬階層38是在化學機械平坦化之後以及在罩蓋之前。因此，於第3圖中，第一IMD層(標示為“M2 IMD本體39”)已經沈積於M1 金屬階層18上方，且金屬互連線(未顯示)已經經由如先前所述的圖案化、金屬沈積、以及CMP處理而形成於M2 IMD本體39中。
請參照第1圖至第3圖全體，監控方法40起始於至少於M1 金屬階層18中形成第一觸點(第2圖，步驟41)。舉例而言，參照第3圖，於步驟41期間，電容器陣列32中的第一溝槽42與電容器陣列34中的第一溝槽44可分別形成於M1 金屬階層18的M1 IMD本體20中。溝槽42與44是以導電材料(例如：銅)填充，並且可利用任何適合的處理(包含上述類型的金屬鑲嵌法處理)形成。因此，溝槽42與44以及類似的溝槽於本說明書中將分別稱作為“經填充的溝槽”。然而，本文中所強調的措辭“經填充的溝槽”與類似措辭僅僅用以指出經沈積於產生在絕緣材料(例如：金屬間介電材料)中的空間或空隙中的導電材料(例如：銅)足以形成如上述類型的電容性-耦合觸點(capacitively-coupled contact)；因此，措辭“經填充的溝槽”與類似的措辭並未指出該IMD中所形成的空間或空隙的全部容積皆必須以導電材料填充。在形成M1 IMD本體20、形成溝槽42與44、以及填充經填充的的溝槽42與44之後，M1 罩蓋層22形成於M1 IMD本體18上方，如第3圖所示。
接下來，於監控方法40的步驟46(第2圖)，於覆蓋該第一觸點的M2 金屬階層38中至少形成有第二觸點；例如：如第3圖所示，於步驟46期間，電容器陣列32中的第二經填充的溝槽48可形成於覆蓋第一經填充的溝槽42的M2 IMD本體39中(注意到，M2 IMD本體39與第二經填充的溝槽48兩者皆覆蓋第一經填充的溝槽42)。於步驟46期間，電容器陣列34中的第二經填充的溝槽50亦可形成於覆蓋第一經填充的溝槽44的M2 IMD本體39中(再次注意到，M2 IMD本體39與第二經填充的溝槽50兩者皆覆蓋第一經填充的溝槽44)。電容器陣列32中各個經填充的溝槽宜形成為具有實質上相等的尺寸，更具體而言，是實質上相等的上側與下側表面面積。同樣地，電容器陣列34中各個經填充的溝槽宜形成為具有實質上相等的上側與下側表面面積。陣列32中所包含的經填充的溝槽的尺寸實質上可完全相同於陣列34中所包含的溝槽的尺寸；然而，較佳的情況是，電容器陣列32與電容器陣列34的預定溝槽尺寸，尤其是溝槽的上側與下側表面面積是不同的，使得陣列32與34之間的介電常數的變異能夠以上述方式配合方程式1至3反推計算得到。
繼續參照第2圖所描繪的示範監控方法40，在於M2 金屬階層38中形成經填充的溝槽48與50之後，實施計量控制子程序52的第一叠代(步驟46)。計量控制子程序52宜實施於M2 IMD本體39的平坦化之後以及於M2 IMD本體 39上方形成罩蓋層之前，因而宜實施於M2 金屬階層38完成之前。對於電容器陣列32與電容器陣列34兩者皆實施計量控制子程序52；然而，為了說明起見，以下將主要配合電容器陣列32說明計量控制子程序52。開始計量控制子程序52(第2圖，步驟54)，測量該經曝露的觸點與該經覆蓋的觸點之間的層間電容；因此，於示範的電容器陣列32中，測量經填充的溝槽48與經填充的溝槽42之間的層間電容(於第3圖中標示為“C2a”)。便於利用現存用以測試電路功能性的同軸測試(in-line testing；ILT)設備測量該層間電容。如同特定範例，於同軸測試期間，第一電性探針放置成與經填充的溝槽48接觸，第二電性探針放置成與經填充的溝槽42接觸，並且記錄該等探針之間的電容值。以此方式，於ILT步驟期間，可同軸地測量該層間電容，而無須個別的計量控制步驟或獨立的工具組，如干涉計或散射計。應留意到，關於覆蓋觸點之間電容測量的參數可添加至先前已存在的同軸測試碼，以進一步簡化該監控程序。
再者，於計量控制子程序52的步驟56期間，利用校準曲線將於步驟54期間經測量的該層間電容P1 、P2 轉換成為觸點至觸點距離(contact-to-contact distance)D。該校準曲線是預先建立的函數，其描述電容器陣列32中所包含的覆蓋觸點(例如：經填充的溝槽48與42)的層間電容相對於觸點至觸點距離。第4圖提供第一校準曲線58的範例，該校準曲線58可用以將該層間電容(C2a)轉換成為經填充的溝槽48與42之間的距離。於此特定範例中，校準曲線58表示該層間電容的自然對數(natural log)(垂直軸)相對於第一經填充的溝槽42與第二經填充的溝槽48的自然對數(水平軸)。儘管可利用任何適合的方法產生校準曲線58，但校準曲線58宜採用以下方式產生。首先，實施一系列裝配實驗(set-up experimemt)，其中製作包含實質上完全相同於經填充的溝槽48與42的覆蓋觸點(例如：尺寸與經填充的溝槽48與42完全相同的多個經填充的溝槽)的測試晶圓，但是該等覆蓋觸點以已知或經測量的距離分隔開。可藉由利用CMP處理及/或藉由利用掃描式電子顯微鏡或其他儀器測量覆蓋觸點之間的間隙將各個金屬階層平坦化至所欲之厚度來控制該等覆蓋觸點之間的距離。接著對於各個測試晶圓測量覆蓋觸點之間的層間電容，並且編譯(compile)所產生的資料(經測量的層間電容相對於已知的觸點至觸點距離)，以產生校準曲線58。應注意到，用以於測試晶圓中形成該等罩蓋層的傳統習知的處理具有高度可控制性；因此，各個測試晶圓的罩蓋層厚度實質上可保持不變，而電容的變化可完全歸因於覆蓋觸點之間IMD厚度的變異。於計量控制子程序52的步驟56期間(第2圖)，所產生的校準曲線接著用以將該層間電容轉換成為觸點至觸點距離。
進至計量控制子程序52的步驟60(第2圖)，於步驟56期間所建立的觸點至觸點距離用以決定關於BEOL層14的至少一種特性。舉例而言，關於電容器陣列32(第3圖)，經填充的溝槽48的下側表面與經填充的溝槽42的上側表面之間的距離是代表M1 罩蓋層22與IMD本體39位於溝槽48之下的部分的累積厚度。當M1 罩蓋層22的厚度為已知時，可輕易地決定IMD本體39位於溝槽48之下的部分的厚度。再者，於許多實施例中，經填充的溝槽48的深度將為實質上已知的或者將為可利用傳統習知手段測量得到的，如原子力顯微術(atomic force microscopy)或者探針輪廓儀(stylus profiler)技術。於此種情況下，可例如藉由增加經填充的溝槽48所覆蓋的IMD本體39的部分厚度至經填充的溝槽48的深度來決定金屬階層38的總厚度。當電容器陣列32形成為包含額外的觸點行(columns of contact)(例如：經填充的溝槽或通孔)時，亦可決定關於M2 金屬階層38與更一般而言關於BEOL層14的額外特性，該額外的觸點行將配合第6圖詳細說明。
第5圖是半導體晶圓10在於M2 罩蓋層64上方部分形成M3 金屬階層62之後的簡化切面圖，該M2 罩蓋層64包含於M2 金屬階層38中並且形成於M2 IMD本體39上方。將注意到，於第5圖中，所描繪的是化學機械平坦化之後以及罩蓋之前的M3 金屬階層62。因此，於第5圖中，第一IMD層(標示為“M3 IMD本體63”)已經沈積於M2 金屬階層38上方，而金屬互連線(未顯示)已經經由如上所述的圖案化、金屬沈積、以及CMP處理形成於M3 IMD本體63中。依據監控方法40(第2圖)，形成有BEOL層14以包含電容器陣列32與34(於第5圖中以部分完成狀態顯示)。如第5圖所指出，於覆蓋該第二觸點的金屬階層中至少形成有該電容器陣列中的第三觸點(第2圖，步驟66)。因此，關於電容器陣列32，第三經填充的溝槽68是形成於覆蓋第二經填充的溝槽48的M3 金屬階層62中；而，關於電容器陣列34，第三經填充的溝槽70是形成於覆蓋第二經填充的溝槽50上方的M3 金屬階層62中。
對於電容器陣列32而言，實施計量控制子程序52的第二叠代，以測量第三經填充的溝槽68與第二經填充的溝槽48之間的層間電容(C3a)。接著利用預先建立的校準曲線將經填充的溝槽68與48之間的層間電容轉換成為觸點至觸點距離，並且以上述方式利用該觸點至觸點距離決定關於M3 金屬階層62的至少一種特性(例如：IMD本體63的厚度)。於所描繪的範例中，第三經填充的溝槽68的尺寸實質上與經填充的溝槽48與42完全相同；因此，用以轉換第二經填充的溝槽48與第一經填充的溝槽42之間的層間電容P1 的相同校準曲線(例如：第4圖的校準曲線58)可用以轉換第三經填充的溝槽68與第二經填充的溝槽48之間經測量的層間電容。以同樣方式對於電容器陣列34實施計量控制子程序52，以決定經填充的溝槽70與經填充的溝槽50之間的觸點至觸點距離以及電容器陣列34的M3 金屬階層62的厚度(或其他所欲之BEOL層特性)。
最後，於BEOL層監控方法40的步驟72(第2圖)，以上述方式於接下來的金屬階層中形成額外的觸點(例如：經填充的溝槽)以完成電容器陣列32與電容器陣列34。在形 成電容器陣列32與電容器陣列34中各個新的觸點之後，實施計量控制子程序52的叠代，以監控各個新形成的金屬階層的所欲特性。應注意到，對多個電容器陣列(例如：電容器陣列32與電容器陣列34)實施BEOL層監控方法40，使以測量遍佈半導體晶圓10的不同位置的特性。舉例而言，藉由測量電容器陣列32與電容器陣列34的層厚度，可監控遍佈晶圓10的層厚度的一致性。再者，如上所提及，當電容器陣列32中所包含的經填充的溝槽(例如：經填充的溝槽42、48及68)的上側與下側表面面積不同於電容器陣列34中所包含的經填充的溝槽(例如：經填充的溝槽44、50及70)的上側與下側表面面積時，可反推計算得到陣列32與陣列34的介電常數之間的變異。為了進一步描述這一點，除了上述校準曲線58以外，第4圖還描繪有第二校準曲線74。校準曲線74代表層間電容P2 (垂直軸)相對於電容器陣列34中一對覆蓋觸點之間的距離D(水平軸)，其中，電容器陣列34中各個經填充的溝槽分別具有預定表面面積(A2)，該預定表面面積(A2)大於陣列32中經填充的溝槽的預定表面面積(A1)。以下方程式1與2分別表示第一與第二校準曲線58與74。
y 1 =ln(ε 0 ε r 1 A 1 ) 方程式1
y 2 =ln(ε 0 ε r 2 A 2 ) 方程式2其中，εo 是介電常數；εr1 與εr2 分別是用以於電容器陣列32與電容器陣列34形成金屬間介電材料的絕緣材料的介電特性；而A1 與A2 分別是電容器陣列32與34中觸點的預定表面面積。可結合方程式1與2產生方程式3。
如上所述，電容器陣列32中所包含的各個經填充的溝槽的表面面積是經預定的，如同電容器陣列34中所包含的各個溝槽的表面面積。因此，A1 與A2 是已知的。再者，方程式3左側的數值是於監控方法40期間經由對上述電容器陣列32與34實施計量控制子程序52所測量得到的。因此，可解出方程式3得到所欲的剩餘變數比例(亦即，εr1 /εr2 )，以決定電容器陣列32的介電常數比上電容器陣列34的介電常數的比例。以此方式，可利用電容器陣列32與34決定半導體晶圓10的經選定部分上方的介電常數變異。
先前已提供用於監控BEOL層特性的方法的至少一個示範實施例，該方法可同軸地實施且無須個別的計量控制步驟或工具組。上述該示範的BEOL層監控方法配合兩個電容器陣列(例如：第1圖、第3圖、及第5圖所示的電容器陣列32與34)用以監控層厚度以及遍佈晶圓10的介電常數變異。於上述實施例中，電容器陣列32與34分別包含形成於接續的金屬階層中的單一行經填充的溝槽；然而，於該BEOL層監控方法的進一步實施例中，該等電容器陣列可包含形成於經選定的金屬階層中或穿透經選定的金屬階層的多行觸點(例如：經填充的溝槽或通孔)，能夠監控關於該等BEOL層的額外特性(例如：通孔過度蝕刻深度)並且增加上述經監控的特性(例如：層厚度)的可信度。就這一點而言，第6圖是多行電容器陣列80的簡化切面圖，該多行電容器陣列80可形成於半導體晶圓10的BEOL層14(第1圖)中，代替電容器陣列32及/或電容器陣列34。於第6圖所描繪的示範實施例中，BEOL層14包含八個金屬階層M1 至M8 ，包含八個罩蓋層CL1 至CL8 ；然而，不同實施例之間，BEOL層14的數量必然將有變化，於許多情況下，可能包含12個或更多個金屬階層。金屬階層M1 至M8 是利用如上所述的已知工藝與已知材料所形成。
電容器陣列80包含形成於經選定位置以及經選定的一層BEOL層14的一些導電(例如：銅)觸點。如第6圖所描繪，電容器陣列80的觸點是產生於經選定的BEOL層14中，以形成多個觸點行(contact column)84、86、88、90、及92，該多個觸點行於側向上以預定區間(predetermined interval)分隔開。各個觸點行因此包含一些覆蓋、電容性耦合的觸點。於所描繪的範例中，觸點行84包含形成於接續的金屬階層M1 至M8 中的八個覆蓋的經填充的溝槽，且於第6圖中標示為“M8 經填充的溝槽M8 T”、“M7 經填充的溝槽M7 T”、“M6 經填充的溝槽M6 T”等等。觸點行86包含四個覆蓋通孔，該等通孔分別延伸穿透上側的金屬階層並且延伸進入下側的金屬階層。於第6圖中，觸點行86的通孔是標示為該通孔所延伸穿透的金屬階層。因此，延伸穿透該M7 金屬階層並且延伸進入該M6 金屬階層的通孔標示為第6圖的“M7 通孔M7 V”；延伸穿透該M5 金屬階層並且延伸進 入該M4 金屬階層的孔標示為“M5 通孔M5 V”；諸如此類。觸點行88包含形成於第一組間隔的金屬階層(亦即，M7 、M5 、M3 、及M1 )中的四個覆蓋的經填充的溝槽。同樣地，觸點行90包含四個覆蓋的經填充的溝槽。觸點行88與90中經填充的溝槽是以相同於觸點行84的溝槽的方式標示。因此，觸點行88中最上層的經填充的溝槽稱作為“觸點行88的M7 經填充的溝槽M7 T”，同時觸點行90中最上層的經填充的溝槽稱作為“觸點行90的M8 經填充的溝槽M8 T”。最後，觸點行92包含四個覆蓋孔，各個覆蓋孔皆延伸穿透上側金屬階層、延伸穿透經覆蓋的罩蓋層，並且延伸進入下側金屬階層。觸點行92中所包含的通孔是以相同於觸點行86中所包含的通孔的方式標示。因此，觸點行92中最上層的通孔延伸穿透該M8 金屬階層並且延伸進入該M7 罩蓋層，標示為“M8 通孔M8 V”。
除了各行的最下層觸點以外，觸點行84、86、88、90、及92中各個觸點皆形成於經覆蓋的觸點上方。因此，參照觸點行84，該M2 經填充的溝槽M2 T一般而言覆蓋該M1 經填充的溝槽M1 T，該M3 經填充的溝槽M3 T一般而言覆蓋該M2 經填充的溝槽M2 T，該M4 經填充的溝槽M4 T一般而言覆蓋該M3 經填充的溝槽M3 T，諸如此類。各個觸點行中垂直鄰近的觸點對(adjacent pairs of contacts)是由一層或多層的金屬間介電材料所分隔開。因此，各個觸點行中各個垂直鄰近的觸點對之間形成電容器。各個觸點行中垂直鄰近的觸點對所產生的電容器於第6圖中是由該電容器主要形成 於其上方的觸點行與該金屬階層所標示。因此，觸點行84的M2 經填充的溝槽M2 T與M1 經填充的溝槽M1 T之間所形成的電容器於第6圖中標示為電容器“C2a ”；觸點行86的M1 通孔M1 V與M3 通孔M3 V之間所形成的電容器標示為電容器“C2b ”；而觸點行88的M1 經填充的溝槽M1 T與M3 經填充的溝槽M3 T之間所形成的電容器標示為電容器“C2c ”。相較之下，觸點行84的M3 經填充的溝槽M3 T與M2 經填充的溝槽M2 T之間所形成的電容器於第6圖中標示為電容器“C3a ”。
於第6圖所描繪的示範實施例中，觸點行84、86、88、90、及92中所包含的觸點的輪廓尺寸(亦即，寬度與長度)實質上是相同的。再者，儘管將瞭解習知溝槽形成與填充處理中固有的不精確可能造成一些溝槽深度變異，但觸點行84、88及90中所包含的各個經填充的溝槽的深度實質上是相等的。如第6圖所示，觸點行86與92中所包含的通孔的高度變化將與該金屬階層M1 至M8 的厚度有關，以及各個通孔貫入該經覆蓋的金屬階層的深度(通常稱作為“通孔過度蝕刻”)。
BEOL層監控方法40(配合第2圖如上所述者)可適當地對於各個觸點行84、86、88、90、及92實施。具體來說，計量控制子程序52可在於各行中形成第一觸點之後實施於各個新形成的觸點行84、86、88、90、及92。因此，在M2 金屬階層的CMP處理之後，計量控制子程序52可實施於各個透過M2 金屬階層的上側表面曝露出來的觸點；亦即，觸點行84中的M2 經填充的溝槽M2 T、觸點行90中的M2 經 填充的溝槽M2 T、以及觸點行92中的M2 通孔M2 V。同樣地，在M3 金屬階層的CMP處理之後，計量控制子程序52可實施於各個透過M3 金屬階層的上側表面曝露出來的觸點；亦即，觸點行84中的M3 經填充的溝槽M3 T、觸點行86中的M3 通孔M3 V、以及觸點行88中的M3 經填充的溝槽M3 T。接著利用如上所述的校準曲線將各個覆蓋觸點對之間的層間電容轉換成為觸點至觸點距離。對於各個觸點行皆可產生獨一無二的校準曲線。然而，於某些實施例中，多個觸點行可共用單一條校準曲線。舉例而言，倘若觸點行86與92中觸點的尺寸實質相同，則觸點行86與92可共用單一條校準曲線；而倘若觸點行88與90中觸點的尺寸實質相同，則觸點行88與90可共用單一條校準曲線。
藉由測量多個觸點行中覆蓋觸點對之間的層間電容，可增加資料的可信度。舉例而言，利用第6圖所示的示範電容器陣列80，可測量代表M2 金屬階層厚度的三個層間電容：(i)觸點行84中M2 經填充的溝槽M2 T與M1 經填充的溝槽M1 T之間的電容(C2a )；(ii)觸點行86中M3 通孔M3 V與M1 通孔M1 V之間的電容(C2b )；以及(iii)觸點行88中M3 經填充的溝槽M3 T與M1 經填充的溝槽M1 T之間的電容(C2c )。再者，可利用不同組的經測量層間電容決定關於BEOL層14的額外特性，如通孔過度蝕刻深度。如同特定範例，倘若觸點行86中M3 通孔M3 V的過度蝕刻深度未知，則可利用以下方式決定該M3 通孔M3 V的過度蝕刻深度。首先，利用經測量的層間電容(C2b )與類似第4圖中校準曲線58與74的 對應校準曲線決定該M3 通孔M3 V與該M1 通孔M1 V之間的距離。第二，利用先前所述的觸點行84中M2 經填充的溝槽M2 T與M1 經填充的溝槽M1 T之間的層間電容(C2a )及/或觸點行88中M3 經填充的溝槽M3 T與M1 經填充的溝槽M1 T之間的層間電容(C2c )決定M2 金屬階層的IMD本體的厚度(於第6圖中標示為94)(再次注意到，罩蓋層CL1 的厚度一般而言是已知的)。最後，自該M2 金屬階層的IMD本體的厚度減去該M3 通孔M3 V與該M1 通孔M1 V之間的距離，以產生觸點行86中所包含的M3 通孔M3 V的過度蝕刻厚度。
因此，本發明已提供了多個適用於監控關於在後段處理期間所形成的BEOL層的層厚度與其他特性的BEOL層監控方法的示範實施例。應注意到，上述BEOL層監控方法的實施例可利用習知的電性測試設備可靠地同軸地實施，藉此排除對於個別工具組的需求並且將CMP至罩蓋時間延遲降至最低。上述監控方法的實施例可相容於極低k值的IMD材料與等於或小於22奈米的半導體節點。
如上所述，該BEOL層監控方法的實施例相當適合用於配合製程開發使用。就這一點來說，可於測試晶圓上實施該監控方法的實施例，以對於接下來的產品晶圓產生設計參數。與此情況下，該BEOL層監控方法可歸納成一種用於製造積體電路的方法，可包含以下步驟：(i)設置半導體晶圓；(ii)於該晶圓上製作半導體裝置；以及(iii)形成與該等半導體裝置互連的第一多個後段(BEOL)層並且依據預先決定上述BEOL層監控方法的設計參數。再者，於形成步驟期間，可利用上述轉換程序配合監控方法40的步驟56(第 2圖)調整至少一個工藝參數以回應經決定的第一與第二覆蓋觸點之間距離。
該監控方法的實施例亦可實施於產品晶圓上，於此情況下，該電容器陣列或多個陣列宜(至少部分地)形成於該等切面區域(例如：第1圖所示的切面區域28與30)中。於此情況下，該BEOL層監控方法可包含於一種於產品半導體晶圓上製造多個積體電路的方法中，該方法包含以下步驟：(i)於該產品半導體晶圓上製作半導體裝置，(ii)形成與該等半導體裝置互連的多個後段(BEOL)層，以及(iii)於該半導體晶圓上多個位置點監控關於該BEOL層的第一特性，其中，該監控步驟是經由上述BEOL層監控方法的實施例而實現。
儘管於先前的詳細說明書內容中已提出至少一個示範實施例，但應瞭解本發明存在有許多的變化性。也應瞭解，示範實施例僅為範例，並非意圖以任何方式限制本發明的範疇、應用性、或組構。反之，先前的詳細說明書內容將提供熟習本領域者便於實現本發明實施例的蹊徑。應瞭解到，可在不違背本發明附加申請專利範圍所提出的範疇與法律上語言的相等性下對本發明的元件功能與配置做出各種變化。數位的識別符號(如“第一”、“第二”、“第三”等)是依據元件(例如：觸點)的順序使用於先前的詳細說明書內容中。此類數位的識別符號也使用於接下來的申請專利範圍中，以指出引進的順序。因此，可變動說明書內容與接下來的申請專利範圍之間的數位識別符號以反映出引 進順序的不同。
10‧‧‧半導體晶圓、晶圓
12‧‧‧半導體裝置
14‧‧‧BEOL層
16‧‧‧PMD層
18‧‧‧M1 金屬階層
20‧‧‧IMD本體
22‧‧‧罩蓋層
24‧‧‧額外金屬階層
25‧‧‧晶粒
26‧‧‧終端金屬階層
28‧‧‧切面區域
29‧‧‧IMD本體
30‧‧‧切面區域
31‧‧‧罩蓋層
32‧‧‧第一電容器陣列
34‧‧‧第二電容器陣列
38‧‧‧M2 金屬階層
39‧‧‧M2 IMD本體
40‧‧‧監控方法
42‧‧‧溝槽
44‧‧‧溝槽
48‧‧‧溝槽
50‧‧‧溝槽
52‧‧‧計量控制子程序
58‧‧‧校準曲線
62‧‧‧M3 金屬階層
63‧‧‧M3 IMD本體
64‧‧‧M2 罩蓋層
68‧‧‧溝槽
70‧‧‧溝槽
74‧‧‧校準曲線
80‧‧‧電容器陣列
94‧‧‧厚度
C2a ‧‧‧層間電容
C2b ‧‧‧層間電容
C2c ‧‧‧層間電容
C3a ‧‧‧層間電容
CL1 至CL8 ‧‧‧罩蓋層
M1 至M8 ‧‧‧金屬階層
M1 T至M8 T‧‧‧溝槽
M1 V至M8 V‧‧‧通孔
P1 ‧‧‧具有面積A1 的覆蓋點之層間電容
P2 ‧‧‧具有面積A2 的覆蓋點之層間電容
D‧‧‧覆蓋觸點之間的距離
於說明書內容中將配合以下圖式對本發明進行說明，其中相同的元件將以類似的編號代表，且其中：第1圖是半導體晶圓的簡化切面圖，該半導體晶圓包含依據示範實施例於後段(BEOL)處理期間所形成的多個層中所形成的第一與第二電容器陣列；第2圖是描繪示範後段層監控方法的流程圖，該監控方法可實施於第1圖所描繪之後段層製作期間；第3圖是第1圖所示的半導體晶圓在形成金屬互連線之後的簡化切面圖並且更詳細地描繪出該第一與第二電容器陣列(以部分完成狀態顯示)，該等金屬互連線包含於M2 金屬階層中；第4圖是描繪層間電容(垂直軸)相對於觸點至觸點距離(水平軸)的圖式，包含分別代表該第一與第二電容器陣列中覆蓋觸點的第一與第二校準曲線，其中，P1 代表具有面積A1 的覆蓋點之層間電容、P2 代表具有面積A2 的覆蓋點之層間電容，而D代表覆蓋觸點之間的距離；第5圖是第1圖所示的半導體晶圓在形成金屬互連線之後的簡化切面圖並且更詳細地描繪出該第一與第二電容器陣列(再次，以部分完成狀態顯示)，該等金屬互連線包含於M3 金屬階層中；以及第6圖是第三電容器陣列的簡化切面圖，該第三電容器陣列可依據進一步實施例形成於第1圖所示的半導體晶 圓的後段層中。
10．．．半導體晶圓
12．．．半導體裝置
14．．．BEOL層
16．．．PMD層
18．．．M1 金屬階層
20．．．IMD本體
22．．．罩蓋層
24．．．額外金屬階層
25．．．晶粒
26．．．終端金屬階層
28．．．切面區域
29．．．IMD本體
30．．．切面區域
31．．．罩蓋層
32．．．第一電容器陣列
34．．．第二電容器陣列

Claims (10)

  1. 一種監控方法，用於監控關於多個後段(BEOL)層(14)的至少一種特性，該監控方法包括：在該多個後段層中形成(40)第一電容器陣列(32,80)，該第一電容器陣列包含第一與第二覆蓋觸點(42,48)，該第一與第二覆蓋觸點分別形成於該多個後段層之中的不同層中；測量(54)該第一與第二覆蓋觸點之間的層間電容；以及將經測量的該層間電容轉換(56)成為該第一與第二覆蓋觸點之間的距離，其中，使用預先建立的功能實施將經測量的該層間電容轉換成為該第一與第二覆蓋觸點(42,48)之間的距離，在該轉換之前決定該預先建立的功能，其中，使用一或多個經驗數據和組成方程式決定該預先建立的功能，且其中，該預先建立的功能描述該層間電容相對於該第一電容器陣列的該第一與第二覆蓋觸點之間的該距離。
  2. 如申請專利範圍第1項所述的監控方法，進一步包括建立第一校準曲線(58)作為該預先建立的功能的步驟，該第一校準曲線描述該第一與第二覆蓋觸點(42,48)之間的距離相對於層間電容的關係。
  3. 如申請專利範圍第2項所述的監控方法，其中，該轉換(56)步驟包括利用該第一校準曲線(58)將經測量的該層間電容轉換成為該第一與第二覆蓋觸點(42,48)之 間的距離。
  4. 如申請專利範圍第3項所述的監控方法，其中，該多個後段層(14)包含第一金屬階層(18；M1 )與形成於該第一金屬階層上方的第二金屬階層(38；M2 )，且其中該形成第一電容器陣列(32,80)的步驟包括：在該第一金屬階層中形成第一經填充的溝槽(42；M1 ,84)；以及在該第二金屬階層中形成第二經填充的溝槽(48；M2 ,84)，並且覆蓋該第一經填充的溝槽。
  5. 如申請專利範圍第4項所述的監控方法，其中，該多個後段層進一步包含形成於該第二金屬階層(M2 )上方的第三金屬階層(M3 )，且其中該方法進一步包含下列步驟：形成延伸穿過該第一金屬階層的第一通孔(M1 ,86)；形成延伸穿過該第三金屬階層並進入該第二金屬階層的第二通孔(M3 ,86)；建立第二校準曲線，該第二校準曲線描述該第一通孔(M1 ,86)與該第二通孔(M3 ,86)之間的距離相對於層間電容的關係；測量(54)該第一通孔與該第二通孔之間的層間電容；以及利用(60)該第二校準曲線將經測量的該層間電容轉換成為該第一通孔與該第二通孔之間的距離。
  6. 如申請專利範圍第4項所述的監控方法，進一步包括在該多個後段層(14)中形成第二電容器陣列(34)並且與該第一電容器陣列(32,80)分隔開的步驟，該第二電容器陣列包含分別形成於該第一金屬階層中以及該第二金屬階層中的第三與第四經填充的溝槽(44,50)。
  7. 如申請專利範圍第6項所述的監控方法，其中，該形成第一電容器陣列(32,80)的步驟包括形成分別具有第一預定表面面積的該第一經填充的溝槽(42)與該第二經填充的溝槽(48)，且其中，形成該第二電容器陣列(34)的步驟包括形成分別具有不同於該第一預定表面面積的第二預定表面面積的該第三經填充的溝槽(50)與該第四經填充的溝槽(44)。
  8. 如申請專利範圍第7項所述的監控方法，進一步包括下列步驟：測量該第三經填充的溝槽與該第四經填充的溝槽(44,50)之間的層間電容；以及計算代表該第一經填充的溝槽與該第二經填充的溝槽(42,48)之間的介電常數相對於該第三經填充的溝槽與該第四經填充的溝槽之間的介電常數的比例，作為該第一經填充的溝槽與該第二經填充的溝槽之間的經測量的該層間電容、該第一預定表面面積、以及該第二預定表面面積的函數。
  9. 一種在半導體晶圓上製造多個積體電路的方法，包括：在該半導體晶圓(10)上製作半導體裝置(12)； 形成(40)與這些半導體裝置互連的多個後段(BEOL)層(14)；以及在該半導體晶圓上的多個位置點監控(52)關於這些後段層的第一特性，該監控步驟包括：在該多個後段層之中的不同層中分別形成(41,46)第一與第二覆蓋觸點(42,48)；測量(54)該第一與第二覆蓋觸點之間的層間電容；以及將經測量的該層間電容轉換(56)成為該第一與第二覆蓋觸點之間的距離，其中，使用預先建立的功能實施將經測量的該層間電容轉換成為該第一與第二覆蓋觸點(42,48)之間的距離，在該轉換之前決定該預先建立的功能，其中，使用一或多個經驗數據和組成方程式決定該預先建立的功能，且其中，該預先建立的功能描述該層間電容相對於該第一電容器陣列的該第一與第二覆蓋觸點之間的該距離。
  10. 一種用於製造積體電路的方法，包括：提供半導體晶圓(10)；在該晶圓上製作半導體裝置(12)；以及依據設計參數形成(40)與這些半導體裝置互連的第一多個後段(BEOL)層，該設計參數是由下列步驟所預先決定者：i)在測試晶圓(10)上形成第二多個後段層(14)；ii)在該第二多個後段層之中的不同層中分別形成(41,46)第一與第二覆蓋觸點(42,48)；iii)測量 (54)該第一與第二覆蓋觸點之間的層間電容；以及iv)將經測量的該層間電容轉換(60)成為該第一與第二覆蓋觸點之間的距離，其中，使用預先建立的功能實施將經測量的該層間電容轉換成為該第一與第二覆蓋觸點(42,48)之間的距離，在該轉換之前決定該預先建立的功能，其中，使用一或多個經驗數據和組成方程式決定該預先建立的功能，且其中，該預先建立的功能描述該層間電容相對於該第一電容器陣列的該第一與第二覆蓋觸點之間的該距離。
TW099135010A 2009-10-14 2010-10-14 在後段處理期間關於層特性的電容性監控方法 TWI508206B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/579,216 US8241927B2 (en) 2009-10-14 2009-10-14 Methods relating to capacitive monitoring of layer characteristics during back end-of the-line processing

Publications (2)

Publication Number Publication Date
TW201123334A TW201123334A (en) 2011-07-01
TWI508206B true TWI508206B (zh) 2015-11-11

Family

ID=43855156

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099135010A TWI508206B (zh) 2009-10-14 2010-10-14 在後段處理期間關於層特性的電容性監控方法

Country Status (3)

Country Link
US (1) US8241927B2 (zh)
CN (1) CN102044464B (zh)
TW (1) TWI508206B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100969783B1 (ko) * 2008-04-28 2010-07-13 한국전자통신연구원 인체통신에서 인체의 위상 응답특성을 측정하기 위한시스템 및 방법
US9190323B2 (en) 2012-01-19 2015-11-17 GlobalFoundries, Inc. Semiconductor devices with copper interconnects and methods for fabricating same
US8623673B1 (en) * 2012-08-13 2014-01-07 International Business Machines Corporation Structure and method for detecting defects in BEOL processing
CN105092620B (zh) * 2015-06-02 2018-06-26 武汉新芯集成电路制造有限公司 一种半导体器件失效分析方法
US9435852B1 (en) * 2015-09-23 2016-09-06 GlobalFoundries, Inc. Integrated circuit (IC) test structure with monitor chain and test wires
US10083883B2 (en) * 2016-06-20 2018-09-25 Applied Materials, Inc. Wafer processing equipment having capacitive micro sensors
CA3033042C (en) * 2016-08-05 2020-08-04 Nissan Motor Co., Ltd. Semiconductor capacitor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129215A (ja) * 2003-10-20 2005-05-19 Quantum Corp 導電性材料の位置を感知するためのシステムおよび方法、ならびに磁気記憶テープに対してトランスデューサのヘッドを位置付けるためのサーボシステムおよび方法
KR20070081367A (ko) * 2006-02-10 2007-08-16 삼성전자주식회사 인체 통신 시스템 및 방법
US20080157268A1 (en) * 2006-12-30 2008-07-03 Kim Deok-Kee Fuse Element Using Low-K Dielectric
US20090067094A1 (en) * 2007-09-06 2009-03-12 Honeywell International Inc. System and method for measuring air bearing gap distance

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382911A (en) * 1993-03-29 1995-01-17 International Business Machines Corporation Reaction chamber interelectrode gap monitoring by capacitance measurement
JP2570147B2 (ja) * 1993-11-18 1997-01-08 日本電気株式会社 半導体装置
JPH07249667A (ja) * 1994-03-08 1995-09-26 Matsushita Electron Corp 多層配線における層間膜の膜厚測定方法
EP1127253A1 (de) * 1998-11-06 2001-08-29 Siemens Aktiengesellschaft Kapazitiver messaufnehmer und betriebsverfahren
US20080153182A1 (en) * 2006-12-21 2008-06-26 Sokudo Co., Ltd Method and system to measure and compensate for substrate warpage during thermal processing
JP2009170564A (ja) * 2008-01-15 2009-07-30 Kawasaki Microelectronics Inc 半導体装置の製造方法と半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129215A (ja) * 2003-10-20 2005-05-19 Quantum Corp 導電性材料の位置を感知するためのシステムおよび方法、ならびに磁気記憶テープに対してトランスデューサのヘッドを位置付けるためのサーボシステムおよび方法
KR20070081367A (ko) * 2006-02-10 2007-08-16 삼성전자주식회사 인체 통신 시스템 및 방법
US20080157268A1 (en) * 2006-12-30 2008-07-03 Kim Deok-Kee Fuse Element Using Low-K Dielectric
US20090067094A1 (en) * 2007-09-06 2009-03-12 Honeywell International Inc. System and method for measuring air bearing gap distance

Also Published As

Publication number Publication date
US8241927B2 (en) 2012-08-14
TW201123334A (en) 2011-07-01
US20110086445A1 (en) 2011-04-14
CN102044464B (zh) 2016-06-22
CN102044464A (zh) 2011-05-04

Similar Documents

Publication Publication Date Title
TWI508206B (zh) 在後段處理期間關於層特性的電容性監控方法
US7611991B2 (en) Technique for increasing adhesion of metallization layers by providing dummy vias
US8980723B2 (en) Multiple depth vias in an integrated circuit
TW201830533A (zh) 具互連結構的半導體裝置之製作方法
US8114688B2 (en) Method and semiconductor structure for monitoring etch characteristics during fabrication of vias of interconnect structures
US10247881B2 (en) Hybrid photonic and electronic integrated circuits
US8697455B2 (en) Monitoring test element groups (TEGs) for etching process and methods of manufacturing a semiconductor device using the same
US11735516B2 (en) Metal-oxide-metal (MOM) capacitors for integrated circuit monitoring
US20230378104A1 (en) Cavity resonator for enhancing radio-frequency performance and methods for forming the same
US7250670B2 (en) Semiconductor structure and fabricating method thereof
US10833149B2 (en) Capacitors
US6853082B1 (en) Method and structure for integrating metal insulator metal capacitor with copper
CN101771032A (zh) 通孔结构形成方法、半导体装置、金属互连结构和掩模板
CN104425450B (zh) 过刻蚀率的测试结构及其形成方法、过刻蚀率的测量方法
US8679864B2 (en) Method and system for determining semiconductor characteristics
CN113838758B (zh) 一种半导体器件及其制造方法
US12094790B2 (en) Testkey structure for semiconductor device
KR100403351B1 (ko) 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법
TWI728267B (zh) 半導體製程控制方法
KR100609046B1 (ko) 오버레이 마크 제조 방법
US6836693B1 (en) Method to predict dielectric film properties using chemical bonding measurements as input to computer modeling
CN117038645A (zh) 半导体结构及其制备方法
JP2006005232A (ja) エッチング条件の設定方法、半導体装置の製造方法、及び半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees