CN113838758B - 一种半导体器件及其制造方法 - Google Patents
一种半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN113838758B CN113838758B CN202111436365.5A CN202111436365A CN113838758B CN 113838758 B CN113838758 B CN 113838758B CN 202111436365 A CN202111436365 A CN 202111436365A CN 113838758 B CN113838758 B CN 113838758B
- Authority
- CN
- China
- Prior art keywords
- layer
- source
- drain
- contact
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 89
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims abstract description 26
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000000227 grinding Methods 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 175
- 230000003071 parasitic effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体器件及其制造方法，半导体器件的制造方法通过在栅极结构上方形成绝缘结构层；以及形成栅极接触孔，并形成源极接触、漏极接触和栅极接触，源极接触孔的孔底暴露出源极和绝缘结构层，漏极接触孔的孔底暴露出漏极和所述绝缘结构层，通过在栅极结构上方形成绝缘结构层，使得绝缘结构层保护所述栅极结构，从而使得源极接触和漏极接触可以有效的电连接并绝缘于栅极结构的区域，提升了源极接触和漏极接触制程的容许范围，减少了源极接触和漏极接触分别与栅极结构之间接触短路，从而减少了栅极接触与漏极接触，及栅极接触与源极接触短路的可能，有效提高了半导体器件的良率，达到了增加产量及营收的效果。
Description
技术领域
本发明涉及半导体的制造工艺领域，特别涉及一种半导体器件及其制造方法。
背景技术
在半导体集成电路制造中，随着技术的不断发展，源极接触孔（Contact，CT）或漏极接触孔与栅极之间的距离越来越小，很容易造成源极接触孔和漏极接触孔因为曝光对准误差，导致源极接触从源极区域水平移至栅极，造成栅极接触与源极接触短路的问题；或，漏极接触水平移至栅极，造成栅极接触与漏极接触短路的问题，从而影响了半导体器件的良率。
发明内容
本发明的目的在于，提供一种半导体器件及其制造方法，可以解决源极接触以及漏极接触因水平移位造成源极接触与栅极接触短路以及漏极接触与栅极接触短路的问题。
为了解决上述问题，本发明提供一种半导体器件的制造方法，包括以下步骤：
S1：提供一半导体衬底，所述半导体衬底中形成有源极和漏极，所述半导体衬底上形成有ILD层和栅极结构，所述ILD层覆盖所述源极和漏极，所述栅极结构位于所述源极和漏极之间，且所述ILD层的表面与所述栅极结构的表面齐平；
S2：刻蚀部分高度的所述栅极结构，以在所述栅极结构上方形成凹槽；
S3：在所述凹槽中形成绝缘结构层；以及
S4：刻蚀所述ILD层以形成源极接触孔和漏极接触孔，刻蚀所述绝缘结构层以形成栅极接触孔，并形成源极接触、漏极接触和栅极接触，
其中，所述栅极接触孔的孔底暴露出所述栅极结构，所述源极接触孔的孔底暴露出所述源极，所述漏极接触孔的孔底暴露出所述漏极；或者，所述源极接触孔的孔底暴露出所述源极和所述绝缘结构层，所述漏极接触孔的孔底暴露出所述漏极和所述绝缘结构层。
可选的，步骤S3包括：
在所述凹槽中填充氮化硅层，所述氮化硅层覆盖所述ILD层；以及
研磨去除所述ILD层上的所述氮化硅层。
可选的，步骤S3包括：
在所述凹槽中依次沉积氧化层、低k介电层和氮化硅层，所述氧化层、低k介电层和氮化硅层依次覆盖所述ILD层；以及
研磨去除所述ILD层上的所述氮化硅层、低k介电层和氧化层。
进一步的，所述氧化层的厚度小于20纳米，所述低k介电层的厚度小于20纳米，所述氮化硅层的厚度为10纳米~70纳米。
可选的，步骤S4包括：
通过干法刻蚀工艺选择性刻蚀所述ILD层，以形成源极接触孔和漏极接触孔，其中，所述源极接触孔的孔底暴露出所述源极，所述漏极接触孔的孔底暴露出所述漏极；或者，所述源极接触孔的孔底暴露出所述源极和所述绝缘结构层，所述漏极接触孔的孔底暴露出所述漏极和所述绝缘结构层；
通过干法刻蚀工艺选择性刻蚀所述绝缘结构层，以形成栅极接触孔，所述绝缘结构层的孔底暴露出栅极结构；以及
在所述源极接触孔、漏极接触孔和栅极接触孔中填充金属材料，以形成源极接触、漏极接触和栅极接触。
进一步的，干法刻蚀工艺对所述ILD层的刻蚀速率大于对所述绝缘结构层的刻蚀速率。
进一步的，干法刻蚀工艺对所述ILD层与绝缘结构层的刻蚀选择比大于4:1。
进一步的，所述金属材料包括钨。
可选的，所述栅极结构包括金属功函数和金属栅电极层，所述金属功函数包裹所述金属栅电极层，并暴露出所述金属栅电极层的上表面。
另一方面，本发明提供一种半导体器件，由上述半导体器件的制造方法制备而成，所述半导体器件包括半导体衬底，所述半导体衬底中形成有源极和漏极，所述半导体衬底上形成有ILD层、栅极结构和绝缘结构层，所述ILD层覆盖所述源极和漏极，所述栅极结构位于所述源极和漏极之间，所述绝缘结构层堆叠在所述栅极结构上，所述ILD层中形成有源极接触和漏极接触，所述源极接触与源极电连接，所述漏极接触与所述漏极电连接，所述绝缘结构层中形成有栅极接触，所述栅极接触与所述源极接触之间通过绝缘结构层绝缘，所述栅极接触与所述漏极接触之间通过绝缘结构层绝缘。
与现有技术相比，本发明提供一种半导体器件及其制造方法，半导体器件的制造方法通过在栅极结构上方形成绝缘结构层，使得绝缘结构层保护所述栅极结构，从而使得源极接触和漏极接触可以有效的电连接并绝缘于栅极结构的区域，提升了源极接触和漏极接触制程的容许范围，减少了源极接触和漏极接触分别与栅极结构之间接触短路，从而减少了栅极接触与漏极接触，及栅极接触与源极接触短路的可能，有效提高了半导体器件的良率，达到了增加产量及营收的效果。另外，在所述凹槽中依次沉积氧化层、低k介电层和氮化硅层，所述氧化层、低k介电层和氮化硅层依次覆盖所述ILD层，使得本发明通过低k介电膜层降低了寄生电容，加速了半导体器件的效能。
附图说明
图1a-1b为半导体器件的结构示意图；
图2为本发明一实施例提供的半导体器件的制造方法的流程示意图；
图3a-3d为本发明一实施例的半导体器件在形成过程中的结构示意图；
图4为本发明一实施例半导体器件的良率离散示意图。
附图标记说明：
图1中：
1-栅极；2-源极；21-源极接触孔；3-漏极；31-漏极接触孔；
图3a-3d中：
100-半导体衬底；101-源极；102-漏极；110-ILD层；120-栅极结构；121-金属功函数层；122-金属栅电极层；130-凹槽；
200-绝缘结构层；210-氧化层；220-低k介电层；230-氮化硅层；
310-源极接触；320-栅极接触。
具体实施方式
如图1a-1b所示，半导体器件在形成源极接触孔和漏极接触孔时，由于源极接触孔21和漏极接触孔31分别与栅极1之间的距离很小，所述栅极1为金属功函数栅，在位于栅极1两侧的源极2和漏极3上形成源极接触孔21和漏极接触孔31时，若源极接触孔21和漏极接触孔31发生水平向移位时，很容易使得源极接触孔21和漏极接触孔31的部分偏移至栅极1区域，造成源极接触和漏极接触分别与栅极1之间电连接，从而造成电性不良，影响了半导体器件的良率。
基于上述分析，本发明提供一种半导体器件及其制造方法，半导体器件的制造方法通过在栅极结构上方形成绝缘结构层，使得绝缘结构层保护所述栅极结构，从而使得源极接触和漏极接触可以有效的电连接并绝缘于栅极结构的区域，提升了源极接触和漏极接触制程的容许范围，减少了源极接触和漏极接触分别与栅极结构之间接触短路，从而减少了栅极接触与漏极接触，及栅极接触与源极接触短路的可能，有效提高了半导体器件的良率，达到了增加产量及营收的效果。另外，在所述凹槽中依次沉积氧化层、低k介电层和氮化硅层，所述氧化层、低k介电层和氮化硅层依次覆盖所述ILD层，使得本发明通过低k介电膜层降低了寄生电容，加速了半导体器件的效能。
以下将对本发明的一种半导体器件及其制造方法作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。
需要说的是，本实施例中的栅极结构的“高度”的方向指的是图3a-3d中任一附图由上向下的方向，凹槽的“深度”的方向同样指的是图3a-3d中任一附图由上向下的方向。
图2为本实施例提供的半导体器件的制造方法的流程示意图。如图2所示，本实施例提供一种半导体器件的制造方法，包括以下步骤：
S1：提供一半导体衬底，所述半导体衬底中形成有源极和漏极，所述半导体衬底上形成有ILD层和栅极结构，所述ILD层覆盖所述源极和漏极，所述栅极结构位于所述源极和漏极之间，且所述ILD层的表面与所述栅极结构的表面齐平；
S2：刻蚀部分高度的所述栅极结构，以在所述栅极结构上方形成凹槽；
S3：在所述凹槽中形成绝缘结构层；以及
S4：刻蚀所述ILD层以形成源极接触孔和漏极接触孔，刻蚀所述绝缘结构层以形成栅极接触孔，并形成源极接触、漏极接触和栅极接触，
其中，所述栅极接触孔的孔底暴露出所述栅极结构，所述源极接触孔的孔底暴露出所述源极，所述漏极接触孔的孔底暴露出所述漏极；或者，所述源极接触孔的孔底暴露出所述源极和所述绝缘结构层，所述漏极接触孔的孔底暴露出所述漏极和所述绝缘结构层。
以下结合图2-4对本实施例提供的一种半导体器件的制造方法进行详细的说明。
如图3a所示，首先执行步骤S1，提供一半导体衬底100，所述半导体衬底100中形成有源极101和漏极102，所述半导体衬底100上形成有ILD层110和栅极结构120，所述ILD层110覆盖所述源极101和漏极102，所述栅极结构120位于所述源极101和漏极102之间，且所述ILD层110的表面（具体为远离所述半导体衬底的表面）与所述栅极结构120的表面（具体为远离所述半导体衬底的表面）齐平。
在本步骤中，通过研磨工艺（例如CMP）对所述ILD层110和栅极结构120进行平坦化处理，以使得所述ILD层110的表面与所述栅极结构120的表面齐平。所述栅极结构120的高度为初始高度H0，该初始高度大于半导体器件中栅极结构120的实际需要的目标高度，以有利于后续工艺不影响半导体器件的电特性。
所述ILD层110可以通过任何合适的方法沉积，例如，CVD、等离子增强CVD（PECVD）、或FCVD。电介质材料可包括氧化物（例如，氧化硅）、磷硅酸盐玻璃（PSG）、硼硅酸盐玻璃（BSG）、掺杂硼的磷硅酸盐玻璃（BPSG）、未掺杂的硅酸盐玻璃（USG）等；氮化物，例如，氮化硅；等。
所述栅极结构120包括金属功函数层121和金属栅电极层122，所述金属功函数层121的材料可以为TiN，所述金属功函数层121可以由MOCVD工艺沉积形成。所述金属功函数层121可以包括至少一个子金属功函数层，所有子金属功函数层121依次沉积形成。所述金属栅电极层122的材料包括但不限于钨，所述栅极结构120和所述ILD层110之间还可以形成保护层（图中未示出），所述保护层用以将所述栅极结构120和所述ILD层110隔离。
如图3b所示，接着执行步骤S2，刻蚀部分高度的所述栅极结构120，以在所述栅极结构120上方形成凹槽130。
本步骤通过干法刻蚀工艺刻蚀部分高度的所述栅极结构120，以在所述栅极结构120上方形成凹槽130，且使得所述栅极结构120的高度降至目标高度H1，其中，所述目标高度H1为所述栅极结构120正常工作时的高度。
如图3c所示，接着执行步骤S3，在所述凹槽中形成绝缘结构层200。其中，所述绝缘结构层200至少包括氮化硅层，在本实施例中，所述绝缘结构层200包括氧化层210、低k介电层220和氮化硅层230。
具体的，
首先，通过沉积工艺，在所述ILD层110和所述凹槽的内壁上依次沉积氧化膜层、低k介电膜层和氮化硅膜层，其中，所述氧化膜层的厚度小于20纳米，所述低k介电膜层的厚度小于20纳米，所述氮化硅膜层的厚度为10纳米~70纳米，所述氧化膜层、低k介电膜层和氮化硅膜层的厚度之和大于或等于所述凹槽130的深度，使得氧化膜层、低k介电膜层和氮化硅膜层可以填充所述凹槽130，所述氧化膜层、低k介电膜层和氮化硅膜层的介电常数逐渐增大，有利于降低寄生电容。
接着，通过研磨工艺（例如CMP）将所述ILD层110上的氮化硅膜层、低k介电膜层和氧化膜层依次研磨去除，以在所述凹槽130中形成绝缘结构层200，所述绝缘结构层200包括氧化层210、低k介电层220和氮化硅层230，且所述绝缘结构层200的表面与所述ILD层110的表面齐平。
本步骤的绝缘结构层200与ILD层110的刻蚀选择速率不同，使得后续在形成源极接触孔和漏极接触孔时，即使其发生水平移位，刻蚀工艺也无法从栅极结构120的上方刻蚀绝缘结构层200并暴露出栅极结构120，使得绝缘结构层200从栅极结构120的上方保护所述栅极结构120，从而使得源极接触和漏极接触可以有效的电连接并绝缘于栅极结构的区域，提升了源极接触和漏极接触制程的容许范围，减少了源极接触和漏极接触分别与栅极接触之间接触短路的可能，有效提高了半导体器件的良率，达到了增加产量及营收的效果。同时，通过低k介电膜层降低了寄生电容，加速了半导体器件的效能。
如图3d所示，接着执行步骤S4，刻蚀所述ILD层110，以形成源极接触孔310和漏极接触孔，刻蚀所述绝缘结构层以形成栅极接触孔，并形成源极接触310、漏极接触（图中未示出）和栅极接触320，其中，所述栅极接触孔320的孔底暴露出所述栅极结构120，所述源极接触孔的孔底暴露出所述源极101，所述漏极接触孔的孔底暴露出所述漏极102；或者，所述源极接触孔的孔底暴露出所述源极101和所述绝缘结构层200，所述漏极接触孔的孔底暴露出所述漏极102和所述绝缘结构层200，也就是说，在源极接触孔和漏极接触孔偏移时，所述绝缘结构层200始终覆盖所述栅极结构120。
具体的，
首先，通过干法刻蚀工艺选择性刻蚀所述ILD层，以形成源极接触孔和漏极接触孔，所述源极接触孔的孔底暴露出所述源极101，所述漏极接触孔的孔底暴露出所述漏极102，且在刻蚀过程中，对所述ILD层110的刻蚀速率大于对所述绝缘结构层200的刻蚀速率，例如是对所述ILD层110和所述绝缘结构层200的刻蚀选择比大于4:1，使得在源极接触孔和漏极接触孔偏移时，所述绝缘结构层200始终覆盖所述栅极结构120。
接着，通过干法刻蚀工艺选择性刻蚀所述绝缘结构层200，以形成栅极接触孔，所述接触孔的孔底暴露出所述栅极结构120，具体暴露出所述金属栅电极层220；
接着，在所述源极接触孔、漏极接触孔和栅极接触孔中填充金属材料，以形成源极接触310、漏极接触和栅极接触320，其中，所述金属材料例如是钨、铝等。
图4为本实施例半导体器件的良率离散示意图。如图4所示，图中曲线a为现有技术工艺制备的半导体器件的良率与栅极接触发生水平移位长度（即源极接触和漏极接触发生水平移位长度）之间的关系，图中曲线b为本实施例工艺制备的半导体器件的良率与栅极接触发生水平移位长度（即源极接触和漏极接触发生水平移位长度）之间的关系。由曲线a可以看出，现有技术中的工艺制备的半导体器件（即没有绝缘结构层保护的栅极结构的半导体器件），在栅极接触发生水平移位长度在-25nm~-15nm以及15nm~25nm之间时，半导体器件的良率为0%；在栅极接触发生水平移位长度在-15nm~-5nm之间，半导体器件的良率随着移位长度的减小而快速增大；在栅极接触发生水平移位长度在5nm~15nm之间，半导体器件的良率随着移位长度的增大而快速减小；在栅极接触发生水平移位长度在-5nm~5nm之间，半导体器件的良率为100%。由曲线b可以看出，本实施例的工艺制备的半导体器件，在栅极接触发生水平移位长度在-25nm~25nm之间，因为源极接触与栅极接触，以及漏极接触与栅极接触之间短路造成的半导体器件的不良率为0，即半导体器件的良率为100%。由以上可知，在现有技术中的半导体器件的良率随着源极接触或漏极接触发生的水平移位长度的增大而减小，即源极接触与栅极接触的短路，或漏极接触与栅极接触的短路的问题越发明显及严重，而本实施例的绝缘结构层可以有效的保护栅极结构，使得半导体器件的良率不会随着源极接触或漏极接触发生的水平移位长度的变化而发生变化，即源极接触或漏极接触发生的水平移位不会影响半导体器件的良率。
请参阅图3d，本实施例还提供一种半导体器件，所述半导体器件由上述方法制造而成，所述半导体器件包括半导体衬底100，所述半导体衬底100中形成有源极101和漏极102，所述源极101和漏极102处的半导体衬底100上覆盖有ILD层110，所述源极101和漏极102之间的半导体衬底100上形成有栅极结构120，所述栅极结构120上堆叠有绝缘结构层200，所述ILD层110设置有源极接触310和漏极接触（图中未示出），所述源极接触310贯通所述ILD层110，并与所述源极101连接，所述漏极接触贯通所述ILD层110，并与所述漏极102连接，所述绝缘结构层200设置有栅极接触320，所述栅极接触320贯通所述绝缘结构层200，其中，沿高度方向，所述源极接触310与栅极结构120之间通过绝缘结构层200间隔，所述漏极接触与栅极结构120之间通过绝缘结构层200间隔。即连接源极101的源极接触310在发生偏移时，由于绝缘结构层200的阻挡，使得源极接触310仅与源极101电连接，同样的，连接源极的漏极接触在发生偏移时，由于绝缘结构层200的阻挡，使得漏极接触仅与漏极102电连接，该半导体器件的绝缘结构层200有效的将源极接触和漏极接触绝缘于栅极的区域，使得源极接触和漏极接触绝可以有效的电连接，减少了源极接触和漏极接触与栅极接触之间接触短路，从而减少了栅极接触与漏极，或者栅极接触与源极短路的可能，有效提高了半导体器件的良率。同时，通过低k介电膜层降低了寄生电容，加速了半导体器件的效能。
综上所述，本发明提供一种半导体器件及其制造方法，半导体器件的制造方法通过在栅极结构上方形成绝缘结构层，使得绝缘结构层保护所述栅极结构，从而使得源极接触和漏极接触可以有效的电连接并绝缘于栅极结构的区域，提升了源极接触和漏极接触制程的容许范围，减少了源极接触和漏极接触分别与栅极结构之间接触短路，从而减少了栅极接触与漏极接触，及栅极接触与源极接触短路的可能，有效提高了半导体器件的良率，达到了增加产量及营收的效果。另外，在所述凹槽中依次沉积氧化层、低k介电层和氮化硅层，所述氧化层、低k介电层和氮化硅层依次覆盖所述ILD层，使得本发明通过低k介电膜层降低了寄生电容，加速了半导体器件的效能。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语 “第一”、“第二”等的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种半导体器件的制造方法，其特征在于，包括以下步骤：
S1：提供一半导体衬底，所述半导体衬底中形成有源极和漏极，所述半导体衬底上形成有ILD层和栅极结构，所述ILD层覆盖所述源极和漏极，所述栅极结构位于所述源极和漏极之间，且所述ILD层的表面与所述栅极结构的表面齐平；
S2：刻蚀部分高度的所述栅极结构，以在所述栅极结构上方形成凹槽；
S3：在所述凹槽中形成绝缘结构层，其中，所述绝缘结构层包括依次沉积在所述凹槽中的氧化层、低k介电层和氮化硅层；以及
S4：刻蚀所述ILD层以形成源极接触孔和漏极接触孔，刻蚀所述绝缘结构层以形成栅极接触孔，并形成源极接触、漏极接触和栅极接触，
其中，所述栅极接触孔的孔底暴露出所述栅极结构，所述绝缘结构层使得形成所述源极接触孔和漏极接触孔的刻蚀工艺无法从所述栅极结构的上方刻蚀绝缘结构层并暴露出栅极结构，使得所述源极接触孔的孔底暴露出所述源极，所述漏极接触孔的孔底暴露出所述漏极；或者，所述源极接触孔的孔底暴露出所述源极和所述绝缘结构层，所述漏极接触孔的孔底暴露出所述漏极和所述绝缘结构层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，步骤S3包括：
在所述凹槽中填充氮化硅层，所述氮化硅层覆盖所述ILD层；以及
研磨去除所述ILD层上的所述氮化硅层。
3.如权利要求1所述的半导体器件的制造方法，其特征在于，步骤S3包括：
在所述凹槽中依次沉积氧化层、低k介电层和氮化硅层，所述氧化层、低k介电层和氮化硅层依次覆盖所述ILD层；以及
研磨去除所述ILD层上的所述氮化硅层、低k介电层和氧化层。
4.如权利要求3所述的半导体器件的制造方法，其特征在于，所述氧化层的厚度小于20纳米，所述低k介电层的厚度小于20纳米，所述氮化硅层的厚度为10纳米~70纳米。
5.如权利要求1所述的半导体器件的制造方法，其特征在于，步骤S4包括：
通过干法刻蚀工艺选择性刻蚀所述ILD层，以形成源极接触孔和漏极接触孔，其中，所述源极接触孔的孔底暴露出所述源极，所述漏极接触孔的孔底暴露出所述漏极；或者，所述源极接触孔的孔底暴露出所述源极和所述绝缘结构层，所述漏极接触孔的孔底暴露出所述漏极和所述绝缘结构层；
通过干法刻蚀工艺选择性刻蚀所述绝缘结构层，以形成栅极接触孔，所述绝缘结构层的孔底暴露出栅极结构；以及
在所述源极接触孔、漏极接触孔和栅极接触孔中填充金属材料，以形成源极接触、漏极接触和栅极接触。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，干法刻蚀工艺对所述ILD层的刻蚀速率大于对所述绝缘结构层的刻蚀速率。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，干法刻蚀工艺对所述ILD层与绝缘结构层的刻蚀选择比大于4:1。
8.如权利要求5所述的半导体器件的制造方法，其特征在于，所述金属材料包括钨。
9.如权利要求1所述的半导体器件的制造方法，其特征在于，所述栅极结构包括金属功函数和金属栅电极层，所述金属功函数包裹所述金属栅电极层，并暴露出所述金属栅电极层的上表面。
10.一种半导体器件，由权利要求1~9中任一项所述的半导体器件的制造方法制备而成，其特征在于，所述半导体器件包括半导体衬底，所述半导体衬底中形成有源极和漏极，所述半导体衬底上形成有ILD层、栅极结构和绝缘结构层，所述ILD层覆盖所述源极和漏极，所述栅极结构位于所述源极和漏极之间，所述绝缘结构层堆叠在所述栅极结构上，所述ILD层中形成有源极接触和漏极接触，所述源极接触与源极电连接，所述漏极接触与所述漏极电连接，所述绝缘结构层中形成有栅极接触，所述栅极接触与所述源极接触之间通过绝缘结构层绝缘，所述栅极接触与所述漏极接触之间通过绝缘结构层绝缘；
其中，所述绝缘结构层包括依次沉积在所述栅极结构上的氧化层、低k介电层和氮化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111436365.5A CN113838758B (zh) | 2021-11-30 | 2021-11-30 | 一种半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111436365.5A CN113838758B (zh) | 2021-11-30 | 2021-11-30 | 一种半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113838758A CN113838758A (zh) | 2021-12-24 |
| CN113838758B true CN113838758B (zh) | 2022-02-11 |
Family
ID=78971929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111436365.5A Active CN113838758B (zh) | 2021-11-30 | 2021-11-30 | 一种半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113838758B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104681488A (zh) * | 2013-11-26 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN106373967A (zh) * | 2016-10-27 | 2017-02-01 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN112447709A (zh) * | 2019-08-29 | 2021-03-05 | 台湾积体电路制造股份有限公司 | 半导体结构 |
| CN112510039A (zh) * | 2019-09-16 | 2021-03-16 | 台湾积体电路制造股份有限公司 | 半导体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6576519B1 (en) * | 2001-11-28 | 2003-06-10 | Texas Instruments Incorporated | Method and apparatus for fabricating self-aligned contacts in an integrated circuit |
-
2021
- 2021-11-30 CN CN202111436365.5A patent/CN113838758B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104681488A (zh) * | 2013-11-26 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN106373967A (zh) * | 2016-10-27 | 2017-02-01 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| CN112447709A (zh) * | 2019-08-29 | 2021-03-05 | 台湾积体电路制造股份有限公司 | 半导体结构 |
| CN112510039A (zh) * | 2019-09-16 | 2021-03-16 | 台湾积体电路制造股份有限公司 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113838758A (zh) | 2021-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9117882B2 (en) | Non-hierarchical metal layers for integrated circuits | |
| US8753950B2 (en) | Dual-damascene process to fabricate thick wire structure | |
| US11676895B2 (en) | Semiconductor device comprising air gaps having different configurations | |
| US10861705B2 (en) | Reduction of line wiggling | |
| KR102616823B1 (ko) | 반도체 장치 | |
| US20060246718A1 (en) | Technique for forming self-aligned vias in a metallization layer | |
| US6495448B1 (en) | Dual damascene process | |
| US8703612B2 (en) | Process for forming contact plugs | |
| US9741614B1 (en) | Method of preventing trench distortion | |
| US6602780B2 (en) | Method for protecting sidewalls of etched openings to prevent via poisoning | |
| CN113838758B (zh) | 一种半导体器件及其制造方法 | |
| US7361992B2 (en) | Semiconductor device including interconnects formed by damascene process and manufacturing method thereof | |
| KR100780680B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| TWI833105B (zh) | 半導體裝置的形成方式 | |
| US7015589B2 (en) | Semiconductor device having low-k dielectric film in pad region | |
| US7528059B2 (en) | Method for reducing polish-induced damage in a contact structure by forming a capping layer | |
| KR100684438B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN108962818B (zh) | 电容结构的制作方法以及电容结构 | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| US7790605B2 (en) | Formation of interconnects through lift-off processing | |
| US20070148955A1 (en) | Method for forming metal lines in a semiconductor device | |
| US7361575B2 (en) | Semiconductor device and method for manufacturing the same | |
| US7326632B2 (en) | Method for fabricating metal wirings of semiconductor device | |
| KR100485180B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |