CN104681488A - 晶体管及其形成方法 - Google Patents
晶体管及其形成方法 Download PDFInfo
- Publication number
- CN104681488A CN104681488A CN201310612576.9A CN201310612576A CN104681488A CN 104681488 A CN104681488 A CN 104681488A CN 201310612576 A CN201310612576 A CN 201310612576A CN 104681488 A CN104681488 A CN 104681488A
- Authority
- CN
- China
- Prior art keywords
- groove
- grid structure
- etching
- side wall
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000000463 material Substances 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims description 62
- 239000007789 gas Substances 0.000 claims description 38
- 230000015572 biosynthetic process Effects 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000005516 engineering process Methods 0.000 claims description 22
- 239000007769 metal material Substances 0.000 claims description 22
- 238000001039 wet etching Methods 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 20
- 239000003989 dielectric material Substances 0.000 claims description 16
- 239000000243 solution Substances 0.000 claims description 15
- 239000000126 substance Substances 0.000 claims description 5
- 239000007792 gaseous phase Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000011259 mixed solution Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 188
- 238000000151 deposition Methods 0.000 description 18
- 230000008021 deposition Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 11
- 239000004567 concrete Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 239000002356 single layer Substances 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000002243 precursor Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011513 prestressed concrete Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种晶体管及其形成方法，所述晶体管的形成方法包括：提供半导体衬底，半导体衬底表面具有伪栅结构、位于伪栅结构侧壁表面的侧墙及介质层，介质层的表面与伪栅结构表面齐平；去除部分高度的伪栅结构，形成第一凹槽，第一凹槽具有第一深度；刻蚀第一凹槽两侧的侧墙，使第一凹槽的顶部开口宽度增加；去除剩余伪栅结构，形成第二凹槽；在半导体衬底表面形成填充满第二凹槽和第一凹槽的栅极材料层，栅极材料层的表面与介质层表面齐平；回刻蚀部分栅极材料层，形成栅极结构和位于栅极结构顶部的第三凹槽，所述第三凹槽具有第二深度，第二深度大于第一深度；在栅极结构表面形成填充满所述第三凹槽的覆盖层，覆盖层的顶部宽度大于栅极结构的宽度。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种晶体管及其形成方法。
背景技术
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅（gate last)”工艺为形成高K金属栅极晶体管的一个主要工艺。
现有采用后栅极工艺形成高K金属栅极晶体管的方法，包括：提供半导体衬底，所述半导体衬底上形成有伪栅结构和位于所述半导体衬底上并覆盖所述伪栅结构的层间介质层，所述伪栅结构包括位于所述半导体衬底表面的伪栅介质层和所述伪栅介质层表面的伪栅极，所述层间介质层的表面与伪栅结构表面齐平；去除所述伪栅结构后形成凹槽；在所述凹槽内依次形成高K栅介质层和金属层，所述金属层填充满凹槽，作为晶体管的金属栅极。
随着半导体器件集成度的不断提高，所述伪栅结构的尺寸也逐渐减小，去除所述伪栅结构之后形成的凹槽的深宽比较高，导致在所述凹槽内形成金属栅极的难度提高，导致形成的金属栅的质量较差，从而影响形成的晶体管的性能。
发明内容
本发明解决的问题是提供一种晶体管及其形成方法，提高晶体管的性能。
为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有伪栅结构、位于所述伪栅结构侧壁表面的侧墙和介质层，所述介质层覆盖侧墙的侧壁表面并且与伪栅结构表面齐平；刻蚀去除部分高度的伪栅结构，形成第一凹槽，所述第一凹槽具有第一深度；刻蚀第一凹槽两侧的侧墙，使第一凹槽的顶部开口宽度增加；去除剩余的伪栅结构，形成位于第一凹槽下方的第二凹槽；在所述半导体衬底表面形成填充满第二凹槽和第一凹槽的栅极材料层，所述栅极材料层的表面与介质层表面齐平；回刻蚀部分厚度的栅极材料层，形成栅极结构和位于所述栅极结构顶部的第三凹槽，所述第三凹槽具有第二深度，所述第二深度大于第一深度；在所述栅极结构表面形成填充满所述第三凹槽的覆盖层，所述覆盖层的顶部宽度大于栅极结构的宽度。
可选的，所述侧墙包括位于伪栅结构侧壁表面的第一侧墙和位于所述第一侧墙侧壁表面的第二侧墙。
可选的，刻蚀所述第一侧墙，使第一凹槽的顶部开口宽度增加。
可选的，刻蚀所述第一侧墙后，形成的第一凹槽的横截面为上宽下窄的倒梯形。
可选的，采用顶角湿法刻蚀工艺刻蚀所述第一侧墙，所述顶角湿法刻蚀工艺采用的刻蚀溶液为HF溶液，所述HF溶液的浓度为1%～10%，刻蚀温度为15℃～45℃。
可选的，采用刻蚀气体浓度呈梯度分布的化学气相刻蚀工艺刻蚀所述第一侧墙，所述刻蚀气体的浓度从第一凹槽顶部至第一凹槽底部逐渐下降，采用的刻蚀气体为HF气体和H2O气体，所述HF气体的流速为1sccm～100sccm，H2O气体的流速为10sccm～1000sccm，刻蚀温度为15℃～45℃。
可选的，所述第一凹槽的第一深度为伪栅结构厚度的10%～30%。
可选的，所述第三凹槽的第二深度为伪栅结构厚度的30%～40%。
可选的，所述覆盖层为双层堆叠结构，包括：位于第三凹槽内壁表面的低K介质层和位于所述低K介质层表面填充满所述第三凹槽的绝缘层。
可选的，所述低K介质层的材料为SiOCN、SiCN或SiBCN，所述绝缘层的材料为SiN。
可选的，在干法刻蚀工艺中，所述绝缘层的刻蚀速率小于介质层的刻蚀速率。
可选的，采用湿法刻蚀工艺回刻蚀部分厚度的栅极材料层，所述湿法刻蚀工艺采用的刻蚀溶液为NH4OH、H2O2与H2O的混合溶液，其中NH4OH、H2O2与H2O的浓度比为1：1：5～1：2：7。
可选的，所述栅极材料层包括位于第一凹槽和第二凹槽内壁表面高K介质材料层和位于所述高K介质材料层且填充满所述第一凹槽和第二凹槽的金属材料层。
可选的，所述半导体衬底内还形成有位于所述伪栅结构两侧的源极和漏极。
可选的，还包括：形成覆盖所述介质层、覆盖层和侧墙表面的隔离层；在所述隔离层表面形成具有开口的图形化掩膜层，所述开口位于所述源极或漏极上方，并且暴露出覆盖层顶部的部分隔离层表面；沿所述开口刻蚀隔离层和介质层至半导体衬底表面，形成自对准通孔；在所述自对准通孔内填充金属材料，形成金属插塞。
为解决上述问题，本发明还提供一种采用上述方法形成的晶体管，包括：半导体衬底；位于所述半导体衬底表面的栅极结构；位于所述栅极结构顶部的覆盖层，所述覆盖层的顶部宽度大于栅极结构的宽度；位于所述覆盖层和栅极结构两侧侧壁表面的侧墙；位于所述半导体衬底表面的介质层，所述介质层的表面与覆盖层的表面齐平。
可选的，所述覆盖层为双层堆叠结构，包括：位于第三凹槽内壁表面的低K介质层和位于所述低K介质层表面填充满所述第三凹槽的绝缘层。
可选的，所述低K介质层的材料为SiOCN、SiCN或SiBCN。
可选的，所述绝缘层的材料为SiN。
可选的，所述半导体衬底内还具有位于所述栅极结构两侧的源极和漏极、位于所述源极或漏极表面的金属插塞，所述金属插塞部分位于覆盖层表面。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案中，先刻蚀去除部分高度的伪栅结构，形成第一凹槽；然后刻蚀第一凹槽两侧的侧墙，使第一凹槽的顶部开口宽度增加；再去除剩余的伪栅结构，形成位于第一凹槽下方的第二凹槽，后续在所述第一凹槽和第二凹槽内形成栅极材料层。由于第一凹槽两侧的侧墙被刻蚀，增加了第一凹槽顶部的开口宽度，所以，在沉积栅极材料层的过程中，沉积气体更容易进入所述第一凹槽和第二凹槽中，降低了形成所述栅极材料层的难度。由于第一凹槽顶部开口处的沉积气体和副产物气体交换速率较快，使得第一凹槽顶部开口处的沉积气体浓度较大，沉积速率较快；而所述第一凹槽和第二凹槽形成的空间深宽比较大，导致所述空间内的气体交换速率较小，使得第一凹槽和第二凹槽内部的沉积气体浓度较小，沉积速率较慢；如果所述第一凹槽的开口宽度较小，容易导致第一凹槽开口处沉积的材料由于生长速率较快发生闭合，而此时第一凹槽和第二凹槽还未被完全填充，就会在第一凹槽和第二凹槽内部产生空洞，影响形成的栅极材料层的质量。本发明的技术方案，对第一凹槽两侧的侧墙进行刻蚀，提高了第一凹槽的顶部开口宽度，从而避免在形成的栅极材料层内形成空洞，从而提高形成的栅极材料层的沉积质量，进而提高后续形成的栅极的质量，从而提高晶体管的性能。
并且，本发明的技术方案在形成栅极材料层之后，对所述栅极材料层进行回刻蚀形成栅极结构以及位于所述栅极结构顶部的第三凹槽，在第三凹槽顶部形成覆盖层。所述覆盖层可以保护栅极结构的顶部，并且作为后续形成自对准通孔的停止层，避免在刻蚀形成所述自对准通孔的过程中，对栅极结构造成损伤。
进一步，本发明的技术方案中，所述覆盖层可以是双层堆叠结构，包括低K介质层和位于所述低K介质层表面的绝缘层。低K介质层可以降低栅极结构与后续在栅极结构附近形成的金属插塞之间的寄生电容，提高晶体管的工作效率。
附图说明
图1至图10是本发明的晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术采用后栅工艺形成晶体管的过程中，由于去除伪栅结构之后形成的凹槽宽度较小，在所述凹槽内填充金属材料形成金属栅极的难度较大，金属栅极的沉积质量较差，容易影响形成的晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100，所述半导体衬底100表面具有伪栅结构201、位于所述伪栅结构201侧壁表面的侧墙202以及介质层200，所述介质层200的表面与伪栅结构201表面齐平。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
本实施例中，所述伪栅结构201为单层结构，所述伪栅结构201的材料为多晶硅。在本发明的其他实施例中，所述伪栅结构201可以包括位于半导体衬底100表面的伪栅介质层和位于所述伪栅介质层表面的伪栅极，所述伪栅介质层的材料可以是氧化硅，所述伪栅极的材料可以是多晶硅。
所述伪栅结构201两侧具有侧墙202，所述侧墙202可以是单层结构，也可以是多层堆叠结构。所述侧墙202保护伪栅结构201。
本实施例中，所述侧墙202为双层结构，包括位于伪栅结构201侧壁表面的第一侧墙212和位于所述第一侧墙212表面的第二侧墙222。本实施例中所述第一侧墙212的材料为SiO2，第二侧墙222的材料为SiN。
所述介质层200的材料可以为SiO2、SiOC或SiOCN等介质材料。
本发明的实施例中，位于所述伪栅结构201两侧的半导体衬底100内还形成有源极和漏极（图中未示出）。
请参考图2，刻蚀去除部分高度的伪栅结构201（请参考图1），形成第一凹槽210，所述第一凹槽210具有第一深度B。
具体的，可以采用湿法刻蚀或者干法刻蚀工艺刻蚀所述伪栅结构201（请参考图1）。本实施例中，采用湿法刻蚀工艺刻蚀一定厚度的伪栅结构201（请参考图1），形成第一凹槽210。本实施例中，所述伪栅结构201为单层结构的多晶硅层，所述湿法刻蚀工艺采用的刻蚀溶液可以采用质量分数为5%～20%的KOH溶液，刻蚀温度为80℃～120℃。在本发明的其他实施例中，所述伪栅结构201包括伪栅介质层和伪栅极，刻蚀部分厚度的伪栅极形成所述第一凹槽210。
所述第一凹槽210的深度B小于未刻蚀之前的伪栅结构201的厚度A。具体的所述第一凹槽210的深度B为伪栅结构201（请参考图1）厚度的10%～30%。本实施例中，未被刻蚀之前的伪栅结构201的厚度A为100nm，所述第一凹槽210的深度B为20nm。
在本发明的其他实施例中，也可以采用干法刻蚀工艺，例如等离子体刻蚀工艺，刻蚀所述伪栅结构201。具体的，刻蚀所述伪栅结构201的方法可以是：在所述介质层200表面形成具有开口的掩膜层，所述开口暴露出伪栅结构的表面；以所述掩膜层为掩膜，沿开口采用干法刻蚀工艺刻蚀所述伪栅结构，形成第一凹槽210；然后，去除所述掩膜层。所述干法刻蚀工艺可以采用CF4、C2F6、C3F8或CF2H2中的一种几种气体作为刻蚀气体。
请参考图3，刻蚀第一凹槽201两侧的侧墙202，使第一凹槽210的顶部宽度增加。
本实施例中，对所述侧墙202中的第一侧墙212进行刻蚀，使得所述第一凹槽210的顶部宽度增加。具体的，可以采用顶角湿法刻蚀工艺刻蚀所述第一侧墙212，所述顶角湿法刻蚀工艺对所述第一侧墙212位于第一凹槽210顶部的顶角处的刻蚀速率大于其他方向的刻蚀速率，从而可以使最终形成的第一凹槽210的横截面为上宽下窄的倒梯形。本实施例中，所述顶角湿法刻蚀工艺采用的刻蚀溶液为HF溶液，所述HF溶液的浓度为1%～10%，刻蚀温度为15℃～45℃，可以进一步提高所述顶角湿法刻蚀工艺的稳定性，提高所述刻蚀工艺的方向性。
在本发明的其他实施例中，也可以采用刻蚀气体浓度呈梯度分布（怎么实现）的化学气相刻蚀工艺刻蚀所述第一侧墙212，所述刻蚀工艺的刻蚀气体的浓度从第一凹槽210顶部高度处至第一凹槽210底部高度处逐渐下降，从而使的第一侧墙212的刻蚀速率从第一凹槽210顶部高度处向下逐渐下降，使最终形成的第一凹槽210的横截面为上宽下窄的倒梯形。具体的，所述化学气相刻蚀工艺采用的刻蚀气体可以是HF气体和H2O气体，所述HF气体的流速为1sccm～100sccm，H2O气体的流速为10sccm～1000sccm，刻蚀温度为15℃～45℃，可以进一步提高所述刻蚀工艺的稳定性，使刻蚀后的第一凹槽210的侧壁较为光滑，有利于提高后续形成的覆盖层的界面质量。
形成所述横截面为倒梯形的第一凹槽210可以使所述第一凹槽210的底部宽度与后续形成的第二凹槽的宽度相同，使得所述第一凹槽210到第二凹槽220之间的宽度变化较为平缓，提高后续沉积栅极材料层的质量。
由于本实施例中，所述侧墙202包括第一侧墙212和第二侧墙222，且所述第一侧墙212和第二侧墙222在上述刻蚀工艺中具有较高的刻蚀选择比，所以，所述第二侧墙222在刻蚀过程中，可以保护介质层200不受损伤，避免影响所述介质层200的隔离效果。
在本发明的其他实施例中，还可以采用湿法刻蚀工艺刻蚀所述第一侧墙212，湿法刻蚀工艺的刻蚀速率较为均匀，可以将所述第一凹槽210两侧的部分第一侧墙212去除，提高第一凹槽210的宽度，并且所述第一凹槽210的宽度均匀。
请参考图4，去除剩余的伪栅结构201a（请参考图3），形成位于第一凹槽210下方的第二凹槽220。图中第一凹槽210和第二凹槽220之间通过虚线隔离，以便区分，所述虚线在实际结构中并不存在。
采用湿法刻蚀工艺去除所述剩余的伪栅结构201a（请参考图3），暴露出半导体衬底100的部分表面，形成位于第一凹槽210下方的第二凹槽220。
请参考图5，在所述半导体衬底100表面形成填充满第二凹槽220和第一凹槽210（请参考图4）的栅极材料层300，所述栅极材料层300的表面与介质层200表面齐平。
所述栅极材料层300包括位于第一凹槽210和第二凹槽220内壁表面高K介质材料层和位于所述高K介质材料层表面且填充满所述第一凹槽210和第二凹槽220的金属材料层。
所述高K介质材料层的材料为HfO2，HfSiO，HfSiON，HfTaO，HfZrO，Al2O3或ZrO2中的一种或几种。可以采用原子层沉积工艺形成所述高K介质材料层。
所述金属材料层的材料为Al、Cu、Ti、Ag、Au、Pt、Ni中的一种或几种。可以采用化学气相沉积或物理气相沉积工艺形成所述金属材料层。
具体的，本实施例中，形成所述栅极材料层300的方法包括：在所述第一凹槽210和第二凹槽220的内壁表面以及介质层200的表面形成高K介质材料层；在所述高K介质材料层表面形成金属材料层，所述金属材料层填充满所述第一凹槽210和第二凹槽220，且覆盖介质层200；以所述介质层200为停止层，采用化学机械研磨工艺，对所述高K介质材料层和金属材料层进行平坦化，去除位于介质层200上方的部分高K介质材料层和金属材料层，形成栅极材料层300，使所述栅极材料层300的表面与介质层200的表面齐平。
由于所述第一凹槽210两侧的侧墙被刻蚀过，使得所述第一凹槽210开口宽度大于第二凹槽220的宽度，在形成所述栅极材料层300的过程中，沉积气体容易进入所述第一凹槽210和第二凹槽220中，降低了形成所述栅极材料层300的难度。由于第一凹槽210开口处的沉积气体浓度较大，沉积速率较快，如果所述第一凹槽210的开口宽度较小，容易导致第一凹槽210开口处沉积的材料发生闭合，在第一凹槽210和第二凹槽220内部产生空洞。本实施例中，首先对第一凹槽210两侧的侧墙进行刻蚀，提高了第一凹槽210顶部开口的宽度，从而避免在形成的栅极材料层300内形成空洞，从而提高形成的栅极材料层300的沉积质量，进而提高后续形成的栅极的质量，从而提高晶体管的性能。
请参考图6，回刻蚀部分厚度的栅极材料层300，形成栅极结构301和位于所述栅极结构301顶部的第三凹槽230，所述第三凹槽230具有第二深度，所述第二深度大于第一深度。
可以采用湿法刻蚀工艺，对所述栅极材料层300（请参考图5）进行回刻蚀，形成栅极结构301，使所述栅极结构301的表面低于介质层200的表面。
本实施例中，采用湿法刻蚀工艺刻蚀所述栅极材料层300（请参考图5），所述湿法刻蚀工艺采用的刻蚀溶液为NH4OH、H2O2与H2O的混合溶液，其中，所述NH4OH、H2O2与H2O的浓度比为1：1：5～1：2：7。
刻蚀栅极材料层300形成栅极结构301之后，所述栅极结构301顶部形成第三凹槽230，所述第三凹槽230具有第二深度C，所述第三凹槽230的深度为伪栅结构厚度A（请参考图3）的30%～40%，所述第二深度C大于第一凹槽301的第一深度B（请参考图3），从而使得所述栅极结构301的宽度均匀。本实施例中，所述第三凹槽230的深度C为30nm，在本发明其他实施例中，所述第三凹槽230的深度还可以是35nm或38nm。
请参考图7，在所述栅极结构301表面形成填充满所述第三凹槽230（请参考图6）的覆盖层400。
所述覆盖层400的材料为绝缘介质材料，所述覆盖层400的材料与介质层200的材料之间具有较高的刻蚀选择比，作为栅极结构301的保护层，也作为后续刻蚀介质层200形成自对准通孔的停止层。
所述覆盖层400可以是单层结构也可以是多层结构。单层的覆盖层400的材料可以是SiN。
本实施例中，所述覆盖层400为双层堆叠结构，包括：位于第三凹槽230内壁表面的低K介质层401和位于所述低K介质层401表面填充满所述第三凹槽230的绝缘层402。
所述低K介质层401的材料为SiOCN、SiCN或SiBCN等低K介质材料，本实施例中，所述低K介质层401的材料为SiOCN。所述低K介质层401可以采用原子层沉积工艺形成，比较容易控制形成的低K介质层的厚度。
所述绝缘层402的材料与介质层200的材料之间具有较高的刻蚀选择性，本实施例中所述绝缘层402的材料为SiN。所述绝缘层402可以采用化学气相沉积工艺形成。
低K介质层401可以降低栅极结构301与后续在栅极结构附近形成的金属互连结构之间的寄生电容，而所述绝缘层402的硬度较大，能够对栅极结构301起到较好的保护作用，并且，可以作为形成自对准通孔的停止层，降低形成连接晶体管的源极或漏极的通孔的形成难度。
并且，由于所述第三凹槽的深度大于第一凹槽的深度，所以形成的所述覆盖层400的顶部宽度大于覆盖层400的底部宽度，同样，所述覆盖层400的顶部宽度大于栅极结构的宽度，能够对所述栅极结构起到较好的保护作用。
请参考图8，形成覆盖所述介质层200、覆盖层400和侧墙202表面的隔离层500。
后续在所述隔离层500内或隔离层500表面形成其他半导体器件。所述隔离层500作为层间介质层，隔离上下层之间的半导体器件。在所述隔离层500内形成金属互连结构，连接位于所述隔离层500上方和下方的半导体器件。
所述隔离层500的材料可以是SiO2，SiOC等绝缘介质材料。
所述隔离层500可以采用化学气相沉积工艺形成。
请参考图9，在所述隔离层500和介质层200内形成位于源极或漏极表面的自对准通孔501。
形成所述自对准通孔501的方法包括：在所述隔离层500表面形成具有开口的图形化掩膜层，所述图形化掩膜层可以是光刻胶层或硬掩膜层，所述开口位于所述源极或漏极上方，并且暴露出覆盖层400上方的隔离层的部分表面；沿所述开口刻蚀隔离层500和介质层200至半导体衬底100表面，形成自对准通孔501。
所述自对准通孔501底部位于栅极结构301两侧的半导体衬底100内的源极或漏极表面。采用干法刻蚀工艺刻蚀所述隔离层500和介质层200，所述干法刻蚀工艺采用的刻蚀气体可以是CF4、C2F6、C3F8或CF2H2中的一种或几种气体。由于所述栅极结构301顶部形成有覆盖层400，并且所述覆盖层400在干法刻蚀过程中的刻蚀速率小于介质层200在干法刻蚀过程中的刻蚀速率，所以刻蚀介质层200的过程中，所述覆盖层400可以作为刻蚀停止层并且保护其下方的栅极结构301。这样就可以使形成所述自对准通孔501的图形化掩膜的开口可以部分位于覆盖层400上方，提高所述开口的尺寸，降低形成所述开口的难度。
并且，所述侧墙202中的第一侧墙212在形成第一凹槽之后被刻蚀，增大了第一凹槽的宽度，进而增大了所述覆盖层400的宽度，所以所述栅极结构301两侧的剩余第一侧墙212上方也被所述覆盖层400覆盖。在刻蚀介质层200的过程中，不会影响到所述第一侧墙212，从而能够对栅极结构301起到较好的保护作用。
请参考图10，在所述自对准通孔501（请参考图9）内填充金属材料，形成金属插塞502。
本实施例中，首先在所述自对准通孔501的内壁表面形成扩散阻挡层(图中未示出)，所述扩散阻挡层覆盖自对准通孔501的内壁以及隔离层500的表面，然后再在所述扩散阻挡层表面形成填充满所述自对准通孔501的金属材料层；以所述隔离层500为停止层，对所述扩散阻挡层和金属材料层进行平坦化处理，去除位于所述隔离层500表面的部分扩散阻挡层和金属材料层，形成金属插塞502。
具体的，所述扩散阻挡层的材料为金属材料，可以是Ti、Ta、TiN或TaN中的一种或几种。所述扩散阻挡层可以是单层结构，也可以是多层堆叠结构，例如Ti/TiN的双层结构、Ta/TaN的双层结构。所述扩散阻挡层可以阻挡金属材料层中的金属原子向通孔外的隔离层500和介质层200中扩散，影响所述隔离层500和介质层200的介电常数，影响所述隔离层500和介质层200的隔离作用。形成所述扩散阻挡层的方法可以是化学气相沉积或原子层沉积等工艺。
本实施例中，所述扩散阻挡层的材料为TiN，采用原子层沉积工艺形成所述扩散阻挡层，具体的，所述原子层沉积工艺的温度为200℃～400℃，采用反应气体包括：含钛的第一前驱气体，所述含钛的前驱气体包括Ti[N(C2H5CH3)]4、Ti[N(CH3)2]4或Ti[N(C2H5)2]4中的一种或几种；第二前驱气体，所述第二前驱气体包括NH3、CO或H2O中的一种或几种。
所述金属材料层的材料为铜、钨或铝，采用化学气相沉积工艺在所述自对准通孔501（请参考图9）内填充金属材料，形成所述金属材料层。在本发明的其他实施例中，也可以采用电镀或者物理气相沉积工艺形成所述金属材料层。
本实施例还提供一种采用上述方法形成的晶体管。
请参考图10，为所述晶体管的结构示意图。
所述晶体管包括：半导体衬底100；位于所述半导体衬底100表面的栅极结构301；位于所述栅极结构301顶部的覆盖层400，所述覆盖层400的顶部宽度大于栅极结构301的宽度；位于所述覆盖层400和栅极结构301两侧侧壁表面的侧墙202；位于所述半导体衬底100表面的介质层200，所述介质层200的表面与覆盖层400的表面齐平。
所述覆盖层400为双层堆叠结构，包括：位于栅极结构301表面及部分侧墙202表面的低K介质层401和位于所述低K介质层402表面的绝缘层402。
所述低K介质层401的材料为SiOCN、SiCN或SiBCN，所述绝缘层402的材料为SiN。
所述半导体衬底内还具有位于所述栅极结构301两侧的源极和漏极（图中未示出）、位于所述介质层200表面的覆盖所述覆盖层400和侧墙202的隔离层500、位于所述源极或漏极表面的金属插塞502，所述金属插塞502部分位于覆盖层400表面。
本实施例形成的晶体管的栅极结构301顶部形成有覆盖层400，所述覆盖层400可以保护所述栅极结构301。并且，所述覆盖层400包括栅极结构301顶部表面的低K介质层402和绝缘层401，所述低K介质层402可以降低栅极结构301与金属插塞502之间的寄生电容，提高晶体管的工作效率。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有伪栅结构、位于所述伪栅结构侧壁表面的侧墙和介质层，所述介质层覆盖侧墙的侧壁表面并且与伪栅结构表面齐平；
刻蚀去除部分高度的伪栅结构，形成第一凹槽，所述第一凹槽具有第一深度；
刻蚀第一凹槽两侧的侧墙，使第一凹槽的顶部开口宽度增加；
去除剩余的伪栅结构，形成位于第一凹槽下方的第二凹槽；
在所述半导体衬底表面形成填充满第二凹槽和第一凹槽的栅极材料层，所述栅极材料层的表面与介质层表面齐平；
回刻蚀部分厚度的栅极材料层，形成栅极结构和位于所述栅极结构顶部的第三凹槽，所述第三凹槽具有第二深度，所述第二深度大于第一深度；
在所述栅极结构表面形成填充满所述第三凹槽的覆盖层，所述覆盖层的顶部宽度大于栅极结构的宽度。
2.根据权利要求1所述的晶体管的形成方法，其特征在于，所述侧墙包括位于伪栅结构侧壁表面的第一侧墙和位于所述第一侧墙侧壁表面的第二侧墙。
3.根据权利要求2所述的晶体管的形成方法，其特征在于，刻蚀所述第一侧墙，使第一凹槽的顶部开口宽度增加。
4.根据权利要求3所述的晶体管的形成方法，其特征在于，刻蚀所述第一侧墙后，形成的第一凹槽的横截面为上宽下窄的倒梯形。
5.根据权利要求4所述的晶体管的形成方法，其特征在于，采用顶角湿法刻蚀工艺刻蚀所述第一侧墙，所述顶角湿法刻蚀工艺采用的刻蚀溶液为HF溶液，所述HF溶液的浓度为1%～10%，刻蚀温度为15℃～45℃。
6.根据权利要求4所述的晶体管的形成方法，其特征在于，采用刻蚀气体浓度呈梯度分布的化学气相刻蚀工艺刻蚀所述第一侧墙，所述刻蚀气体的浓度从第一凹槽顶部至第一凹槽底部逐渐下降，采用的刻蚀气体为HF气体和H2O气体，所述HF气体的流速为1sccm～100sccm，H2O气体的流速为10sccm～1000sccm，刻蚀温度为15℃～45℃。
7.根据权利要求1所述的晶体管的形成方法，其特征在于，所述第一凹槽的第一深度为伪栅结构厚度的10%～30%。
8.根据权利要求7所述的晶体管的形成方法，其特征在于，所述第三凹槽的第二深度为伪栅结构厚度的30%～40%。
9.根据权利要求1所述的晶体管的形成方法，其特征在于，所述覆盖层为双层堆叠结构，包括：位于第三凹槽内壁表面的低K介质层和位于所述低K介质层表面填充满所述第三凹槽的绝缘层。
10.根据权利要求9所述的晶体管的形成方法，其特征在于，所述低K介质层的材料为SiOCN、SiCN或SiBCN，所述绝缘层的材料为SiN。
11.根据权利要求9所述的晶体管的形成方法，其特征在于，所述绝缘层的刻蚀速率小于介质层的刻蚀速率。
12.根据权利要求1所述的晶体管的形成方法，其特征在于，采用湿法刻蚀工艺回刻蚀部分厚度的栅极材料层，所述湿法刻蚀工艺采用的刻蚀溶液为NH4OH、H2O2与H2O的混合溶液，其中NH4OH、H2O2与H2O的浓度比为1：1：5～1：2：7。
13.根据权利要求1所述的晶体管的形成方法，其特征在于，所述栅极材料层包括位于第一凹槽和第二凹槽内壁表面高K介质材料层和位于所述高K介质材料层且填充满所述第一凹槽和第二凹槽的金属材料层。
14.根据权利要求1所述的晶体管的形成方法，其特征在于，所述半导体衬底内还形成有位于所述伪栅结构两侧的源极和漏极。
15.根据权利要求14所述的晶体管的形成方法，其特征在于，还包括：形成覆盖所述介质层、覆盖层和侧墙表面的隔离层；在所述隔离层表面形成具有开口的图形化掩膜层，所述开口位于所述源极或漏极上方，并且暴露出覆盖层顶部的部分隔离层表面；沿所述开口刻蚀隔离层和介质层至半导体衬底表面，形成自对准通孔；在所述自对准通孔内填充金属材料，形成金属插塞。
16.一种晶体管，其特征在于，包括：
半导体衬底；
位于所述半导体衬底表面的栅极结构；
位于所述栅极结构顶部的覆盖层，所述覆盖层的顶部宽度大于栅极结构的宽度；
位于所述覆盖层和栅极结构两侧侧壁表面的侧墙；
位于所述半导体衬底表面的介质层，所述介质层的表面与覆盖层的表面齐平。
17.根据权利16所述的晶体管，其特征在于，所述覆盖层为双层堆叠结构，包括：位于第三凹槽内壁表面的低K介质层和位于所述低K介质层表面填充满所述第三凹槽的绝缘层。
18.根据权利17所述的晶体管，其特征在于，所述低K介质层的材料为SiOCN、SiCN或SiBCN。
19.根据权利18所述的晶体管，其特征在于，所述绝缘层的材料为SiN。
20.根据权利19所述的晶体管，其特征在于，所述半导体衬底内还具有位于所述栅极结构两侧的源极和漏极、位于所述源极或漏极表面的金属插塞，所述金属插塞部分位于覆盖层表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310612576.9A CN104681488B (zh) | 2013-11-26 | 2013-11-26 | 晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310612576.9A CN104681488B (zh) | 2013-11-26 | 2013-11-26 | 晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104681488A true CN104681488A (zh) | 2015-06-03 |
| CN104681488B CN104681488B (zh) | 2018-05-01 |
Family
ID=53316365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310612576.9A Active CN104681488B (zh) | 2013-11-26 | 2013-11-26 | 晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104681488B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452797A (zh) * | 2016-04-28 | 2017-12-08 | 三星电子株式会社 | 半导体器件 |
| CN109390408A (zh) * | 2017-08-11 | 2019-02-26 | 三星电子株式会社 | 半导体装置 |
| CN109841563A (zh) * | 2017-11-28 | 2019-06-04 | 台湾积体电路制造股份有限公司 | 选择性覆盖工艺和由此形成的结构 |
| CN110875388A (zh) * | 2018-08-29 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN113823564A (zh) * | 2020-06-19 | 2021-12-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113838758A (zh) * | 2021-11-30 | 2021-12-24 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504210B1 (en) * | 2000-06-23 | 2003-01-07 | International Business Machines Corporation | Fully encapsulated damascene gates for Gigabit DRAMs |
| CN102104003A (zh) * | 2009-12-18 | 2011-06-22 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| CN102640291A (zh) * | 2009-12-30 | 2012-08-15 | 英特尔公司 | 自对准接触部 |
-
2013
- 2013-11-26 CN CN201310612576.9A patent/CN104681488B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6504210B1 (en) * | 2000-06-23 | 2003-01-07 | International Business Machines Corporation | Fully encapsulated damascene gates for Gigabit DRAMs |
| CN102104003A (zh) * | 2009-12-18 | 2011-06-22 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| CN102640291A (zh) * | 2009-12-30 | 2012-08-15 | 英特尔公司 | 自对准接触部 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107452797A (zh) * | 2016-04-28 | 2017-12-08 | 三星电子株式会社 | 半导体器件 |
| CN109390408A (zh) * | 2017-08-11 | 2019-02-26 | 三星电子株式会社 | 半导体装置 |
| CN109390408B (zh) * | 2017-08-11 | 2023-12-29 | 三星电子株式会社 | 半导体装置 |
| CN109841563B (zh) * | 2017-11-28 | 2022-04-01 | 台湾积体电路制造股份有限公司 | 选择性覆盖工艺和由此形成的结构 |
| CN109841563A (zh) * | 2017-11-28 | 2019-06-04 | 台湾积体电路制造股份有限公司 | 选择性覆盖工艺和由此形成的结构 |
| US11830742B2 (en) | 2017-11-28 | 2023-11-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Selective capping processes and structures formed thereby |
| US11380542B2 (en) | 2017-11-28 | 2022-07-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Selective capping processes and structures formed thereby |
| CN110875388B (zh) * | 2018-08-29 | 2023-10-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110875388A (zh) * | 2018-08-29 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN113823564A (zh) * | 2020-06-19 | 2021-12-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113823564B (zh) * | 2020-06-19 | 2024-05-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113838758B (zh) * | 2021-11-30 | 2022-02-11 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制造方法 |
| CN113838758A (zh) * | 2021-11-30 | 2021-12-24 | 晶芯成(北京)科技有限公司 | 一种半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104681488B (zh) | 2018-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9887275B2 (en) | Method of reducing the heights of source-drain sidewall spacers of FinFETs through etching | |
| CN110828541B (zh) | 半导体结构及其形成方法 | |
| TWI573273B (zh) | 半導體裝置及其製造方法 | |
| US10157783B2 (en) | Semiconductor devices, FinFET devices and methods of forming the same | |
| US10872965B2 (en) | Method of forming semiconductor structure | |
| CN104681488A (zh) | 晶体管及其形成方法 | |
| CN103460358B (zh) | 用置换金属栅极工艺形成用于晶体管的无边沿接触体 | |
| CN105529357A (zh) | 用于FinFET的方法和结构 | |
| CN104617093B (zh) | 半导体结构及其形成方法 | |
| CN106373924A (zh) | 半导体结构的形成方法 | |
| CN103871856A (zh) | 金属栅极的形成方法 | |
| TW202029408A (zh) | 製造半導體裝置的方法和半導體裝置 | |
| CN106558608B (zh) | 半导体器件及其形成方法 | |
| US11798884B2 (en) | Contact via formation | |
| WO2013000197A1 (zh) | 一种半导体结构及其制造方法 | |
| CN105590861A (zh) | 晶体管的制造方法 | |
| CN104103506A (zh) | 半导体器件制造方法 | |
| CN105336787B (zh) | 半导体器件及其制造方法 | |
| JP2022027614A (ja) | マルチゲートデバイス及びその関連方法 | |
| JP2022019657A (ja) | 同じ仕事関数材料を使用する複合仕事関数層形成 | |
| CN105206667A (zh) | 接触插塞、mos、鳍式场效应晶体管，及其形成方法 | |
| CN104617046B (zh) | Cmos晶体管的形成方法 | |
| CN112289687B (zh) | 半导体结构及其形成方法 | |
| CN114068396B (zh) | 半导体结构及其形成方法 | |
| CN104681489A (zh) | Cmos晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |