CN105206667A - 接触插塞、mos、鳍式场效应晶体管，及其形成方法 - Google Patents

Abstract

一种接触插塞、MOS、鳍式场效应晶体管，及其形成方法。其中，一种接触插塞的形成方法包括：提供半导体衬底；在半导体衬底上形成栅极结构；在栅极结构周围形成侧墙后，在侧墙两侧的半导体衬底内形成源极和漏极；在半导体衬底上与栅极结构上形成第一介质层，第一介质层上表面与栅极结构顶部齐平；在第一介质层、栅极结构和侧墙上形成缓冲层；在缓冲层上形成停止层；刻蚀形成贯穿停止层、缓冲层和第一介质层的至少一个接触孔，接触孔的底部露出源极或漏极，缓冲层在接触孔的形成过程中减小侧墙受损；在接触孔内形成接触插塞。采用本发明的方法形成的接触插塞，能够提高后续半导体器件的性能。

Description

接触插塞、MOS、鳍式场效应晶体管，及其形成方法

技术领域

本发明涉及半导体领域，尤其涉及接触插塞、MOS、鳍式场效应晶体管，及其形成方法。

背景技术

众所周知，晶体管是集成电路中的关键元件。为了提高晶体管的工作速度，需要提高晶体管的驱动电流。又由于晶体管的驱动电流正比于晶体管的栅极宽度，要提高驱动电流，需要增加栅极宽度。但是，随着集成电路的集成度越来越高，晶体管本身尺寸是按比例减小的，则单纯增加栅极宽度与晶体管本身尺寸按比例减小相冲突，于是发展出了鳍式场效应晶体管(FinFET)。

现有技术中，参考图1至图4，鳍式场效应晶体管中的源极接触插塞的形成方法包括：

参考图1，提供半导体衬底，所述半导体衬底为绝缘体上硅(SOI)。绝缘体上硅包括底部硅层100、位于底部硅层上的绝缘层101、位于绝缘层上的顶部硅层。所述顶部硅层用于形成鳍部102。然后，形成横跨鳍部102的多晶硅栅极结构103，所述多晶硅栅极结构103包括栅介质层及位于栅介质层上的多晶硅栅极。

接着，结合参考图1和图2，其中，图2未示意出底部硅层100和绝缘层101。在多晶硅栅极结构103的周围形成侧墙104，侧墙104的材料为氮化硅。形成侧墙104后，在半导体衬底、多晶硅栅极结构103上形成氧化硅层105，氧化硅层105与多晶硅栅极结构103顶部相平。接着去除多晶硅栅极，在氧化硅层105内形成栅极凹槽，所述栅极凹槽底部露出栅介质层，在栅极凹槽内填充铝，形成铝栅极，铝栅极及位于铝栅极下的栅介质层为铝栅极结构106。之后，在氧化硅层105和铝栅极结构106、侧墙104的顶部形成氮化硅层107，氮化硅层107是后续形成的源极接触插塞的金属研磨停止层。

接着，结合参考图1和图3，在氮化硅层107上形成图形化的光刻胶层(图未示)，图形化的光刻胶层用来定义源极接触孔的大小和位置。以所述图形化的光刻胶为掩膜刻蚀氮化硅层107和氧化硅层105，形成源极接触孔108。

接着，结合参考图1和图4，在源极接触孔108内填充钨层，形成源极接触插塞109。

现有技术中，随着集成电路的集成度越来越高，采用上述方法形成的源极接触插塞使后续形成的鳍式场效应晶体管的性能降低。

发明内容

本发明解决的问题是：随着集成电路的集成度越来越高，采用现有技术的方法形成的源极接触插塞使后续形成的鳍式场效应晶体管的性能降低。

为解决上述问题，本发明提供一种接触插塞的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成栅极结构；

在所述栅极结构周围形成侧墙后，在所述侧墙两侧的半导体衬底内形成源极和漏极；

在所述半导体衬底上与栅极结构上形成第一介质层，所述第一介质层上表面与所述栅极结构顶部齐平；

在所述第一介质层、所述栅极结构和所述侧墙上形成缓冲层；

在所述缓冲层上形成停止层；

刻蚀形成贯穿所述停止层、缓冲层和第一介质层的至少一个接触孔，所述接触孔的底部露出所述源极或漏极，所述缓冲层在所述接触孔的形成过程中减小侧墙受损；

在所述接触孔内形成接触插塞。

可选的，所述停止层与所述侧墙的材料相同。

可选的，刻蚀所述停止层的刻蚀气体与所述刻蚀第一介质层的气体不同，刻蚀所述缓冲层的刻蚀气体与所述刻蚀第一介质层的刻蚀气体相同。

可选的，所述缓冲层与所述侧墙的刻蚀选择比大于所述缓冲层与所述第一介质层的刻蚀选择比。

可选的，所述侧墙的材料为氮化硅，所述缓冲层的材料为氧化硅，所述第一介质层的材料为氧化硅。

可选的，所述缓冲层的厚度为100～500埃。

可选的，形成所述接触孔的步骤之前，在所述停止层上形成辅助停止层。

可选的，所述停止层的材料为氮化硅，所述辅助停止层的材料为氧化硅。

可选的，在所述接触孔内形成所述接触插塞的方法包括：

在所述接触孔内填充满导电层，且所述导电层覆盖所述辅助停止层；

采用化学机械研磨的方法去除高于停止层的导电层和所述辅助停止层。

可选的，在所述停止层和所述接触插塞上形成第二介质层，在所述第二介质层内形成金属线，所述金属线与所述接触插塞相连。

与现有技术相比，本发明的技术方案具有以下优点：

光刻工艺具有一定的精度，现有技术中，停止层覆盖栅极结构和侧墙，采用光刻的工艺刻蚀停止层的过程中，形成的接触孔的图形开口距离栅极结构太近，因此，刻蚀气体在刻蚀停止层的过程中会对侧墙产生损伤。本发明的技术方案中，缓冲层位于第一介质层与停止层之间，正因为缓冲层的存在，刻蚀气体在刻蚀停止层时不会直接刻蚀到侧墙。从而减小了侧墙的受损程度，进而提高了后续形成的接触插塞与栅极结构之间隔离效果，从而避免产生漏电流，进而提高了后续形成的半导体器件的性能。

本发明还提供一种鳍式场效应晶体管的制作方法，包括：采用上述方法形成的接触插塞。

缓冲层位于第一介质层与停止层之间，正因为缓冲层的存在，刻蚀气体在刻蚀停止层时不会直接刻蚀到侧墙。从而减小了侧墙的受损程度，进而提高了后续形成的接触插塞与栅极结构之间隔离效果，从而避免产生漏电流，进而提高了后续形成的鳍式场效应晶体管的性能。

本发明还提供一种MOS晶体管的制作方法，包括：采用上述方法形成的接触插塞。

缓冲层位于第一介质层与停止层之间，正因为缓冲层的存在，刻蚀气体在刻蚀停止层时不会直接刻蚀到侧墙。从而减小了侧墙的受损程度，进而提高了后续形成的接触插塞与栅极结构之间隔离效果，从而避免产生漏电流，进而提高了后续形成的MOS晶体管的性能。

本发明还提供一种接触插塞，包括：

半导体衬底，所述半导体衬底上具有栅极结构、所述栅极结构周围的侧墙、所述侧墙两侧的半导体衬底内的源极和漏极、覆盖所述半导体衬底、栅极结构并与栅极结构顶部齐平的第一介质层；

覆盖所述第一介质层、所述栅极结构和所述侧墙的缓冲层；

覆盖所述缓冲层的停止层；

贯穿所述停止层、缓冲层和第一介质层的接触孔，所述接触孔的底部露出所述源极或漏极；

在所述接触孔内形成的金属插塞。

可选的，所述缓冲层与所述侧墙的刻蚀选择比大于所述缓冲层与所述第一介质层的刻蚀选择比。

可选的，所述侧墙的材料为氮化硅，所述缓冲层的材料为氧化硅，所述第一介质层的材料为氧化硅。

本发明的技术方案中，缓冲层位于第一介质层与停止层之间，正因为缓冲层的存在，刻蚀气体在刻蚀停止层时不会直接刻蚀到侧墙。从而减小了侧墙的受损程度，进而提高了后续形成的接触插塞与栅极结构之间隔离效果，从而避免产生漏电流，进而提高了后续形成的半导体器件的性能。

本发明还提供一种包含上述接触插塞的鳍式场效应晶体管。

本发明技术方案中的缓冲层可以防止该器件中的侧墙受损，进而可以提高栅极结构与接触插塞之间的隔离效果，因此，有利于提高后续形成的鳍式场效应晶体管的性能。

本发明还提供一种包含上述接触插塞的MOS晶体管。

本发明技术方案中的缓冲层可以防止该器件中的侧墙受损，进而可以提高栅极结构与接触插塞之间的隔离效果，因此，有利于提高后续形成的MOS晶体管的性能。

附图说明

图1是现有技术中的用于形成鳍式场效应晶体管的半导体衬底与栅极结构的立体结构示意图；

图2～图4是沿图1中的AA方向形成源极接触插塞各步骤的剖面结构示意图；

图5是本发明一个具体实施例中的用于形成鳍式场效应晶体管的半导体衬底与栅极结构的立体结构示意图；

图6～图10是沿图5中的BB方向形成源极接触插塞各步骤的剖面结构示意图；

图11和图12是本发明另一具体实施例中的用于形成MOS晶体管的接触插塞的各步骤的剖面结构示意图。

具体实施方式

随着集成电路的集成度越来越高，采用现有技术的方法形成的源极接触插塞使后续形成的鳍式场效应晶体管的性能降低的原因如下：

参考图2和图3，光刻工艺具有一定范围的精度。对于鳍式场效应晶体管，栅极结构及后续需要形成的源极接触插塞的特征尺寸都非常小。因此，采用图形化的光刻胶刻蚀氮化硅层107和氧化硅层105以形成源极接触孔108的工艺已经超过了光刻工艺的精度范围，会使形成的源极接触孔108的位置产生较大偏差。这样就会发生图3所示的情况：由于铝栅极结构106的侧墙与氮化硅层107材料相同且氮化硅层107覆盖铝栅极结构106，刻蚀气体在刻蚀氮化硅层107时，对铝栅极结构106周围的侧墙损伤较大。从而使得后续在此处形成的源极接触插塞与铝栅极结构106之间的隔离效果不好，严重时，会产生漏电流。

为此，本发明提供了一种接触插塞的形成方法，采用本发明的方法形成的接触插塞能够提高后续形成的半导体器件的性能。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。本实施例先以形成鳍式场效应晶体管的导电插塞为例进行说明。

结合参考图5和图6，提供半导体衬底，在所述半导体衬底上形成栅极结构206；在所述栅极结构206周围形成侧墙204后、在所述侧墙204两侧的半导体衬底内形成源极(图未示)和漏极(图未示)；在所述半导体衬底上与栅极结构206上形成第一介质层205，所述第一介质层205上表面与所述栅极结构206顶部齐平。

栅极结构206包括栅介质层及位于栅介质层上的栅极。本实施例中，栅极结构206中的栅极的材料为金属。

栅极结构206、侧墙204、源极和漏极、第一介质层205具体形成过程如下：

本实施例中，半导体衬底为绝缘体上硅(SOI)。绝缘体上硅包括底部硅层200、位于底部硅层上的绝缘层201、位于绝缘层上的顶部硅层。所述顶部硅层用于形成鳍部202，绝缘层201起到半导体器件之间的绝缘作用。鳍部202位于半导体的绝缘层201上。具体地，形成鳍部202的方法，包括：在所述顶部硅层上形成图形化的掩膜层，所述图形化的掩膜层定义出待形成的鳍部位置；以所述图形化的掩膜层为掩膜刻蚀顶部硅层，至暴露绝缘层201，之后去除图形化的掩膜层，在绝缘层上形成鳍部202。

其他实施例中，所述半导体衬底也可以为硅衬底。鳍部的形成方法如下：在硅衬底上形成图形化的掩膜层，所述图形化的掩膜层定义出待形成的鳍部位置；以所述图形化的掩膜层为掩膜刻蚀硅衬底形成凸出结构，然后在凸出结构之间形成低于凸出结构的绝缘层，所述高于绝缘层的凸出结构为鳍部，鳍部之间的绝缘层高度相同。

本实施例中，在形成鳍部202后，形成横跨鳍部202的伪栅极结构203，伪栅极结构203包括栅介质层和位于栅介质层上的伪栅极。本实施例中，所述伪栅极的材料为多晶硅、无定形硅等公知材料。形成伪栅极结构203的方法为本领域技术人员所熟知的技术，不再赘述。

参考图5和图6，本实施例中，在形成伪栅极结构203后，在伪栅极结构203周围形成横跨鳍部202的侧墙204。侧墙204定义了待形成的源极、漏极的位置。另外，侧墙204也作为后续源极上形成的源极接触插塞与栅极结构之间、漏极上形成的漏极接触插塞与栅极结构之间的隔离层。具体的，侧墙204的材料为氮化硅，为单层结构。其他实施例中，侧墙的材料也可以为氮氧化硅，还可以为氮氧化硅层与氮化硅层的叠层结构。形成侧墙204的方法，包括：沉积侧墙材料层，覆盖半导体的绝缘层201、鳍部202、伪栅极结构203；回刻蚀侧墙材料层，保留伪栅极结构203周围的侧墙材料层，为侧墙204。

继续参照图6，并结合参照图5，在侧墙204两侧的鳍部202中进行离子注入，形成源极和漏极(未示出)。

在具体实施例中，形成源极和漏极的方法为本领域技术人员所熟知，在此不再详述。对离子注入的类型，可以根据待形成的鳍式场效应晶体管的类型确定：若待形成的晶体管为P型晶体管，则注入的离子为P型离子，如硼等五价元素的离子；若待形成的晶体管为N型晶体管，则注入的离子为N型离子，如磷、砷等三价元素的离子。

接着，继续参考图5和图6，在所述半导体衬底和伪栅极结构203上形成第一介质层205，所述第一介质层205与所述伪栅极结构203齐平。

第一介质层205的材料为氧化硅。形成第一介质层205的方法为沉积。具体可以为高密度等离子体(HDP，HighDensityPlasma)化学气相沉积或者是高纵深比填沟工艺(HARP，HighAspectRatioProcess)。采用上述两种方法填充能力较强，形成的第一介质层205的隔离效果比较好。当然，第一介质层205的形成方法也可以是本领域技术人员熟知的其他沉积工艺也属于本发明的保护范围。

其他实施例中，第一介质层也可以为低k材料或超低k材料，所述低k材料的介电常数小于等于3，所述超低k材料的介电常数小于等于2.7。

本实施例中，第一介质层205与伪栅极结构203相平。紧接着，去除伪栅极结构203中的伪栅极，在第一介质层205内形成栅极凹槽，栅极凹槽的底部露出栅介质层，然后采用金属层填充满栅极凹槽形成金属栅极。本实施例中，所述金属栅极可以为铝栅极、铜栅极、银栅极等本领域技术人员熟知的其他材料。形成金属栅极的方法为本领域技术人员熟知技术，在此不再赘述。栅介质层与其上的金属栅极一起构成栅极结构206。

其他实施例中，形成第一介质层，且第一介质层与伪栅极结构相平的步骤之后，不进行伪栅极的去除以形成金属栅极的步骤也属于本发明的保护范围。此时，栅极结构中的栅极材料为多晶硅。

接着，继续参考图5和图6，在栅极结构206、第一介质层205和侧墙204上形成缓冲层207。

缓冲层207属于介质层，在后续形成的器件中具有隔离作用。缓冲层207需要选择与侧墙204的刻蚀选择比高、且与第一介质层205的刻蚀选择比低的材料。也就是说，缓冲层207与侧墙204的刻蚀选择比大于缓冲层207与第一介质层205的刻蚀选择比。原因会在后续的内容中阐述。本实施例中，缓冲层207的材料为氧化硅，与第一介质层205为同一材料。缓冲层207的厚度为100～500埃。

本实施例中，可以采用TEOS与O₃作为气源，使用流动化学气相沉积(FCVD，FlowableChemicalVaporDeposition)形成缓冲层207，沉积时间为1～50s。TEOS具有很高的迁移率，以TEOS作为原料，反应后生成的缓冲层207具有非常好的阶梯覆盖能力，形成的缓冲层207厚度均匀。

其他实施例中，也可以采用八甲基环四硅氧烷(OMCTS，octamethylcyclotetrasiloxane)作为气源，使用流动化学气相沉积形成缓冲层。采用八甲基环四硅氧烷作为气源形成的缓冲层具有优良的防吸潮作用，可以避免在缓冲层上产生鼓泡，从而可以使后续在缓冲层上形成的停止层平坦且致密性好，进而可以使得后续的研磨操作很好的停止在停止层上，避免发生过研磨现象，以进一步提高后续工艺中形成的金属插塞的性能。

接着，继续参考图5和图6，在所述缓冲层207上形成停止层208。

本实施例中，停止层208为研磨停止层，具体为：后续工艺中，会有导电层填充源极接触孔和漏极接触孔，并且导电层会覆盖停止层上。采用化学机械研磨的方法研磨所述导电层至停止层208。停止层208的材料为氮化硅或氮氧化硅。其他实施例中，只要与侧墙204刻蚀选择比小的其他材料都属于本发明的保护范围。形成停止层208的方法为沉积。本实施例中，停止层208的材料与侧墙204的材料相同，都为氮化硅。本实施例中，停止层208的厚度为100～500埃。

接着，参考图5和图7，形成停止层208后，形成贯穿所述停止层208、缓冲层207和第一介质层205的源极接触孔210。源极接触孔210的底部露出所述源极。图7只是示意出源极接触孔，因此，本实施例以只形成源极通孔为例进行说明。

具体形成方法如下：

在停止层208上形成图形化的掩膜层209，所述图形化的掩膜层209用来定义源极接触孔的大小和位置。以所述图形化的掩膜层209为掩膜采用第一刻蚀气体刻蚀停止层208，刻蚀停止层208后，在停止层208内形成第一开口，之后，沿着第一开口采用第二刻蚀气体继续刻蚀缓冲层207和第一介质层205。这样就形成了贯穿于所述停止层208、缓冲层207和第一介质层205的接触孔210。当接触孔210为源极接触孔时，源极接触孔的底部露出源极。当接触孔210为漏极接触孔时，漏极接触孔的底部露出漏极。所述刻蚀为等离子体干法刻蚀。本实施例中，第一刻蚀气体与第二刻蚀气体不同。

由于光刻工艺具有一定的精度，对于鳍式场效应晶体管，栅极结构206及后续需要形成的接触孔210的特征尺寸都非常小。因此，采用图形化的光刻胶刻蚀停止层208、缓冲层207和第一介质层205以形成接触孔210的工艺已经超过了光刻工艺的精度范围。因此，受光刻精度的影响，在用图形化的光刻胶为掩膜刻蚀停止层208后，在停止层208内部形成的第一开口的位置更靠近栅极结构206，但是，本实施例中，缓冲层207位于第一介质层205与停止层208之间，正因为缓冲层207的存在，对刻蚀选择比相差很小的停止层208与侧墙204进行隔离。第一刻蚀气体在刻蚀停止层208时不会直接刻蚀到侧墙，从而减小了侧墙204的受损程度。进而提高了后续形成的接触插塞与栅极结构之间隔离效果，避免产生漏电流，提高后续形成的半导体器件的性能。

更进一步的，本实施例中，缓冲层207与侧墙204的刻蚀选择比相差非常大，第一介质层205与缓冲层207的刻蚀选择比非常接近，也就是说，缓冲层207与侧墙204的刻蚀选择比大于第一介质层205与缓冲层207的刻蚀选择比。以图形化的光刻胶层为掩膜沿上述第一开口采用第二刻蚀气体继续刻蚀缓冲层207和第一介质层205时，第二刻蚀气体对侧墙204的刻蚀速度比较缓慢，而该刻蚀气体对缓冲层207、第一介质层205的刻蚀速度比较快，这样，缓冲层207的形成，有利于更好的控制第二气体加快对第一介质层205的刻蚀，同时减缓对侧墙204的刻蚀，以使第二刻蚀气体对侧墙的损伤较小。上述刻蚀工艺结束后，就形成了图7所示的接触孔210。因此，采用本发明的方法形成的接触孔210对侧墙204的破坏很小。进一步保证了后续形成的接触插塞与栅极结构206之间的隔离效果，从而进一步减小了漏电流的产生，进一步提高了后续形成的鳍式场效应晶体管的性能。

更进一步的，本实施例中，缓冲层207与侧墙204的刻蚀选择比大于等于10:1，缓冲层207与第一介质层205的材料相同。这样，侧墙204的损伤程度非常小，可以忽略不计，因此，可以以最优化的方式来减小上述漏电流的产生。

本实施例中，采用C-F基等离子体刻蚀的方法来对缓冲层和第一介质层进行刻蚀。

需要继续说明的是，本实施例中，缓冲层207的厚度为100～500埃。缓冲层207的厚度如果太薄，形成接触孔210的刻蚀条件仍然不容易控制，在刻蚀第一介质层205以形成接触孔210的过程中仍然会对侧墙204有大幅度损伤，进而无法避免形成的接触孔210与栅极结构206的距离过近而产生的漏电流过大问题。缓冲层207的厚度如果太厚，会使得后续形成的鳍式场效应晶体管的电阻增加太多，也会影响后续形成的鳍式场效应晶体管的性能。

其他实施例中，第一刻蚀气体与第二刻蚀气体可以相同。在形成接触孔的过程中，缓冲层也能减少侧墙的损失，只是效果略差于第一刻蚀气体与第二刻蚀气体不同的情况。但是，相对于现有技术来说，对侧墙的受损程度的改善很明显。

本实施例中，附图只是示意了一个接触孔的形成过程，其他实施例中，也可以形成一个以上的接触孔。该接触孔包括源极接触孔和漏极接触孔。源极接触孔和漏极接触孔可以同时形成，也可以在不同的步骤中形成。

接着，参考图8和图9，在所述接触孔210内填充满导电层211，且导电层211覆盖所述停止层208。然后采用化学机械研磨的方法将高于停止层208的导电层211去除，形成接触插塞212。

具体形成工艺如下：

本实施例中，可以先在接触孔210表面形成扩散阻挡层(未示出)，再采用导电层填充满接触孔210形成接触插塞212。扩散阻挡层的材料可以为氮化钛或者氮化钽。扩散阻挡层可以采用氩气的真空溅射方法形成。具体的，可以通过真空溅射工艺在接触孔210表面形成阻挡籽晶层(barrierseedlayer)，阻挡籽晶层的材料可以为Ta和TaN的至少其中之一。但是所述氩气可以选择较小的压强，以减小各形成材料的材料损失(materialloss)。扩散阻挡层可以为单层结构或者多层叠加的结构。扩散阻挡层可以用于提高后续形成的接触插塞212与停止层208、缓冲层207、第一介质层205之间粘附性能，并阻止后续的形成的接触插塞212扩散至停止层208、缓冲层207、第一介质层205。

本实施例中，所述导电层可以选自铝、银、铬、镍、钯、钼、钛、钽或者铜，或者选自铝、银、铬、镍、钯、钼、钛、钽或者铜的合金。由于铜具有高熔点、低电阻系数及高抗电子迁移的能力，本实施例中导电层以铜为例进行说明。可以采用电镀工艺形成铜的接触插塞212。具体的工艺过程可以为：电镀液选用CuSO₄溶液，Cu²⁺浓度为30g/L至50g/L，并且在此溶液中加入多种无机和有机添加剂，无机添加剂为氯离子，其浓度为40mg/L至60mg/L，有机添加剂包含加速剂、抑止剂和平坦剂，电镀的电流可以为4.5安培至45安培。

需要说明的是，本实施例中的具有一定厚度的缓冲层207的增加并不会对后续形成的器件的电阻产生太大的影响。对后续形成的器件的电阻影响较大的工艺为扩散阻挡层的形成，而采用本实施例中的扩散阻挡层的材料可以显著的降低后续形成器件的电阻。

需要继续说明的是，本实施例中，停止层208的厚度不能太小，否则起不到研磨停止层的作用。停止层208的厚度如果太大，缓冲层207就会显的很薄。刻蚀气体刻蚀停止层208和缓冲层207时，停止层208被刻蚀时间很长，而缓冲层207被刻蚀时间非常短。这样，刻蚀缓冲层207的刻蚀工艺就会不容易控制，即使缓冲层207与侧墙204具有很大的刻蚀选择比，也会使得刻蚀气体无法减慢对侧墙204的刻蚀速度。因此，刻蚀气体在刻蚀第一介质层205时，仍然会对侧墙204造成很大的损伤，后续形成的接触插塞210离栅极结构206会非常近，容易产生漏电流。

参考图10，本实施例中，形成接触插塞212后，在停止层208和接触插塞212上形成第二介质层213。第二介质层213的材料与第一介质层205的材料相同。因此，第二介质层213的形成方法可以参考第一介质层205的形成方法。

接着，在第二介质层213内形成第二开口，所述第二开口贯穿第二介质层并且第二开口的底部露出接触插塞212，后续工艺中，可以在第二开口内形成金属线214以实现金属线214与接触插塞212的连接。

第二开口的形成方法如下：在第二介质层213上形成图形化的掩膜层(图未示)，图形化的掩膜层定义第二开口的大小和位置。以所述图形化的掩膜层为掩膜刻蚀第二介质层213，形成第二开口。

需要说明的是，本实施例中，同样受光刻精度的影响，形成贯穿第二介质层213的第二开口的位置也会有所偏差。但是，上述光刻精度还是能够满足第二开口的底部露出接触插塞的要求。只要第二开口的底部能够露出接触插塞212，后续在该第二开口内形成的金属线214就可以实现与底部的接触插塞212的电连接。

需要说明的是，参考图7，本实施例中，形成停止层208后，刻蚀形成接触孔210的步骤之前，还需要在停止层208上形成辅助停止层(图未示)。后续填充接触孔的导电层也会覆盖辅助停止层。辅助停止层的材料为氧化硅。辅助停止层的作用为：辅助停止层与停止层之间的刻蚀选择比大，采用化学机械研磨的方法去除多余的形成接触插塞的导电层时，即使辅助停止层被过研磨，停止层也不会发生过研磨。因此可以更好的将导电层研磨停止于停止层208上。在上述化学机械研磨的过程中，辅助停止层会与在辅助停止层上的导电层一起被研磨去除。

其他实施例中，也可以在停止层上不形成辅助停止层，也属于本发明的保护范围。

本实施例中，上述接触插塞的形成方法应用于鳍式场效应晶体管的形成。从而可以提高后续形成的鳍式场效应晶体管的性能。其他实施例中，参考图11和图12，上述接触插塞的形成方法也同样可以应用于平面MOS晶体管的形成。与应用于鳍式场效应晶体管的不同之处在于：

半导体衬底300为硅衬底，在硅衬底上并不需要有形成鳍部的步骤。在形成栅极结构306的步骤中，栅极结构306直接形成于硅衬底上。

在形成源极(图未示)和漏极(图未示)的步骤中，是直接以栅极结构306为掩膜对栅极结构306两侧的硅衬底进行离子注入来形成源极和漏极的。

在MOS晶体管中，采用本发明的接触插塞的形成方法形成的接触插塞312能够保证其与栅极结构306之间的隔离效果，从而提高MOS晶体管的性能。

其他实施例中，上述接触插塞的形成方法也可以应用于其他半导体器件的形成，从而提高后续形成的半导体器件的性能。

本发明还提供一种鳍式场效应晶体管的制作方法，包括：采用上述方法形成接触插塞。

本发明还提供一种MOS晶体管的制作方法，包括：采用上述方法形成接触插塞。

参考图5和图9，本发明的一个实施例中还提供一种接触插塞212，该接触插塞212形成于鳍式场效应晶体管中，具体包括：

半导体衬底，所述半导体衬底上具有鳍部202，横跨所述鳍部202的栅极结构206，所述栅极结构206周围的侧墙204，位于所述侧墙204两侧的鳍部202内的源极(图未示)和漏极(图未示)，覆盖所述半导体衬底、鳍部202、栅极结构206并与栅极结构206顶部齐平的第一介质层205。

覆盖所述第一介质层205、所述栅极结构206和所述侧墙204的缓冲层207。

覆盖所述缓冲层207的停止层208。

贯穿所述停止层208、缓冲层207和第一介质层205的接触孔210，所述接触孔210的底部露出所述源极或漏极。

在所述接触孔内形成的接触插塞212。

本实施例中，所述缓冲层207与所述侧墙204的刻蚀选择比大于所述缓冲层207与所述第一介质层205的刻蚀选择比。

本实施例中，所述侧墙204的材料为氮化硅，所述缓冲层207的材料为氧化硅，所述第一介质层205的材料为氧化硅。所述缓冲层207的厚度为100～500埃。

本实施例中，所述栅极结构206包括栅介质层和位于所述栅介质层上的栅极，所述栅极为金属栅极，其他实施例中，所述栅极也可以为多晶硅栅极。

本发明中的接触插塞与栅极结构206之间的距离能够保证，因此，鳍式场效应晶体管的性能高。

参考图12，本发明的另一实施例中还提供一种接触插塞312，该导电插塞312形成于MOS晶体管中。具体包括：

半导体衬底300，所述半导体衬底300上具有栅极结构306、所述栅极结构周围的侧墙304，位于所述侧墙304两侧的半导体衬底300内的源极和漏极，覆盖所述半导体衬底300并与栅极结构306顶部齐平的第一介质层305；

覆盖所述第一介质层305、所述栅极结构306和所述侧墙304的缓冲层307；

覆盖所述缓冲层307的停止层308；

贯穿所述停止层308、缓冲层307和第一介质层305的接触孔，所述接触孔的底部露出所述源极或漏极(图未示)。

在所述接触孔内形成的接触插塞312。

所述缓冲层307与所述侧墙304的刻蚀选择比大于所述缓冲层307与所述第一介质层305的刻蚀选择比。

所述侧墙304的材料为氮化硅，所述缓冲层307的材料为氧化硅，所述第一介质层305的材料为氧化硅。所述缓冲层的厚度为100～500埃。

本发明还提供一种具有图5和图9所示的接触插塞的鳍式场效应晶体管。

本发明还提供一种具有图12所示的接触插塞的MOS晶体管。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (17)

1.一种接触插塞的形成方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底上形成栅极结构；

在所述栅极结构周围形成侧墙后，在所述侧墙两侧的半导体衬底内形成源极和漏极；

在所述半导体衬底上与栅极结构上形成第一介质层，所述第一介质层上表面与所述栅极结构顶部齐平；

在所述第一介质层、所述栅极结构和所述侧墙上形成缓冲层；

在所述缓冲层上形成停止层；

刻蚀形成贯穿所述停止层、缓冲层和第一介质层的至少一个接触孔，所述接触孔的底部露出所述源极或漏极，所述缓冲层在所述接触孔的形成过程中减小侧墙受损；

在所述接触孔内形成接触插塞。

2.如权利要求1所述的形成方法，其特征在于，所述停止层与所述侧墙的材料相同。

3.如权利要求1所述的形成方法，其特征在于，刻蚀所述停止层的刻蚀气体与所述刻蚀第一介质层的气体不同，刻蚀所述缓冲层的刻蚀气体与所述刻蚀第一介质层的刻蚀气体相同。

4.如权利要求1所述的形成方法，其特征在于，所述缓冲层与所述侧墙的刻蚀选择比大于所述缓冲层与所述第一介质层的刻蚀选择比。

5.如权利要求4所述的形成方法，其特征在于，所述侧墙的材料为氮化硅，所述缓冲层的材料为氧化硅，所述第一介质层的材料为氧化硅。

6.如权利要求5所述的形成方法，其特征在于，所述缓冲层的厚度为100～500埃。

7.如权利要求1所述的形成方法，其特征在于，形成所述接触孔的步骤之前，在所述停止层上形成辅助停止层。

8.如权利要求7所述的形成方法，其特征在于，所述停止层的材料为氮化硅，所述辅助停止层的材料为氧化硅。

9.如权利要求7所述的形成方法，其特征在于，在所述接触孔内形成所述接触插塞的方法包括：

在所述接触孔内填充满导电层，且所述导电层覆盖所述辅助停止层；

采用化学机械研磨的方法去除高于停止层的导电层和所述辅助停止层。

10.如权利要求1所述的形成方法，其特征在于，在所述停止层和所述接触插塞上形成第二介质层，在所述第二介质层内形成金属线，所述金属线与所述接触插塞相连。

11.一种接触插塞，其特征在于，包括：

半导体衬底，所述半导体衬底上具有栅极结构、所述栅极结构周围的侧墙、所述侧墙两侧的半导体衬底内的源极和漏极、覆盖所述半导体衬底、栅极结构并与栅极结构顶部齐平的第一介质层；

覆盖所述第一介质层、所述栅极结构和所述侧墙的缓冲层；

覆盖所述缓冲层的停止层；

贯穿所述停止层、缓冲层和第一介质层的接触孔，所述接触孔的底部露出所述源极或漏极；

在所述接触孔内形成的金属插塞。

12.如权利要求11所述的接触插塞，其特征在于，所述缓冲层与所述侧墙的刻蚀选择比大于所述缓冲层与所述第一介质层的刻蚀选择比。

13.如权利要求11所述的接触插塞，其特征在于，所述侧墙的材料为氮化硅，所述缓冲层的材料为氧化硅，所述第一介质层的材料为氧化硅。

14.一种MOS晶体管的制作方法，包括：

采用如权利要求1～10任一项权利要求的方法形成接触插塞。

15.一种包括如权利要求11～13所述的接触插塞的MOS晶体管。

16.一种鳍式场效应晶体管的制作方法，包括：

采用如权利要求1～10任一项权利要求的方法形成接触插塞。

17.一种包括如权利要求11～13所述接触插塞的鳍式场效应晶体管。