CN109390408A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109390408A
CN109390408A CN201810909416.3A CN201810909416A CN109390408A CN 109390408 A CN109390408 A CN 109390408A CN 201810909416 A CN201810909416 A CN 201810909416A CN 109390408 A CN109390408 A CN 109390408A
Authority
CN
China
Prior art keywords
width
spacer
spacer structure
insulating interlayer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810909416.3A
Other languages
English (en)
Other versions
CN109390408B (zh
Inventor
闵宣基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109390408A publication Critical patent/CN109390408A/zh
Application granted granted Critical
Publication of CN109390408B publication Critical patent/CN109390408B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开提供一种半导体装置，其包括：第一绝缘夹层，位于衬底上；第二绝缘夹层，位于所述第一绝缘夹层上；栅极结构，在所述衬底上延伸穿过所述第一绝缘夹层及所述第二绝缘夹层，所述栅极结构的下部部分具有第一宽度，且所述栅极结构的上部部分具有第二宽度，所述第二宽度比所述第一宽度大且从底部朝顶部逐渐增大；以及间隔件结构，位于所述栅极结构的侧壁上，所述间隔件结构的上部部分的宽度小于所述间隔件结构的下部部分的宽度。本公开的半导体装置具有良好的特性。

Description

半导体装置
[相关申请的交叉参考]
在2017年8月11日在韩国知识产权局提出申请且名称为“半导体装置(Semiconductor Device)”的韩国专利申请第10-2017-0102415号全文并入本申请供参考。
技术领域
本发明实施例涉及一种半导体装置。
背景技术
近来，人们已在考虑包括晶体管的高度集成半导体装置。所述晶体管可包括金属栅极结构。
发明内容
本发明实施例可通过提供一种半导体装置来实现，所述半导体装置包括：第一绝缘夹层，位于衬底上；第二绝缘夹层，位于所述第一绝缘夹层上；栅极结构，在所述衬底上延伸穿过所述第一绝缘夹层及所述第二绝缘夹层，所述栅极结构的下部部分具有第一宽度，且所述栅极结构的上部部分具有第二宽度，所述第二宽度比所述第一宽度大且从其底部朝顶部逐渐增大；以及间隔件结构，位于所述栅极结构的侧壁上，所述间隔件结构的上部部分的宽度小于所述间隔件结构的下部部分的宽度。
本发明实施例可通过提供一种半导体装置来实现，所述半导体装置包括：第一绝缘夹层，位于衬底上，所述衬底包括第一区及第二区；第二绝缘夹层，位于所述第一绝缘夹层上；第一栅极结构，在所述衬底的所述第一区上延伸穿过所述第一绝缘夹层及所述第二绝缘夹层，所述第一栅极结构中的每一者的下部部分具有第一宽度，且所述第一栅极结构中的每一者的上部部分具有第二宽度，所述第二宽度大于所述第一宽度且从其底部朝顶部逐渐增大；第一间隔件结构，位于所述第一栅极结构中的每一者的侧壁上；第二栅极结构，在所述衬底的所述第二区上延伸穿过所述第一绝缘夹层及所述第二绝缘夹层，所述第二栅极结构中的每一者的下部部分具有第三宽度，且所述第二栅极结构中的每一者的上部部分具有第四宽度，所述第四宽度大于所述第三宽度且从其底部朝顶部逐渐增大；以及第二间隔件结构，位于所述第二栅极结构中的每一者的侧壁上，所述第二间隔件结构的上端具有与所述第一间隔件结构的上端的高度不同的高度，其中所述第一栅极结构之间的第一距离小于所述第二栅极结构之间的第二距离。
本发明实施例可通过提供一种半导体装置来实现，所述半导体装置包括：第一绝缘夹层，位于衬底上；第二绝缘夹层，位于所述第一绝缘夹层上；栅极结构，在所述衬底上延伸穿过所述第一绝缘夹层及所述第二绝缘夹层，所述栅极结构的下部部分具有第一宽度，且所述栅极结构的上部部分具有第二宽度，所述第二宽度大于所述第一宽度且从其底部朝顶部逐渐增大；以及间隔件结构，位于所述栅极结构的侧壁上，其中所述间隔件结构的上部部分具有与所述间隔件结构的下部部分的氧浓度不同的氧浓度。
附图说明
通过参照附图详细阐述示例性实施例，各特征对所属领域中的技术人员而言将显而易见，在附图中：
图1示出根据示例性实施例的半导体装置的剖视图。
图2示出根据示例性实施例的半导体装置的平面图。
图3示出根据其他示例性实施例的半导体装置的剖视图。
图4至图17示出根据示例性实施例的制造半导体装置的方法中的各阶段的剖视图。
图18示出根据示例性实施例的半导体装置的剖视图。
图19至图23示出根据示例性实施例的制造半导体装置的方法中的各阶段的剖视图。
具体实施方式
图1示出根据示例性实施例的半导体装置的剖视图。图2示出根据示例性实施例的半导体装置的平面图。图3示出根据其他示例性实施例的半导体装置的剖视图。
参照图1及图2，多个有源图案100a可从衬底100的上表面向上(例如，远离衬底100的上表面)突出。栅极结构134可在与有源图案100a的延伸方向交叉的方向上在有源图案100a上延伸。间隔件结构114a可位于栅极结构134的侧壁上。
衬底100可包含以下材料：半导体材料，例如硅、锗、硅锗等；或III-V族半导体化合物，例如GaP、GaAs、GaSb等。在实施方式中，衬底100可为绝缘体上硅(silicon-on-insulator，SOI)衬底或绝缘体上锗(germanium-on-insulator，GOI)衬底。
有源图案100a中的每一者可在实质上平行于衬底100的上表面的第一方向上延伸。有源图案100a可排列在(例如，可重复地设置在)与第一方向交叉的第二方向上。在实施方式中，第一方向与第二方向可实质上彼此垂直。
在有源图案100a之间可形成隔离层102。隔离层102可填充有源图案100a之间的沟槽的下部部分。隔离层102可包含氧化物，例如氧化硅。有源图案100a的未被隔离层102覆盖的部分可被称为有源区。
在实施方式中，可不形成有源图案。在这种情形中，隔离层102可填充衬底100上的沟槽，且在衬底100上可形成平面型晶体管(planar type transistor)。
在有源图案100a及隔离层102上可形成第一绝缘夹层116b。第一绝缘夹层116b的上表面(例如，背离(facing away)衬底100的表面或远离衬底100的表面)可实质上平坦。第一绝缘夹层116b的上表面可高于有源图案100a的上表面(例如比有源图案100a的上表面距衬底100更远)。因此，第一绝缘夹层116b可覆盖有源图案100a。
第一绝缘夹层116b可包含例如具有良好的填隙特性的硅。
在第一绝缘夹层116b上可形成第二绝缘夹层118。第二绝缘夹层118可包含例如氮化硅或氧化硅。第二绝缘夹层118可具有比第一绝缘夹层116b的蚀刻容差(etchingtolerance)及强度高的蚀刻容差及强度。
第一开口可延伸穿过第一绝缘夹层116b及第二绝缘夹层118。有源图案100a的侧壁及上表面可被第一开口暴露出。
栅极结构134可形成在第一开口中。栅极结构134可在第二方向上延伸以与有源图案100a交叉。
栅极结构134可包括依序堆叠的下部栅极结构128、上部栅极结构130a及硬掩模132。下部栅极结构128可填充第一开口的下部部分。下部栅极结构128可包括栅极绝缘层122a及多个栅极电极层，例如第一栅极电极层到第四栅极电极层125a、125b、125c及125d。
第一栅极电极层到第四栅极电极层125a、125b、125c及125d可共形地形成在第一开口的侧壁及底部上。栅极绝缘层122a可包含金属氧化物，例如氧化铪(HfO2)、氧化钽(Ta2O5)、氧化锆(ZrO2)等。第一栅极电极层到第四栅极电极层125a、125b、125c及125d可包含金属或金属氮化物。第一栅极电极层到第四栅极电极层125a、125b、125c及125d可依序堆叠。在实施方式中，第一栅极电极层到第四栅极电极层125a、125b、125c及125d可包括用于控制阈值电压的至少一个电极层以及用于减小电阻的至少一个电极层。
第一栅极电极层到第三栅极电极层125a、125b及125c可依序堆叠在栅极绝缘层122a上。第一栅极电极层到第三栅极电极层125a、125b及125c可共形地形成在第一开口的侧壁及底部上。第四栅极电极层125d可形成在第三栅极电极层125c上，且可填充由第三栅极电极层125c形成的内部空间。
第一栅极电极层125a可包含例如钛、氮化钛、钽、氮化钽等。第二栅极电极层125b可包含例如TiAlC、TiAlCN、TiAlSiCN等。第三栅极电极层125c可包含例如钛、氮化钛、钽、氮化钽等。第四栅极电极层125d可包含例如铝(Al)、铜(Cu)等。在这种情形中，第一栅极电极层125a、第二栅极电极层125b及第三栅极电极层125c可用作用于控制阈值电压的电极层，且第四栅极电极层125d可用作用于减小电阻的电极层。
上部栅极结构130a可形成在下部栅极结构128上。上部栅极结构130a可减小栅极结构134的电阻。在实施方式中，上部栅极结构130a可包含与第四栅极电极层125d的材料实质上相同的材料。
硬掩模132可形成在上部栅极结构130a上，且可填充第一开口的其余部分。
栅极结构134的上部宽度可不同于栅极结构134的下部宽度(例如，栅极结构134在远离衬底100的一部分处的宽度可不同于栅极结构在靠近衬底100的一部分处的宽度)。在实施方式中，栅极结构134的上部宽度可大于栅极结构134的下部宽度。
间隔件结构114a可形成在栅极结构134的侧壁上。在实施方式中，间隔件结构114a可包括多个间隔件，例如依序堆叠在栅极结构134的侧壁上的第一间隔件到第三间隔件108a、110a及112a。第一间隔件到第三间隔件108a、110a及112a中的至少一者可包含低介电材料，所述低介电材料具有比氮化硅的介电常数低的介电常数。低介电材料可包括例如SiOCN、SiOC等。
第一间隔件108a可包含例如氮化硅。第二间隔件110a可包含例如低介电材料。第三间隔件112a可包含例如氮化硅。
在实施方式中，间隔件结构114a可包括依序堆叠的两个间隔件，或者依序堆叠的多于三个间隔件。
在实施方式中，间隔件结构114a可完全覆盖栅极结构134的侧壁。
在实施方式中，如图3中所示，间隔件结构114a可不覆盖栅极结构134的侧壁的上部部分。在这种情形中，间隔件结构114a的上表面或上端部可低于栅极结构134的上表面(例如，更靠近衬底100)。在实施方式中，间隔件结构114a的上表面或上端部可高于上部栅极结构130a的上表面。因此，间隔件结构114a可覆盖下部栅极结构128的侧壁及上部栅极结构130a的侧壁。
间隔件结构114a的氧浓度可根据其各个部分而改变(例如，间隔件结构114a的不同部分可具有彼此不同的氧浓度)。间隔件结构114a的上部部分的氧浓度可高于间隔件结构114a的下部部分的氧浓度。在实施方式中，间隔件结构114a的氧浓度可从其顶部朝底部逐渐减小。举例来说，间隔件结构114a的底部中可不具有氧或具有很少的氧。
间隔件结构114a的上部部分可具有与间隔件结构114a的下部部分的宽度不同的宽度。间隔件结构114a的上部部分可具有比间隔件结构114a的下部部分的宽度小的宽度。间隔件结构114a的下部部分的宽度可为恒定的或均匀的，且间隔件结构114a的上部部分的宽度可从其底部朝顶部逐渐减小。间隔件结构114a的相对的上侧壁中的每一者可相对于衬底100的上表面具有斜面(slope)，且间隔件结构114a的相对的侧壁的斜面可具有彼此不同的方向。在剖视图中，从间隔件结构114a的上侧壁到间隔件结构114a的中心部分的距离可从其底部朝顶部逐渐减小。
在下文中，间隔件结构114a的从第一绝缘夹层116b的上表面突出(例如，位于衬底100上方或远离衬底100上方)的部分可定义为间隔件结构114a的上部部分。间隔件结构114a的上部部分的上部宽度可小于间隔件结构114a的上部部分的下部宽度。间隔件结构114a的上部部分的宽度可从其底部朝顶部逐渐减小。
栅极结构134的宽度可根据覆盖栅极结构134的侧壁的间隔件结构114a的形状而改变。因此，与间隔件结构114a的上部部分接触的栅极结构134的宽度可相对大。
栅极结构134的下部部分可具有第一宽度，且栅极结构134的上部部分可具有比第一宽度大的第二宽度。第一宽度可为恒定的，且第二宽度可从栅极结构134的底部朝顶部逐渐增大。栅极结构134的上侧壁可具有斜面(例如，可相对于衬底100的表面倾斜)。
栅极结构134可具有放大的上部宽度，且因此可易于形成。
接触塞136可形成在栅极结构134之间并穿过第一绝缘夹层116b及第二绝缘夹层118，且接触塞136可接触有源图案100a的上表面。
间隔件结构114a可具有减小的上部宽度，且因此接触塞136与间隔件结构114a的上部部分之间的距离可增大。因此，接触塞136与栅极结构134之间因间隔件结构114a引起的寄生电容(parasitic capacitance)可减小，且接触塞136的有效电阻(effectiveresistance)可减小。
图4至图17示出根据示例性实施例的制造半导体装置的方法中的各阶段的剖视图。
在图4中，左图是沿第二方向截取的剖视图，且右图是沿第一方向截取的剖视图。图5至图17是沿第一方向截取的剖视图。
参照图4，可对衬底100的上部部分进行局部蚀刻以形成沟槽101。当在衬底100上形成沟槽101时，可在衬底100上形成多个有源图案100a。有源图案100a中的每一者可在第一方向上延伸。可形成隔离层102以填充沟槽101的下部部分。在这种情形中，可通过后续工艺形成鳍型晶体管。
衬底100可包含单晶半导体材料，且因此可从衬底100形成的有源图案100a可具有单结晶性(single crystallinity)。
在实施方式中，隔离层102可通过以下步骤形成：在衬底100上形成绝缘层以充分填充沟槽101；将绝缘层平坦化直到有源图案100a的上表面可被暴露出为止；以及移除绝缘层的上部部分以暴露出有源图案100a的上侧壁。绝缘层可包含例如氧化硅等氧化物。
在实施方式中，隔离层102可被形成为具有多层式结构。举例来说，隔离层102可通过以下步骤形成：在沟槽101的内壁上共形地形成绝缘衬里(liner)；以及在绝缘衬里上形成绝缘图案以局部地填充沟槽101。绝缘衬里可包含例如氧化硅、氮化硅等。
在实施方式中，可在衬底100上不形成有源图案。举例来说，可对衬底100的上部部分进行各向异性蚀刻以形成沟槽101，且可形成隔离层102以充分填充沟槽101。在这种情形中，可通过后续工艺形成平面型晶体管。
参照图5，可在有源图案100a及隔离层102上形成虚设栅极结构107。虚设栅极结构107可包括依序堆叠的虚设栅极绝缘图案、虚设栅极电极104及硬掩模106。可在虚设栅极结构107的侧壁上形成初步间隔件结构114，初步间隔件结构114包括多个初步间隔件(例如，第一初步间隔件到第三初步间隔件108、110及112)。
在实施方式中，可在有源图案100a及隔离层102上共形地形成虚设栅极绝缘层。虚设栅极绝缘层可包含例如氧化硅。在实施方式中，虚设栅极绝缘层可通过热氧化工艺或沉积工艺(例如，化学气相沉积(chemical vapor deposition，CVD)工艺或原子层沉积(atomic layer deposition，ALD)工艺)形成。可在虚设栅极绝缘层上形成虚设栅极电极层。虚设栅极电极层可被形成为充分填充沟槽101。虚设栅极电极层的顶表面可高于有源图案100a中的每一者的顶表面(例如，更远离衬底100)。虚设栅极电极层可包含例如多晶硅。虚设栅极电极层可通过CVD工艺或ALD工艺形成。可在虚设栅极电极层上形成硬掩模106，且可利用硬掩模106作为蚀刻掩模对虚设栅极电极层及虚设栅极绝缘层进行图案化以形成虚设栅极结构107，虚设栅极结构107包括依序堆叠的虚设栅极绝缘图案、虚设栅极电极104及硬掩模106。
虚设栅极结构107可延伸以与有源图案100a交叉。在实施方式中，虚设栅极结构107可在第二方向上延伸。多个虚设栅极结构107可在第一方向上彼此间隔开。
初步间隔件结构114中所包括的第一初步间隔件到第三初步间隔件108、110及112中的至少一者可包含低介电材料，所述低介电材料具有比氮化硅的介电常数低的介电常数。低介电材料可包含例如SiOCN、SiOC等。
初步间隔件结构114的上表面可具有斜面(slope)。举例来说，初步间隔件结构114的上表面可为圆形的。初步间隔件结构114的上部宽度可小于初步间隔件结构114的下部宽度。在初步间隔件结构114中，初步间隔件结构114的与虚设栅极结构107的侧壁直接接触的部分的上表面或上端部可最高(例如，最远离衬底100)，且随着距初步间隔件结构114的与虚设栅极结构107的侧壁直接接触的部分的距离增大，初步间隔件结构114的上表面的高度可逐渐减小。
举例来说，在虚设栅极结构107、有源图案100a及隔离层102上可共形地形成第一间隔件层(参照图4)。可对第一间隔件层进行各向异性蚀刻(slope)以形成第一初步间隔件108。在形成第一初步间隔件108之后，可向有源图案100a中植入杂质以形成源极/漏极区。可在第一初步间隔件108、虚设栅极结构107、有源图案100a及隔离层102上共形地形成第二间隔件层。可对第二间隔件层进行各向异性蚀刻以形成第二初步间隔件110。可在第二初步间隔件110、虚设栅极结构107、有源图案100a及隔离层102上共形地形成第三间隔件层。可对第三间隔件层进行各向异性蚀刻以形成第三初步间隔件112。因此，可形成包括第一初步间隔件108、第二初步间隔件110及第三初步间隔件112的初步间隔件结构114。
在实施方式中，第一间隔件层、第二间隔件层及第三间隔件层可依序形成，且可对第一间隔件层、第二间隔件层及第三间隔件层进行各向异性蚀刻以形成包括第一初步间隔件108、第二初步间隔件110及第三初步间隔件112的初步间隔件结构114。
第一初步间隔件108可包含例如氮化硅。第二初步间隔件110可包含低介电材料。第三初步间隔件112可包含例如氮化硅。
在实施方式中，初步间隔件结构114可包含依序堆叠的两个初步间隔件或多于三个初步间隔件。
参照图6，可形成第一初步绝缘夹层116来填充虚设栅极结构107之间的间隙。可将第一初步绝缘夹层116平坦化直到暴露出虚设栅极电极104的上表面为止。举例来说，可通过平坦化工艺来移除硬掩模106。
第一初步绝缘夹层116可包含例如氧化硅。平坦化工艺可包括化学机械抛光(chemical mechanical polishing，CMP)工艺和/或回蚀工艺。第一初步绝缘夹层116可形成在虚设栅极结构107之间以使虚设栅极结构107中不具有空隙。因此，第一初步绝缘夹层116可包含具有良好的填隙特性的氧化硅。第一初步绝缘夹层116可通过CVD工艺、ALD工艺或旋涂玻璃(spin on glass，SOG)工艺等形成。
参照图7，可将第一初步绝缘夹层116的上部部分局部地移除以形成第二初步绝缘夹层116a。可通过将第一初步绝缘夹层116局部地移除来暴露出初步间隔件结构114的上部部分。随着第二初步绝缘夹层116a的上表面的高度减小，初步间隔件结构114的暴露部分可增大。
根据初步间隔件结构114的暴露部分在实质上垂直于衬底100的上表面的第三方向上的高度，可对随后形成的栅极结构的上部部分的宽度及高度进行控制。当初步间隔件结构114的暴露部分的高度增大时，栅极结构的上部部分的宽度及高度可增大。
参照图8，可对第二初步绝缘夹层116a、虚设栅极电极104及初步间隔件结构114执行氧等离子体处理。
可通过氧等离子体处理来向初步间隔件结构114的暴露部分上供应氧，以使得初步间隔件结构114的表面可被氧化。初步间隔件结构114的暴露部分的氧浓度可大于初步间隔件结构114的未暴露部分的氧浓度。因此，初步间隔件结构114的上部部分的氧浓度可大于初步间隔件结构114的下部部分的氧浓度。举例来说，初步间隔件结构114的氧浓度可在第三方向上从其暴露表面朝下部部分减小。
当执行氧等离子体处理时，虚设栅极电极104的表面可几乎不被氧化(例如，可不被氧化或仅被轻微氧化)。
参照图9，可将第二初步绝缘夹层116a的上部部分移除以形成第一绝缘夹层116b。
在第二初步绝缘夹层116a的蚀刻工艺期间，初步间隔件结构114的氧化部分可具有比初步间隔件结构114的其他部分的蚀刻速率大的蚀刻速率。举例来说，当对第二初步绝缘夹层116a进行蚀刻时，初步间隔件结构114的氧化部分也可被蚀刻。当对初步间隔件结构114进行局部蚀刻时，可在虚设栅极电极104的侧壁上形成间隔件结构114a。虚设栅极电极104的上部部分可不被间隔件结构114a覆盖而是被暴露出。
根据第二初步绝缘夹层116a的上表面的高度，可改变初步间隔件结构的暴露部分的厚度，且因此初步间隔件结构114的被氧等离子体处理氧化的部分也可发生改变。随着初步间隔件结构114的被氧化部分增大，初步间隔件结构114的蚀刻部分可增大。因此，可通过控制第二初步绝缘夹层116a的上表面的高度来控制间隔件结构114a的高度。
间隔件结构114a可从第一绝缘夹层116b的上表面突出或位于第一绝缘夹层116b的上表面上方。间隔件结构114a的从第一绝缘夹层116b的上表面突出的部分可为圆形的。间隔件结构114a的突出部分的上部宽度可小于间隔件结构114a的突出部分的下部宽度。在间隔件结构114a的突出部分中，间隔件结构114a的与虚设栅极电极104直接接触的部分的上表面或上端部的高度可最大，且随着距与虚设栅极电极104直接接触的部分的距离增大，间隔件结构114a的上表面的高度可减小。
参照图10，可在第一绝缘夹层116b、间隔件结构114a及虚设栅极电极104上形成第二绝缘夹层118。
举例来说，可形成第二绝缘夹层118来填充虚设栅极电极104之间的空间。可将第二绝缘夹层118平坦化直到暴露出虚设栅极电极104的上表面为止。平坦化工艺可包括化学机械抛光(CMP)工艺和/或回蚀工艺。
第二绝缘夹层118可包含例如氮化硅或氧化硅。第二绝缘夹层118可具有比第一绝缘夹层116b的蚀刻容差及强度大的蚀刻容差及强度。
可通过CVD工艺或ALD工艺来形成第二绝缘夹层118。
参照图11，可通过第一蚀刻工艺来将虚设栅极电极104的上部部分移除以形成第一初步开口120。
在实施方式中，第一蚀刻工艺可包括干法蚀刻工艺。虚设栅极电极140在第一蚀刻工艺中可具有第一蚀刻速率。
在形成第一初步开口120的第一蚀刻工艺期间，第二绝缘夹层118的与虚设栅极电极104相邻的部分可能也会被蚀刻。在第一初步开口120中，第一初步开口120的比间隔件结构114a的上表面或上端部高(例如，更远离衬底100)的第二部分的宽度可大于比间隔件结构114a的上表面低(例如，更靠近衬底100)的第一部分的宽度。第一初步开口120的第二部分的宽度可从第一初步开口120的第二部分的底部朝顶部逐渐增大。第一初步开口120的第二部分的侧壁可具有斜面。
参照图12，可通过第二蚀刻工艺来将虚设栅极电极104的位于第一初步开口120下方或第一初步开口120底部处的其余部分移除以形成第一开口120a。
在实施方式中，第二蚀刻工艺可包括湿法蚀刻工艺。虚设栅极电极104在第二蚀刻工艺中可具有第二蚀刻速率，第二蚀刻速率可小于第一蚀刻工艺中的第一蚀刻速率。
有源图案100a的上表面及上侧壁以及隔离层102的上表面可被第一开口120a暴露出。第一开口120a可在第二方向上延伸。
在第一开口120a中，比第一绝缘夹层116b的上表面高的第二部分的宽度可大于比第一绝缘夹层116b的上表面低的第一部分的宽度。第一开口120a的第二部分的宽度可从第一开口120a的第二部分的底部朝顶部逐渐增大。第一开口120a的第二部分的侧壁可具有斜面。
在用于形成第一开口120a的第二蚀刻工艺期间，被第一初步开口120暴露出的间隔件结构114a的第一侧壁的上部部分也可被蚀刻。举例来说，当形成第一开口120a时，间隔件结构114a的上部部分可具有减小的宽度。当形成第一开口120a时，间隔件结构114a的第一侧壁可不被虚设栅极电极104支撑，此可减小间隔件结构114a的第一侧壁上的应力。
间隔件结构114a的上部部分可具有比间隔件结构114a的下部部分的宽度小的宽度。间隔件结构114a的上部部分的宽度可从其底部朝顶部逐渐减小。间隔件结构114a的相对的上侧壁中的每一者可相对于衬底100的上表面具有斜面。间隔件结构114a的相对的侧壁的方向可彼此不同(例如，可彼此倾斜离开(slope away))。
参照图13，可在有源图案100a的暴露出的上表面及隔离层102的暴露出的上表面以及第二绝缘夹层118的上表面上形成栅极结构层126以填充第一开口120a。
举例来说，可在有源图案100a的暴露出的上表面及隔离层102的暴露出的上表面以及第二绝缘夹层118的上表面上共形地形成第一绝缘层。第一绝缘层可包含例如氧化硅。第一绝缘层可通过例如ALD工艺、CVD工艺或热氧化工艺形成。在第一绝缘层上可共形地形成初步栅极绝缘层122。可在初步栅极绝缘层122上依序形成多个初步栅极电极层(例如，第一初步栅极电极层到第四初步栅极电极层124a、124b、124c及124d)以填充第一开口120a。
初步栅极绝缘层122可包含金属氧化物。举例来说，初步栅极绝缘层122可包含氧化铪、氧化钽、氧化锆等。初步栅极绝缘层122可通过例如CVD工艺或ALD工艺形成。
第一初步栅极电极层到第四初步栅极电极层124a、124b、124c及124d可包含金属或金属氮化物。第一初步栅极电极层到第四初步栅极电极层124a、124b、124c及124d可堆叠在初步栅极绝缘层122上。举例来说，第一初步栅极电极层到第四初步栅极电极层124a、124b、124c及124d可包括用于控制阈值电压的至少一个电极层以及用于减小电阻的至少一个电极层。
在实施方式中，第一初步栅极电极层124a可包含例如钛、氮化钛、钽、氮化钽等。第二栅极电极层124b可包含例如碳化钛铝(TiAlC)、碳氮化钛铝(TiAlCN)、碳氮化钛铝硅(TiAlSiCN)等。第三初步栅极电极层124c可包含例如钛、氮化钛、钽、氮化钽等。第四初步栅极电极层124d可包含铝、铜等。第一初步栅极电极层到第三初步栅极电极层124a、124b及124c可用作用于控制阈值电压的电极层，且第四初步栅极电极层124d可用作用于减小电阻的电极层。
当形成初步栅极绝缘层122以及第一初步栅极电极层到第四初步栅极电极层124a、124b、124c及124d时，第一开口120a的内部宽度可减小。因此，第四初步栅极电极层124d可不形成在第一开口120a中。
在实施方式中，第一开口120a的第二部分可具有比第一开口120a的第一部分大的宽度，且初步栅极绝缘层122以及第一初步栅极电极层到第四初步栅极电极层124a、124b、124c及124d可容易地形成在第一开口120a中。因此，第四初步栅极电极层124d可形成在第一开口120a中，而在第一开口120a中不存在缝隙或空隙。
在实施方式中，可省略向第一开口120a中填充第四初步栅极电极层124d的额外工艺。举例来说，可省略其中在形成第四初步栅极电极层124d之前将第一开口120a中的第一初步栅极电极层到第三初步栅极电极层124a、124b及124c的上部部分局部地移除以扩大第四初步栅极电极层124d的空间的倒角工艺(chamfering process)。
参照图14，可移除初步栅极结构层126的位于第二绝缘夹层118上的部分，且可局部地移除初步栅极结构层126的位于第一开口120a的部分以在第一开口120a的下部部分中形成下部栅极结构128。下部栅极结构128可包括第一栅极电极层到第四栅极电极层125a、125b、125c及125d。
在实施方式中，下部栅极结构128的上表面可与第一绝缘夹层116b的上表面实质上共面或低于第一绝缘夹层116b的上表面。
参照图15，可在下部栅极结构128及第二绝缘夹层118上形成导电层以填充第一开口120a。导电层可包含金属或金属氮化物。
导电层可帮助减小栅极结构134(参照图16)的总电阻。因此，导电层可包括与第四栅极电极层125d的材料实质上相同的材料。
可将导电层平坦化直到暴露出第二绝缘夹层118的上部部分为止，以在下部栅极结构128上形成初步上部栅极结构130。
参照图16，可移除初步上部栅极结构130的上部部分以形成沟槽，且初步上部栅极结构130可转变成上部栅极结构130a。可在上部栅极结构130a及第二绝缘夹层118上形成硬掩模层来填充沟槽。
可将硬掩模层平坦化直到暴露出第二绝缘夹层118的上表面为止，以在上部栅极结构130a上形成硬掩模132。硬掩模132可包含例如氮化硅或氮氧化硅。
依序堆叠的下部栅极结构128、上部栅极结构130a及硬掩模132可形成栅极结构134。
在平坦化工艺期间，可局部地移除第二绝缘夹层118的上部部分，从而暴露出间隔件结构114a的上表面。举例来说，间隔件结构114a可覆盖栅极结构134的侧壁。栅极结构134的上表面可与间隔件结构114a的上表面实质上共面(例如，栅极结构134的上表面可与间隔件结构114a的上端距衬底100相同的距离)。
在实施方式中，如图3中所示，间隔件结构114a的上表面在硬掩模层的平坦化工艺可不被暴露出。举例来说，间隔件结构114a的上表面可被第二绝缘夹层118覆盖。在这种情形中，间隔件结构114a可覆盖栅极结构134的下侧壁。因此，栅极结构134的上表面可高于间隔件结构114a的上表面。
间隔件结构114a的氧浓度可根据间隔件结构114a的各部分或间隔件结构114a中的位置而改变或变化。间隔件结构114a的上部部分的氧浓度可高于间隔件结构114a的下部部分的氧浓度。间隔件结构114a的宽度可根据间隔件结构114a的各部分或相对位置而改变或变化。间隔件结构114a的上部部分的宽度可小于间隔件结构114a的下部部分的宽度。
栅极结构134的上部部分的宽度可大于栅极结构134的下部部分的宽度。栅极结构134的下部部分可具有第一宽度，且栅极结构134的上部部分可具有比第一宽度大的第二宽度。
参照图17，可在栅极结构134之间形成接触塞136以接触有源图案100a的上表面。
间隔件结构114a的上部部分的宽度可从其底部朝顶部减小，且因此，接触塞136与间隔件结构114a的上部部分之间的距离可随着高度增大而增大。因此，可有利地减小接触塞136与栅极结构134之间的寄生电容。
图18示出根据示例性实施例的半导体装置的剖视图。此半导体装置可包括形状彼此不同的晶体管。
参照图18，第一晶体管可形成在衬底100的第一区A上，且第二晶体管可形成在衬底100的第二区B上。
有源图案100a可形成在衬底100的第一区A及第二区B上。
第一晶体管可包括栅极结构134及间隔件结构114a，栅极结构134及间隔件结构114a在下文中可分别被称为第一栅极结构134及第一间隔件结构114a。第二晶体管可包括第二栅极结构234及第二间隔件结构214a。
在实施方式中，第一晶体管可实质上相同于参照图1及图2所示出的。
第一栅极结构134之间(例如，相邻的第一栅极结构134之间)的距离可不同于第二栅极结构234之间(例如，相邻的第二栅极结构234之间)的距离。在实施方式中，第一栅极结构134之间的距离可小于第二栅极结构234之间的距离。
在实施方式中，第一栅极结构134中的每一者的宽度可不同于第二栅极结构234中的每一者的宽度。在实施方式中，第一栅极结构134中的每一者的宽度可实质上相同于第二栅极结构234中的每一者的宽度。
第一间隔件结构114a可至少局部地覆盖第一栅极结构134的侧壁，且第二间隔件结构214a可至少局部地覆盖第二栅极结构234的侧壁。第一间隔件结构114a的上表面或上端部的高度可不同于第二间隔件结构214a的上表面或上端部的高度。
第一绝缘夹层116b可形成在衬底100的第一区A及第二区B上。第一绝缘夹层116b可包含例如氧化硅。第一绝缘夹层116b的上表面在衬底100的第一区A及第二区B上可分别具有不同的高度。在实施方式中，第一绝缘夹层116b的位于衬底100的第一区A上的部分的上表面可具有第一高度，且第一绝缘夹层116b的位于衬底100的第二区B上的部分的上表面可具有比第一高度低的第二高度(例如，更靠近衬底100)。
在第一绝缘夹层116b上可形成第二绝缘夹层118。第二绝缘夹层118可包含例如氮化硅或氧化硅。第二绝缘夹层118可具有比第一绝缘夹层116b的蚀刻容差及强度大的蚀刻容差及强度。
在实施方式中，第二绝缘夹层118的上表面在衬底100的第一区A及第二区B上可为平的。因此，第二绝缘夹层118的位于衬底100的第一区A上的部分可具有第一厚度，且第二绝缘夹层118的位于衬底100的第二区B上的部分可具有比第一厚度大的第二厚度。
第一开口可延伸穿过位于衬底100的第一区A上的第一绝缘夹层116b及第二绝缘夹层118，且第二开口可延伸穿过位于衬底100的第二区B上的第一绝缘夹层116b及第二绝缘夹层118。有源图案100a的侧壁及上表面可被第一开口及第二开口暴露出。
第一栅极结构134可形成在第一开口中，且第二栅极结构234可形成在第二开口中。
第一栅极结构134可包括依序堆叠的下部栅极结构128、上部栅极结构130a及硬掩模132，下部栅极结构128、上部栅极结构130a及硬掩模132在下文中分别被称为第一下部栅极结构128、第一上部栅极结构130a及第一硬掩模132。第一栅极结构134的上部宽度可不同于第一栅极结构134的下部宽度。在实施方式中，第一栅极结构134的上部宽度可大于第一栅极结构134的下部宽度。
第一间隔件结构114a可包括多个间隔件，例如依序堆叠在第一栅极结构134的侧壁上的第一间隔件到第三间隔件108a、110a及112a。第一间隔件到第三间隔件108a、110a及112a中的至少一者可包含低介电材料，所述低介电材料具有比氮化硅的介电常数低的介电常数。
第一栅极结构134的下部部分可具有第一宽度，且第一栅极结构134的上部部分可具有比第一宽度大的第二宽度。第二宽度可从栅极结构134的底部朝顶部逐渐增大。
第二栅极结构234可包括依序堆叠的第二下部栅极结构228、第二上部栅极结构230及第二硬掩模232。第二栅极结构234的上部宽度可不同于第二栅极结构234的下部宽度。第二栅极结构234的下部部分可具有第三宽度，且第二栅极结构234的上部部分可具有比第三宽度大的第四宽度。在实施方式中，第三宽度可大于第一宽度。
第二间隔件结构214a可包括多个间隔件，例如依序堆叠在第二栅极结构234的侧壁上的第四间隔件到第六间隔件208a、210a及212a。在实施方式中，第二间隔件结构214a可具有与第一间隔件结构114a的堆叠结构实质上相同的堆叠结构。在实施方式中，第二间隔件结构214a可具有与第一间隔件结构114a的堆叠结构不同的堆叠结构。
第二间隔件结构214a的上部部分的宽度可小于第二间隔件结构214a的下部部分的宽度。第二间隔件结构214a的相对的上侧壁中的每一者可具有斜面。相对的上侧壁的斜面可具有不同的方向。
第二间隔件结构214a的上表面或上端部的高度(例如，距衬底100的距离)可小于第一间隔件结构114a的上表面或上端部的高度。
在实施方式中，第二间隔件结构214a的上表面可与第二栅极结构234的上表面实质上共面或低于第二栅极结构234的上表面。举例来说，第二间隔件结构214a的上端距衬底100可具有与从衬底100到第二栅极结构234的上表面的距离相同的距离或者与所述距离相比更靠近衬底100。
在实施方式中，第一间隔件结构114a及第二间隔件结构214a中的每一者的氧浓度可根据第一间隔件结构114a及第二间隔件结构214a的各部分或其中的位置而改变或变化。举例来说，第一间隔件结构114a的上部部分的氧浓度可高于第一间隔件结构114a的下部部分的氧浓度。第二间隔件结构214a的上部部分的氧浓度可高于第二间隔件结构214a的下部部分的氧浓度。
在实施方式中，衬底100的第一区A可用作低电压晶体管区，且衬底100的第二区B可用作中间电压晶体管区或高电压晶体管区。
图19至图23示出根据示例性实施例的制造半导体装置的方法中的各阶段的剖视图。
参照图19，可对包括第一区A及第二区B的衬底100执行与参照图4及图5所示出的工艺实质上相同或相似的工艺。
因此，可在衬底100的第一区A上形成虚设栅极结构107及初步间隔件结构114(其在下文中可分别被称为第一虚设栅极结构107及第一初步间隔件结构114)，且可在衬底100的第二区B上形成第二虚设栅极结构207及第二初步间隔件结构214。第一虚设栅极结构107可包括依序堆叠的虚设栅极绝缘图案、虚设栅极电极104及硬掩模106，虚设栅极绝缘图案、虚设栅极电极104及硬掩模106在下文中可分别被称为第一虚设栅极绝缘层、第一虚设栅极电极104及第一硬掩模106。第二虚设栅极结构207可包括依序堆叠的第二虚设栅极绝缘层、第二虚设栅极电极204及第二硬掩模206。
在实施方式中，第二虚设栅极结构207可具有比第一虚设栅极结构107的宽度大的宽度。第二虚设栅极结构207之间的距离可大于第一虚设栅极结构107之间的距离。
参照图20，可执行与参照图6至图8所示出的工艺实质上相同或相似的工艺。
因此，可形成第一初步绝缘夹层116来填充第一虚设栅极结构107之间的间隙以及第二虚设栅极结构207之间的间隙。可将第一初步绝缘夹层116的上部部分局部地移除以形成第二初步绝缘夹层116a，且可移除第一硬掩模106及第二硬掩模206。
各第一虚设栅极电极104之间的距离可小于各第二虚设栅极电极204之间的距离，且因此，第一初步绝缘夹层116的分别位于第一区A及第二区B上的部分的被移除的厚度可不相同。在实施方式中，第一初步绝缘夹层116的位于衬底100的第二区B上的被移除部分的厚度可大于第一初步绝缘夹层116的位于衬底100的第一区A上的被移除部分的厚度。
因此，第二初步绝缘夹层116a的位于衬底100的第一区A上的部分的上表面可具有比第二初步绝缘夹层116a的位于衬底100的第二区B上的部分的上表面的高度大的高度。
随着第二绝缘夹层116a的高度减小，第一初步间隔件结构114及第二初步间隔件结构214的暴露出的上部部分的大小可增大。因此，第二初步间隔件结构214的暴露出的上部部分的大小可大于第一初步间隔件结构114的暴露出的上部部分的大小。
可对第二初步绝缘夹层116a、第一虚设栅极电极104及第二虚设栅极电极204以及第一初步间隔件结构114及第二初步间隔件结构214执行氧等离子体处理。第二初步间隔件结构214的暴露出的上部部分的大小可大于第一初步间隔件结构114的暴露出的上部部分的大小，且因此第二初步间隔件结构214的氧化部分的大小可大于第一初步间隔件结构114的氧化部分的大小。
参照图21，可移除第二初步绝缘夹层116a的上部部分以形成第一绝缘夹层116b，此可通过与参照图9所示出的工艺实质上相同或相似的工艺来执行。
在第二初步绝缘夹层116a的蚀刻工艺期间，也可对第一初步间隔件结构114及第二初步间隔件结构214的氧化部分进行蚀刻。因此，可将第二初步间隔件结构214移除比第一初步间隔件结构114更多或更大的程度。通过蚀刻工艺，可形成间隔件结构114a(在下文中，其可被称为第一间隔件结构114a)及第二间隔件结构214a。
第一绝缘夹层116b的位于衬底100的第一区A上的上表面可高于第一绝缘夹层116b的位于衬底100的第二区B上的上表面(例如，可距衬底100更远)。
参照图22，可执行与参照图10至图12所示出的工艺实质上相同或相似的工艺。
举例来说，可在第一绝缘夹层116b、第一间隔件结构114a及第二间隔件结构214a以及第一虚设栅极电极104及第二虚设栅极电极204上形成第二绝缘夹层118，且可将第二绝缘夹层118平坦化。可通过第一蚀刻工艺将第一虚设栅极电极104及第二虚设栅极电极204的上部部分移除以形成第一初步开口120及第二初步开口。可通过第二蚀刻工艺分别移除第一虚设栅极电极104及第二虚设栅极电极104的位于第一初步开口120及第二初步开口下方的其余部分，以形成第一开口120a及第二开口220。
第一开口120a可通过移除第一虚设栅极电极104形成，且第二开口220可通过移除第二虚设栅极电极204形成。
在实施方式中，在第一开口120a中，比第一绝缘夹层116b的上表面高的第二部分的宽度可大于比第一绝缘夹层116b的上表面低(例如，更靠近衬底100)的第一部分的宽度。第一开口120a的第二部分的宽度可从第一开口120a的第二部分的底部朝顶部逐渐增大。
在第二开口220中，比第一绝缘夹层116b的上表面高的第四部分的宽度可大于比第一绝缘夹层116b的上表面低的第三部分的宽度。第二开口220的第四部分的宽度可从第二开口220的第四部分的底部朝顶部逐渐增大。
第一开口120a的第二部分的高度可低于第二开口220的第四部分的高度。
在用于形成第一开口120a及第二开口220的第二蚀刻工艺期间，第一间隔件结构114a的上部部分及第二间隔件结构214a的上部部分可具有减小的宽度。第一间隔件结构114a及第二间隔件结构214a中的每一者的相对的上侧壁中的每一者可相对于衬底100的上表面具有斜面。第一间隔件结构114a及第二间隔件结构214a中的每一者的相对的侧壁的方向可彼此不同。
参照图23，可执行与参照图13至图17所示出的工艺实质上相同或相似的工艺。
举例来说，可在衬底100的第一区A上形成第一晶体管，且可在衬底100的第二区B上形成第二晶体管。第一晶体管及第二晶体管可实质上相同于图18所示出的。
按照本发明概念所属领域中的传统，在图式中采用功能性区块、单元和/或模块来阐述及说明各实施例。所属领域中的技术人员应理解，这些区块、单元和/或模块是由例如逻辑电路、分立组件、微处理器、硬接线电路(hard-wired circuit)、存储器元件、配线连接件等可利用基于半导体的制作技术或其他制造技术形成的电子(或光学)电路以实体方式实施。在所述区块、单元和/或模块由微处理器或类似元件实施的情形中，所述区块、单元和/或模块可利用软件(例如，微代码)进行编程以执行本文所论述的各种功能且可视需要由固件和/或软件来驱动。作为另外一种选择，每一个区块、单元和/或模块可由专用硬件来实施，或者作为用于执行一些功能的专用硬件与用于执行其他功能的处理器(例如，一个或多个经过编程的微处理器及相关联的电路)的组合实施。另外，所述实施例中的每一个区块、单元和/或模块可在不背离本文中的范围的条件下在实体上分成两个或更多个交互作用且分立的区块、单元和/或模块。另外，所述实施例的区块、单元和/或模块可在不背离本文中的范围的条件下在实体上组合成更复杂的区块、单元和/或模块。
如上所述，可根据虚设栅极结构的大小及虚设栅极结构之间的距离形成在不同区上具有不同形状的栅极结构。
根据示例性实施例的半导体装置可包括各种类型的包括栅极结构的晶体管。举例来说，所述晶体管可包括纳米线晶体管(nanowire transistor)、纳米片晶体管(nanosheettransistor)、垂直沟道晶体管(vertical channel transistor)、多桥沟道晶体管(multi-bridge channel transistor)等。
本发明实施例可提供一种包括晶体管的半导体装置以及一种制造所述半导体装置的方法。
本发明实施例可提供一种包括金属栅极结构的半导体装置。
如上所述，晶体管可高度集成，且可具有良好的特性。
已在本文中公开了示例性实施例，且尽管采用了特定用语，但所述特定用语仅在一般的及说明性的意义上使用及加以解释而非用于限制目的。在一些情形中，如在提出本申请之前对所属领域中的一般技术人员而言将显而易见，除非另外具体地指明，否则结合具体实施例所阐述的特征、特性和/或元件可单独地使用或与结合其他实施例所阐述的特征、特性、和/或元件组合使用。因此，所属领域中的技术人员将理解，在不背离以上权利要求书中提出的本发明的精神及范围的条件下，可对形式及细节作出各种改变。

Claims (20)

1.一种半导体装置，其特征在于，包括：
第一绝缘夹层，位于衬底上；
第二绝缘夹层，位于所述第一绝缘夹层上；
栅极结构，在所述衬底上延伸穿过所述第一绝缘夹层及所述第二绝缘夹层，所述栅极结构的下部部分具有第一宽度，且所述栅极结构的上部部分具有第二宽度，所述第二宽度比所述第一宽度大且从其底部朝顶部逐渐增大；以及
间隔件结构，位于所述栅极结构的侧壁上，所述间隔件结构的上部部分的宽度小于所述间隔件结构的下部部分的宽度。
2.根据权利要求1所述的半导体装置，其特征在于，所述间隔件结构的所述上部部分的所述宽度从其底部朝顶部逐渐减小。
3.根据权利要求1所述的半导体装置，其特征在于，
所述间隔件结构的相对的侧壁中的每一者相对于所述衬底的上表面具有斜面，且
所述间隔件结构的所述相对的侧壁的所述斜面的方向彼此不同。
4.根据权利要求1所述的半导体装置，其特征在于，从所述间隔件结构的上侧壁到所述间隔件结构的中心部分的距离从其底部朝顶部减小。
5.根据权利要求1所述的半导体装置，其特征在于：
所述间隔件结构包括依序堆叠的多个间隔件，且
所述多个间隔件中的至少一者包含低介电材料，所述低介电材料具有比氮化硅的介电常数低的介电常数。
6.根据权利要求1所述的半导体装置，其特征在于，所述间隔件结构的所述上部部分与所述间隔件结构的所述下部部分具有彼此不同的氧浓度。
7.根据权利要求6所述的半导体装置，其特征在于，所述间隔件结构的所述上部部分的氧浓度大于所述间隔件结构的所述下部部分的氧浓度。
8.根据权利要求1所述的半导体装置，其特征在于，所述栅极结构的所述上部部分相对于所述衬底的上表面具有斜面。
9.根据权利要求1所述的半导体装置，其特征在于：
所述栅极结构位于延伸穿过所述第一绝缘夹层及所述第二绝缘夹层的开口中，且
所述栅极结构包括依序堆叠的多个栅极电极层。
10.根据权利要求9所述的半导体装置，其特征在于：
所述栅极结构包括下部栅极结构、上部栅极结构及硬掩模，且
所述下部栅极结构包括位于所述开口的内壁上的栅极绝缘层以及依序堆叠在所述栅极绝缘层上的所述多个栅极电极层。
11.根据权利要求10所述的半导体装置，其特征在于，所述上部栅极结构：
覆盖所述下部栅极结构，且
包含金属。
12.一种半导体装置，其特征在于，包括：
第一绝缘夹层，位于衬底上，所述衬底包括第一区及第二区；
第二绝缘夹层，位于所述第一绝缘夹层上；
第一栅极结构，在所述衬底的所述第一区上延伸穿过所述第一绝缘夹层及所述第二绝缘夹层，所述第一栅极结构中的每一者的下部部分具有第一宽度，且所述第一栅极结构中的每一者的上部部分具有第二宽度，所述第二宽度大于所述第一宽度且从其底部朝顶部逐渐增大；
第一间隔件结构，位于所述第一栅极结构中的每一者的侧壁上；
第二栅极结构，在所述衬底的所述第二区上延伸穿过所述第一绝缘夹层及所述第二绝缘夹层，所述第二栅极结构中的每一者的下部部分具有第三宽度，且所述第二栅极结构中的每一者的上部部分具有第四宽度，所述第四宽度大于所述第三宽度且从其底部朝顶部逐渐增大；以及
第二间隔件结构，位于所述第二栅极结构中的每一者的侧壁上，所述第二间隔件结构的上端具有与所述第一间隔件结构的上端的高度不同的高度，
其中所述第一栅极结构之间的第一距离小于所述第二栅极结构之间的第二距离。
13.根据权利要求12所述的半导体装置，其特征在于：
所述第一绝缘夹层的位于所述衬底的所述第一区上的部分的上表面高于所述第一绝缘夹层的位于所述衬底的所述第二区上的部分的上表面，且
其中所述第二绝缘夹层的位于所述衬底的所述第一区上的部分的上表面与所述第二绝缘夹层的位于所述衬底的所述第二区上的部分的上表面共面。
14.根据权利要求12所述的半导体装置，其特征在于，所述第一间隔件结构的所述上端的所述高度高于所述第二间隔件结构的所述上端的所述高度。
15.根据权利要求12所述的半导体装置，其特征在于：
所述第一间隔件结构的上部部分的宽度小于所述第一间隔件结构的下部部分的宽度，且
所述第二间隔件结构的上部部分的宽度小于所述第二间隔件结构的下部部分的宽度。
16.根据权利要求12所述的半导体装置，其特征在于，所述第一栅极结构中的每一者的所述上部部分的高度大于所述第二栅极结构中的每一者的所述上部部分的高度。
17.根据权利要求12所述的半导体装置，其特征在于：
所述第一间隔件结构的上部部分具有比所述第一间隔件结构的下部部分的氧浓度大的氧浓度，且
所述第二间隔件结构的上部部分具有比所述第二间隔件结构的下部部分的氧浓度大的氧浓度。
18.一种半导体装置，其特征在于，包括：
第一绝缘夹层，位于衬底上；
第二绝缘夹层，位于所述第一绝缘夹层上；
栅极结构，在所述衬底上延伸穿过所述第一绝缘夹层及所述第二绝缘夹层，所述栅极结构的下部部分具有第一宽度，且所述栅极结构的上部部分具有第二宽度，所述第二宽度大于所述第一宽度且其从底部朝顶部逐渐增大；以及
间隔件结构，位于所述栅极结构的侧壁上，
其中所述间隔件结构的上部部分具有与所述间隔件结构的下部部分的氧浓度不同的氧浓度。
19.根据权利要求18所述的半导体装置，其特征在于，所述间隔件结构的所述上部部分的宽度小于所述间隔件结构的所述下部部分的宽度。
20.根据权利要求18所述的半导体装置，其特征在于，所述栅极结构的所述上部部分的侧壁相对于所述衬底的上表面具有斜面。
CN201810909416.3A 2017-08-11 2018-08-10 半导体装置 Active CN109390408B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0102415 2017-08-11
KR1020170102415A KR102328279B1 (ko) 2017-08-11 2017-08-11 반도체 소자

Publications (2)

Publication Number Publication Date
CN109390408A true CN109390408A (zh) 2019-02-26
CN109390408B CN109390408B (zh) 2023-12-29

Family

ID=65274261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810909416.3A Active CN109390408B (zh) 2017-08-11 2018-08-10 半导体装置

Country Status (3)

Country Link
US (1) US10483373B2 (zh)
KR (1) KR102328279B1 (zh)
CN (1) CN109390408B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497148A (zh) * 2020-04-08 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425048B2 (en) * 2013-11-06 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for semiconductor device structure
US10490458B2 (en) 2017-09-29 2019-11-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of cutting metal gates and structures formed thereof
US11430865B2 (en) 2020-01-29 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
DE102020114867A1 (de) * 2020-01-29 2021-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren
US11398384B2 (en) * 2020-02-11 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for manufacturing a transistor gate by non-directional implantation of impurities in a gate spacer
DE102020122120A1 (de) * 2020-02-18 2021-08-19 Taiwan Semiconductor Manufacturing Co., Ltd. Metall-gate-strukturen und verfahren zum herstellen derselben in feldeffekttransistoren
US11476351B2 (en) * 2020-02-18 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structures and methods of fabricating the same in field-effect transistors
US11309185B2 (en) * 2020-04-27 2022-04-19 Taiwan Semiconductor Manufacturing Company Limited Fin field-effect transistor and method of forming the same
US11588041B2 (en) * 2020-10-14 2023-02-21 Taiwan Semiconductor Manufacturing Company Limited Fin field-effect transistor and method of forming the same

Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963501A (en) * 1989-09-25 1990-10-16 Rockwell International Corporation Method of fabricating semiconductor devices with sub-micron linewidths
JPH10261769A (ja) * 1997-03-19 1998-09-29 Sony Corp 記憶ノードの形成方法
CN1319881A (zh) * 2000-03-09 2001-10-31 三星电子株式会社 在金属镶嵌栅极工艺中形成自对准接触焊盘的方法
US20030059983A1 (en) * 2001-09-21 2003-03-27 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device with offset sidewall structure
CN1438683A (zh) * 2001-12-20 2003-08-27 东部电子株式会社 半导体元件的短沟道晶体管的制造方法
CN1610063A (zh) * 2003-10-24 2005-04-27 上海宏力半导体制造有限公司 形成栅极结构的方法
CN1697182A (zh) * 2004-05-14 2005-11-16 恩益禧电子股份有限公司 半导体器件
CN101361178A (zh) * 2006-01-11 2009-02-04 国际商业机器公司 具有扩展的栅极顶部的半导体晶体管
KR20090072026A (ko) * 2007-12-28 2009-07-02 주식회사 동부하이텍 반도체 소자
US20120088359A1 (en) * 2010-10-12 2012-04-12 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
CN102969279A (zh) * 2007-02-22 2013-03-13 富士通半导体股份有限公司 用于制造半导体器件的方法
CN103107198A (zh) * 2011-11-11 2013-05-15 台湾积体电路制造股份有限公司 用于具有高k和金属栅极结构的mosfet的结构和方法
CN103177951A (zh) * 2011-12-22 2013-06-26 台湾积体电路制造股份有限公司 用于半导体器件的栅极结构
CN103377896A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 高介电层金属栅器件的制造方法
CN103531455A (zh) * 2012-07-03 2014-01-22 中国科学院微电子研究所 半导体器件及其制造方法
CN104009003A (zh) * 2013-02-21 2014-08-27 格罗方德半导体公司 集成电路及制造具有金属栅极电极的集成电路的方法
CN104681488A (zh) * 2013-11-26 2015-06-03 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US20160141381A1 (en) * 2014-11-19 2016-05-19 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same
US20160155811A1 (en) * 2013-12-27 2016-06-02 Taiwan Semiconductor Manufacturing Company Limited Fin Field Effect Transistor (FinFET)
CN106057867A (zh) * 2015-04-14 2016-10-26 三星电子株式会社 半导体器件
CN106169419A (zh) * 2015-05-22 2016-11-30 台湾积体电路制造股份有限公司 半导体器件结构的结构和形成方法
US9577102B1 (en) * 2015-09-25 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming gate and finFET
US20170103916A1 (en) * 2015-10-08 2017-04-13 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US20170141107A1 (en) * 2015-11-16 2017-05-18 Samsung Electronics Co., Ltd. Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7517746B2 (en) 2007-04-24 2009-04-14 United Microelectronics Corp. Metal oxide semiconductor transistor with Y shape metal gate and fabricating method thereof
US9048254B2 (en) 2009-12-02 2015-06-02 United Microelectronics Corp. Semiconductor structure having a metal gate with side wall spacers
US8329546B2 (en) 2010-08-31 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Modified profile gate structure for semiconductor device and methods of forming thereof
US8530317B1 (en) 2012-08-16 2013-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Corner rounding to improve metal fill in replacement gate process
CN103854982B (zh) 2012-11-30 2016-09-28 中国科学院微电子研究所 半导体器件的制造方法
US9425048B2 (en) 2013-11-06 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for semiconductor device structure
US20160049488A1 (en) * 2014-08-13 2016-02-18 Globalfoundries Inc. Semiconductor gate with wide top or bottom

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963501A (en) * 1989-09-25 1990-10-16 Rockwell International Corporation Method of fabricating semiconductor devices with sub-micron linewidths
JPH10261769A (ja) * 1997-03-19 1998-09-29 Sony Corp 記憶ノードの形成方法
CN1319881A (zh) * 2000-03-09 2001-10-31 三星电子株式会社 在金属镶嵌栅极工艺中形成自对准接触焊盘的方法
US20030059983A1 (en) * 2001-09-21 2003-03-27 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device with offset sidewall structure
CN1438683A (zh) * 2001-12-20 2003-08-27 东部电子株式会社 半导体元件的短沟道晶体管的制造方法
CN1610063A (zh) * 2003-10-24 2005-04-27 上海宏力半导体制造有限公司 形成栅极结构的方法
CN1697182A (zh) * 2004-05-14 2005-11-16 恩益禧电子股份有限公司 半导体器件
CN101361178A (zh) * 2006-01-11 2009-02-04 国际商业机器公司 具有扩展的栅极顶部的半导体晶体管
CN102969279A (zh) * 2007-02-22 2013-03-13 富士通半导体股份有限公司 用于制造半导体器件的方法
KR20090072026A (ko) * 2007-12-28 2009-07-02 주식회사 동부하이텍 반도체 소자
US20120088359A1 (en) * 2010-10-12 2012-04-12 Samsung Electronics Co., Ltd. Method for manufacturing semiconductor device
CN103107198A (zh) * 2011-11-11 2013-05-15 台湾积体电路制造股份有限公司 用于具有高k和金属栅极结构的mosfet的结构和方法
CN103177951A (zh) * 2011-12-22 2013-06-26 台湾积体电路制造股份有限公司 用于半导体器件的栅极结构
CN103377896A (zh) * 2012-04-23 2013-10-30 中芯国际集成电路制造(上海)有限公司 高介电层金属栅器件的制造方法
CN103531455A (zh) * 2012-07-03 2014-01-22 中国科学院微电子研究所 半导体器件及其制造方法
CN104009003A (zh) * 2013-02-21 2014-08-27 格罗方德半导体公司 集成电路及制造具有金属栅极电极的集成电路的方法
CN104681488A (zh) * 2013-11-26 2015-06-03 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
US20160155811A1 (en) * 2013-12-27 2016-06-02 Taiwan Semiconductor Manufacturing Company Limited Fin Field Effect Transistor (FinFET)
US20160141381A1 (en) * 2014-11-19 2016-05-19 Samsung Electronics Co., Ltd. Semiconductor devices and methods for fabricating the same
CN106057867A (zh) * 2015-04-14 2016-10-26 三星电子株式会社 半导体器件
CN106169419A (zh) * 2015-05-22 2016-11-30 台湾积体电路制造股份有限公司 半导体器件结构的结构和形成方法
US9577102B1 (en) * 2015-09-25 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming gate and finFET
US20170103916A1 (en) * 2015-10-08 2017-04-13 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US20170141107A1 (en) * 2015-11-16 2017-05-18 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497148A (zh) * 2020-04-08 2021-10-12 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法

Also Published As

Publication number Publication date
US10483373B2 (en) 2019-11-19
US20190051730A1 (en) 2019-02-14
KR20190017489A (ko) 2019-02-20
KR102328279B1 (ko) 2021-11-17
CN109390408B (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
CN109390408A (zh) 半导体装置
US11018155B2 (en) Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US10833205B2 (en) Semiconductor constructions, methods of forming vertical memory strings, and methods of forming vertically-stacked structures
TWI638441B (zh) 積體電路及其製造方法
US8344450B2 (en) Semiconductor device with buried bit lines and method for fabricating the same
TW201836128A (zh) 具有分層的導體的三維記憶體裝置
KR20150126524A (ko) 반도체 메모리 장치 및 그 제조 방법
US8610189B2 (en) Semiconductor device enabling further microfabrication
CN110088906B (zh) 三维存储器件中的高k电介质层及其形成方法
US9553193B2 (en) Double gated fin transistors and methods of fabricating and operating the same
WO2015054785A1 (en) Cost effective method of forming embedded dram capacitor
US20120135573A1 (en) Method for manufacturing vertical transistor having one side contact
US8263440B2 (en) Method for fabricating etching barrier by using shadow effect and method for fabricating one side contact of vertical transistor using the same
TWI656567B (zh) 半導體裝置及製造方法
CN107611126A (zh) 半导体装置
KR20210032592A (ko) 3차원 반도체 메모리 소자
CN110534570A (zh) 半导体器件
CN114220809A (zh) 集成芯片
JP2001257325A (ja) 半導体記憶装置及びその製造方法
US10833161B2 (en) Semiconductor device and method
TWI773086B (zh) 用於形成立體（３ｄ）記憶體元件的方法
TW202347629A (zh) 半導體裝置
KR101183627B1 (ko) 매립비트라인을 구비한 반도체 장치 및 그 제조방법
CN117956797A (zh) 半导体存储器件
JP2023552930A (ja) Ｎ／ｐ境界構造を有するナノシート半導体デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant