JP5072025B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5072025B2
JP5072025B2 JP2007556865A JP2007556865A JP5072025B2 JP 5072025 B2 JP5072025 B2 JP 5072025B2 JP 2007556865 A JP2007556865 A JP 2007556865A JP 2007556865 A JP2007556865 A JP 2007556865A JP 5072025 B2 JP5072025 B2 JP 5072025B2
Authority
JP
Japan
Prior art keywords
light
semiconductor
semiconductor substrate
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007556865A
Other languages
English (en)
Other versions
JPWO2007088848A1 (ja
Inventor
忠弘 大見
均 森永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Original Assignee
Tohoku University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC filed Critical Tohoku University NUC
Priority to JP2007556865A priority Critical patent/JP5072025B2/ja
Publication of JPWO2007088848A1 publication Critical patent/JPWO2007088848A1/ja
Application granted granted Critical
Publication of JP5072025B2 publication Critical patent/JP5072025B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052Wet cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers

Description

本発明は半導体基板ならびに半導体デバイスの製造技術に関する。特に、本発明は、半導体表面におけるマイクロラフネス生成を抑制し平坦な半導体表面を形成できる表面処置方法、そのような方法を含む半導体装置の製造方法、およびそれらの方法を実施するための装置に関する。
LSIやTFT-LCDを用いたフラットパネルディスプレイ等に代表される半導体デバイスの高集積化、高性能化は止まることなく続いている。半導体表面または絶縁膜/半導体界面、電極/半導体界面の表面ラフネスや不要な半導体酸化物が、半導体デバイスの電気的特性の劣化、あるいは歩留まり低下の原因となることが指摘されている。
ゲート絶縁膜/半導体界面の表面ラフネスの問題は、比較的大きな寸法のデバイス製造においては顕在化しなかったが、デバイス寸法の微細化に伴う近年のゲート絶縁膜の薄膜化により無視できなくなってきている。不要な酸化物の問題も同様である。この問題は、ゲート絶縁膜にシリコン酸化膜以外の高誘電率材料が用いられる世代になってさらに深刻となる。
半導体表面は水と酸素に曝されると酸化されることが知られている。非特許文献1において、森田らは大気中におけるシリコンの酸化過程を解析し、水分を含む通常の大気中では室温で数時間で酸化が起こるのに対し、水分がないドライエア中では150時間以上経過しても酸化が起こらない事を報告している。
このことは、水溶液を用いる洗浄、エッチング、CMP(Chemical Mechanical Polishing)などのウェットプロセスでは、酸化が起こりやすい状況にあることを意味している。なお、水溶液中における酸化は液中の溶存酸素の影響も強く受ける。非特許文献1では、超純水中のシリコンの酸化が水中の溶存酸素の影響を強く受けること、酸素濃度を低減すると酸化膜の成長が起こりにくくなることを示している。
これらのことから、ウェットプロセスにおけるシリコンの酸化を抑制するために、溶存酸素濃度を低減した純水、あるいは酸素を除いた後に窒素や水素を添加し、溶存させた純水を用いることが行われている。
ただし、これらの技術を用いても、洗浄やエッチング、CMPなどのウェットプロセスの雰囲気が大気中であるために、大気雰囲気から液中に酸素が溶解して酸化が起こってしまう問題があった。また、酸素を除いた水素添加水中でも、わずかではあるがシリコンの酸化が起こってしまう問題があった。
表面荒れについては、溶存酸素を低減した純水中でもシリコンの溶解が起こり、その溶解の進行と共に表面平坦性が劣化することが知られている。シリコンの溶解はpHが高いほど速度が増し、pH3以上の液、特にアルカリ液中ではラフネスが生じて表面平坦度の劣化が顕著となる。
半導体表面の洗浄、エッチング、研磨などのウェットプロセスにおいては、薬液のリンスに用いる純水をはじめとして、中性からアルカリ領域の溶液を多用することから、ラフネスの増大が問題となっていた。この様に、シリコンの溶解と共にラフネスが増大する原因については、未だ十分には解明されていない。
シリコンの場合、従来より半導体デバイス用に用いられている面方位である100面に比べて、110面や551面の場合にはラフネスが生じて表面平坦度が劣化しやすい。110面は、デバイスの電気特性が100面より良好であるにもかかわらず、かかる製造技術上の問題が実用化の妨げとなっていた。
この様なウェットプロセス中における表面荒れを抑制するためには、水溶液のpHを下げる、処理時間を短くする、温度を低温化するなどの方法があるが、洗浄性やエッチング性をある程度犠牲にしなければならない問題があり、ラフネス増大の機構解明と、それによる抜本的な改善技術が待たれていた。
J.Appl.Phys., Vol.68, No.3: pp.1272-1281, 1990 特許第3083809号
本発明は半導体材料の表面が液に曝される表面処理工程おいて、半導体表面の表面マイクロラフネスの増大を低減できる処理方法、処理装置を提供することを目的とするものである。
また本発明は半導体材料の表面が液に曝される表面処理工程おいて、半導体表面の意図しない酸化を低減できる処理方法、処理装置を提供することを目的とするものである。
本発明者らは、上記課題を解決するために鋭意検討を重ねた結果、驚くべき事に、表面処理の環境において当たり前に存在していた、蛍光灯などの光が、半導体表面ラフネスや表面の酸化に悪影響を及ぼしていることを見いだし、本発明に到達した。
すなわち、本発明の要旨は、半導体材料の表面が液に曝される表面処理工程おいて、半導体表面に光があたらないように遮光することを特徴とする、半導体装置の製造方法、表面マイクロラフネス低減方法とその装置に存する。具体的に云えば、光があたらないように遮光した処理室内で上記した表面処理工程を行うことを特徴とする。
ここで、特許文献1には、半導体素子が光に曝される事によって誘起される金属導体の電気化学的溶解を防止する方法が提案されている。半導体回路内に形成されたPN接合に、半導体のバンドギャップエネルギ以上のエネルギを有する光が照射されると、PN接合部に電流が流れる現象、すなわち太陽電池と同じ現象が生じる。ここで、PとNのそれぞれに二つの金属導体が接続し、これが電解質溶液に露出していると、電気分解に必要な要素が全て揃うために、アノード金属成分の溶解が起こる。したがって、この様な光への半導体材料の露出をなくすことを提案している。
特許文献1は太陽電池と、電気化学的溶解の観点から見れば、極めて論理的に理解できる。即ち、特許文献1は、PN接合部に対して光が照射された場合に、電気化学的溶解が生じることを説明している。しかしながら、特許文献1は、半導体表面のラフネスの増加や表面酸化等の問題について全く示唆していない。
一方、本発明者らは、半導体基板上にこの様なPN接合や金属導体からなる回路が形成されていない場合(単なるP型半導体基板表面やN型半導体基板表面のみ)でも、光が照射されると、半導体表面のラフネスが増加すると言う新たな事実をはじめて実験的に見出した。特に、半導体表面が水や水溶液によって表面処理される場合に、光の照射によって半導体表面のラフネスが増加することが判明した。ラフネスの増加の理由は、光によって半導体表面内に局所的に酸化物が出来、半導体と半導体酸化物の溶解速度差によって、表面のラフネスが増大すると思われるが、その他の理由によるかも知れない。
以下、本発明の態様について具体的に説明する。
本発明において、半導体材料としては、半導体物質であれば特に限定されないが、シリコン、ゲルマニウムなどの単一元素からなる半導体材料、あるいは、ガリウム砒素、窒化ガリウム、シリコンゲルマニウムなどの化合物半導体が挙げられる。単結晶に限られず、多結晶やアモルファスの半導体材料に適用できる。
半導体集積回路用としては特にシリコンが好ましく用いられる。半導体集積回路用のシリコンには通常、単結晶シリコンが用いられる。シリコン表面の結晶面方位としては、(100)面、(100)面を4°オフカットした面、(110)面、(551)面、(111)面などが用いられる。(110)面や(551)面は、従来のウェットプロセスでは極めて表面荒れが起こりやすかったが、本発明を用いれば、表面荒れを大幅に抑制できるので好ましく活用できる。
ディスプレイ用途等のTFTや太陽電池には、アモルファスや多結晶のシリコンが用いられているが、本発明はそれらにも活用できる。
本発明の表面が液に曝される表面処理工程としては、洗浄、エッチング、現像、研磨などのウェットプロセス工程が挙げられる。なお、個々の工程には薬液処理工程、薬液を除去する超純水リンス工程、乾燥工程も含まれる。
半導体デバイスの製造工程では、基板表面の汚染や不要な酸化物を除去するために、洗浄が頻繁に行われている。洗浄の中でも半導体表面が露出する洗浄工程、例えばシリコンウェーハ製造工程における洗浄、ゲート絶縁膜形成前の洗浄、シリコンと金属配線とのコンタクト形成前の洗浄などに、本発明が適用される。中でも、ゲート絶縁膜が形成される前の洗浄には、不要な酸化物や表面マイクロラフネスの低減が強く求められており、本発明の適用が好ましい。
半導体表面の洗浄には、硫酸/過酸化水素水混合液(SPM)、塩酸/過酸化水素水混合液(HPM)、アンモニア/過酸化水素水混合液(APM)、フッ酸、フッ酸/過酸化水素混合液(FPM)、アンモニア水、NaOH水溶液、KOH水溶液、TMAH(テトラメチルアンモニウムヒドロキシド)水溶液、コリン水溶液、超純水など、様々なpH領域の薬液や純水が用いられ、本発明にも適用できる。中でもpH3以上の溶液では、表面マイクロラフネスの劣化が顕著となるが、本発明を用いるとラフネスが低減されるので好ましい。
また、シリコン表面から酸化膜を除去する希フッ酸処理工程や、その後の純水リンス工程では、酸化物の発生を完全に抑制すべきであるので、本発明を用いることが好ましい。
本発明をエッチング工程に用いる場合には、エッチング液として既に知られている酸やアルカリ、あるいはその混合物を用いることが出来る。具体的には、フッ酸、バッファードフッ酸、フッ酸/硝酸混合液、フッ酸/硝酸/酢酸混合液、フッ酸/硝酸/リン酸混合液、フッ酸/過酸化水素混合液(FPM)などのフッ酸系水溶液、アンモニア水、アンモニア/過酸化水素水混合液(APM)、NaOH水溶液、KOH水溶液、TMAH(テトラメチルアンモニウムヒドロキシド)水溶液、コリン水溶液、エチレンジアミン水溶液などのアルカリ性水溶液、リン酸/硝酸/酢酸、蓚酸、硝酸セリウムアンモニウム水溶液などが挙げられる。これらの中でも、フッ酸系水溶液、アルカリ溶液中では、半導体表面が直接液に曝されるケースが多いので、本発明が好ましく用いられる。シリコンウェーハを製造する際に用いられる、シリコン基板のアルカリエッチング工程では、特に表面の荒れが激しく、問題となっているので、本発明が好ましく用いられる。
本発明を現像工程に用いる場合には、現像液として既に知られている、TMAH水溶液、コリン水溶液、NaOH水溶液、KOH水溶液などが用いられる。これらのアルカリ性水溶液中では特にシリコンなどの半導体の表面が溶解しやすく、表面マイクロラフネスも増大するので、本発明の適用が好ましい。
本発明はChemical Mechanical Polishing(CMP)などの研磨工程に用いることも出来る。特に、半導体表面が液に露出する研磨工程としては、半導体基板製造時の最終研磨工程が挙げられる。研磨剤としては既に知られている、シリカやセリア、アルミナ系スラリーを用いることが出来、特にコロイダルシリカをベースとするスラリーが、表面マイクロラフネスを低減出来るので好ましい。
表面処理に用いられる超純水や各種薬液には、半導体表面の溶解やラフネス低減を目的として、有機溶媒や界面活性剤などを添加する場合がある。本発明は、これらの技術と組み合わせることで、さらに表面マイクロラフネスを低減できるので好ましい。この様な有機溶媒としては2−プロパノール、エタノールなどのアルコール類、エチルメチルケトン、ジエチルケトンなどのケトン類、ポリオキシエチレンアルキルエーテル、アルキルベンゼンスルホン酸などの界面活性剤類が挙げられる。
表面処理に用いられる超純水や各種薬液は、大気成分を脱気、あるいは、必要に応じて、水素、窒素、オゾン、アンモニア、炭酸ガスなどの溶存ガスを溶解させても良い。
本発明は薬液や純水中に溶存酸素が含有されていても適用できるが、溶存酸素を低減すると、酸化と表面ラフネスはさらに低減することが可能となる。液中の酸素濃度は1ppm以下、好ましくは10ppb以下である。
また、酸素の再溶解を抑制する目的で、水素や窒素を液に溶解することも好ましい。
液中の酸素濃度低減と共に、表面処理工程の雰囲気を、窒素で置換し、気相中の酸素濃度を低減しておくと、液中への酸素の再溶解を妨げることが出来るので好ましい。
本発明は、半導体表面に、光が当たらないことを特徴とする。半導体のバンドギャップエネルギはシリコンの場合、1.1eVで、このエネルギ以上の光は波長1.1μm以下の光線で、赤外線の一部、可視光線、紫外線などが含まれる。中でも、半導体デバイスの製造環境中に多量に存在する、蛍光灯やLEDランプなどに由来する可視光線や紫外線が、シリコン表面マイクロラフネス増大の原因となっており、これらを遮光することが重要となる。尚、対象とする光は1.1μm以下に限られない。
遮光は、半導体表面が光に曝される事がないように、表面処理装置から光源を排除し、装置外部から光が入射しうる部分を、遮光材料で覆うことによって行われる。この場合、半導体表面に光が当たらないように、遮光した暗闇状態の中で、液を用いた洗浄、エッチング、現像などの表面処理を行うのが望ましい。このように、暗闇状態で処理しても、表面処理中の半導体表面の状態を目視する必要は無い。
本発明は、光を遮断した状態で、半導体の表面処理を行うものであるが、基板の有無や位置確認、あるいはインライン表面計測、膜厚計測など、光による何らかの計測手段を用いる場合には、比較的表面ラフネスへの影響が少ない、半導体のバンドギャップエネルギ以下のエネルギを有する光を用いる事が好ましい。具体的には、シリコンの場合には、波長が1.2μm以上の光線で、例えば遠赤外線を用いることが出来る。この様な計測技術は、洗浄、エッチング、現像などの工程で好ましく用いることが出来る。
なお、本発明は、半導体表面が液に曝されている工程で適用される。気相中の製造工程や保管工程であっても、表面に水分が吸着している場合には、同様の事が起こりうるために、本発明をさらにこれらの工程にも適用することが好ましい。室温の大気中ではシリコンウェーハ表面に水分が吸着していることが知られている。特に、シリコン表面の酸化物をエッチングによって除去した後の工程で、半導体表面に吸着水分が存在しうる環境下では、遮光することが好ましい。
本発明を用いることで、半導体表面のマイクロラフネスの低減が可能となる。半導体デバイスのゲート絶縁膜形成前では特に原子オーダーの平坦度が要求されるが、従来技術ではAFMで測定した中心線平均粗さ(Ra)で0.1nm〜0.15nm程度であった。本発明を用いれば、Raで0.1nm以下の極めて平坦な半導体表面が実現でき、半導体デバイスの性能が向上する。
なお、表面マイクロラフネス低減においては、本発明の処理に先立って、高温熱酸化やエピタキシャル成長、水素アニール処理などの既に提案されている平坦化処理工程を行うと、より一層の表面マイクロラフネス低減が出来るので好ましい。
本発明を、半導体表面の洗浄、エッチング、現像、研磨などのウェットプロセスに用いれば、表面マイクロラフネスの増大や従来わずかながら形成されていた酸化物の発生を低減する事が出来る。これにより、半導体デバイスの電気的特性や歩留まりを向上させることができる。
本発明を適用可能な洗浄工程の一例を示すフローチャートである。 本発明を適用可能なゲート酸化膜形成工程を工程順に説明する図である。 a)〜g)はゲート酸化膜形成工程を工程順に説明する断面図である。 (a)は、本発明の実施例1に係る表面処理を行った場合の測定結果を説明するグラフであり、(b)は、本発明を使用しないで表面処理を行った比較例1の場合の測定結果を示すグラフである。 (a)は、空気が飽和した超純水中にシリコンウェーハを浸漬した場合における本発明の実施例2、及び、比較例2、3の測定結果であり、(b)は、水素を添加した超純水中にシリコンウェーハを浸漬した場合における本発明の実施例3、及び、比較例4、5の測定結果を示す図である。 本発明の実施例4、比較例6、実施例5、実施例6のAFM像を示す図である。 本発明の実施例18、比較例18のAFM像を示す図である。
以下、本発明の表面処理方法ならびに表面処理装置について、図を参照して説明する。本発明はその要旨を越えない限り以下の形態により何ら限定されるものではない。
(実施の形態1)
実施の形態1では、半導体デバイス製造に本発明の処理方法が使用される場合の形態について説明する。
本発明は、現在半導体製造工程で使用されている洗浄、エッチング、現像、研磨などの各種表面処理工程に適用可能であり、これらの表面処理工程はいずれも処理室内で行われている。本発明はこれら表面処理工程を処理室の周囲を遮光材料で囲い、光を遮断した状態で行った。この場合、遮光材料として、アルミニウム箔の表面を樹脂によって被覆したものを用い、処理室内を遮光した。
洗浄工程の例として半導体デバイスの洗浄時に広く用いられているRCA洗浄法の例を図1に示す。各薬液処理の間には水によって基板表面の薬液を除く、いわゆるリンス処理が行われている。本発明は、これらの各薬液洗浄工程、リンス工程にそれぞれ適用できる。特に、希フッ酸洗浄や、その後のリンスでは、半導体表面上の酸化膜が除去された状態になっているので、本発明の適用が好ましい。
ここでは、本発明をDRAM(Dynamic Random Access Memory)の製造等、半導体デバイス製造の初期工程として一般的に取り入れられている熱酸化処理、所謂ゲート酸化膜形成の前処理として適用した例を使用して説明する。ここでは、本工程をDRAM製造に適用した場合について説明するが、本工程は、DRAM 製造に限らず多種多様なLSI製造の工程として使用されている。
図2にゲート酸化膜形成工程の例と、図3にゲート酸化膜形成工程の半導体基板の処理段階の断面図を示す。 図3のa)に示すシリコン単結晶からなる半導体基板1を用意する。半導体基板を洗浄の後(工程:図2中の1)、図3のb)中のシリコン酸化膜2およびシリコン窒化膜3を形成する。フォトリソグラフ技術によりパターン形成後(工程:図2中の2)、図3のc)中のフィールド酸化膜4を形成する(工程:図2中の3)。その後、図3中のd)に示すように、シリコン窒化膜3をエッチングし、HF系薬液を使用して、フィールド酸化膜4もエッチング(工程:図2中の4)しゲート領域にシリコン基板表面を露出させる。その後、図3のe)中に示すプレ酸化膜5を形成し(工程:図2中の5)、図3のf)に示すようにHF系薬液を用いて形成された酸化膜をエッチング(工程:図2中の6)する。その後、図3中に示すゲート絶縁膜6を形成する(工程:図2中の6)。
本発明は、上記工程中の半導体基板の洗浄(図2中の1)、フィールド酸化膜エッチングによるゲート領域酸化膜のエッチング(図2中の4)、プレ酸化膜のエッチング(図2中の6)、並びに個々のエッチングの後の洗浄(薬液洗浄並びに水リンス)工程に使用できる。
本発明をゲート絶縁膜形成前の各工程に使用することによって、形成されるゲート絶縁膜と半導体基板界面の表面ラフネスや不要な酸化物の発生を抑制することができ、製造される半導体デバイスの性能向上が可能となる。ゲート絶縁膜、シリコン基板界面の平坦性の改善が、製造される半導体デバイスの性能向上に大きく貢献する。
(実施例)
以下に、本発明の具体的態様を説明するが、本発明はその要旨を越えない限り以下の実施例により何ら限定されるものではない。
<実施例1及び比較例1>
シリコンウェーハを、超純水で処理する際のシリコン表面の酸化抑制について、本発明の効果を検証した。シリコンウェーハは(CZ法、nタイプ、抵抗率:0.8〜1.2Ωcm、面方位:100)とし、あらかじめ硫酸/過酸化水素水で洗浄した後、希フッ酸処理(0.5%、室温、1分間)によって、表面の酸化膜を除去し、その後、超純水で5分間リンスしたものを使用した。
実験はクラス1、温度23度のクリーンルームの大気中で行った。
実施例1は、アルミニウム製の遮光材料で光を遮断した環境(即ち、処理室の周囲を遮光材料で囲った状態)で行い、比較例1は蛍光灯を照射して行った。蛍光灯は15Wのものを処理槽の直上に配置した。シリコン表面付近の照度は約1万lxであった。シリコンウェーハは、処理槽内の液面から35mm深さの位置に、蛍光灯の光が垂直に当たる様に、表面を上向きに置いた。処理槽(750cc)には空気飽和した超純水を満たし、さらに、毎分約1.5L/minの流量で、処理槽の底部から空気飽和の超純水を流して、槽をオーバーフローさせた。この様な環境下で浸漬したシリコンウェーハを、一定時間経過の後に、引き上げ、窒素ブローで乾燥して、シリコン表面の状態を測定した。
空気飽和の超純水中の溶存酸素濃度は約8ppmである。
シリコン表面の酸化状態はFTIR-ATR(Attenuated Total Reflection Fourier Transform Infrared)法を用い、ベベル部を約30度にカットしたGeプリズムにシリコンウェーハ表面を密着させて測定した。この手法では2050〜2150cm-1付近に、酸化されていないシリコンである、シリコンハライドのピークが検出され、2250cm-1付近には、シリコンのバックボンドに酸素が入ったシリコン酸化物由来のピークが検出される。
図4に結果を示す。比較例1の蛍光灯が照射された場合には時間の経過と共に、シリコンハライドピークの強度が低下し、代わりにシリコン酸化物由来のピークの強度が増大している事が判る。一方、実施例1の遮光状態では、時間が経過しても、シリコンハライドのピークは比較的維持され、シリコン酸化物由来のピークの強度も増大していない。
以上の結果から、洗浄をはじめとする様々な表面処理工程で多用されている純水で、通常のシリコンウェーハを処理しただけでも、光がある場合には、酸化が促進されることが判り、この酸化は遮光により大幅に改善できることが判る。
<実施例2及び比較例2、3>
図5(a)では、シリコンウェーハを、空気が飽和した超純水に1時間浸漬した後の表面状態を、光の強度を変えて比較している。
比較例2の照度10000lxには蛍光灯を用い、比較例3の照度50000lxにはハロゲンランプを用いた。1時間の浸漬中、超純水は追加補給しなかった。この他の条件は、実施例1と同様にして行った。
実施例2の遮光状態に比べて、比較例2及び3では、光の強度が強くなるほど、酸化物由来のピーク強度が増大し、酸化物が増えていることが判る。
<実施例3及び比較例4、5>
図5(b)では、溶存酸素濃度1ppb以下、1.3-1.5ppmの水素を添加した超純水を用いて、シリコンウェーハを1時間浸漬した後の表面状態を、光の強度を変えて比較している。
比較例4、5の照明にはハロゲンランプを用いた。1時間の浸漬中、毎分約1.5L/minの流量で、処理槽の底部から前記の水素添加超純水を流して、槽をオーバーフローさせた。この他の条件は、実施例1と同様にして行った。
遮光状態において、溶存酸素量を低減した超純水を用いると、酸化物の生成をさらに抑制できることが判る。また、このように、水素を添加した超純水を用いた場合でも、比較例4、5に示すように、光の強度が強くなるほど、わずかではあるが酸化物由来のピーク強度が増大し、酸化物が増えていることが判る。
<実施例4〜14及び比較例6〜13>
シリコンウェーハをアンモニア水で表面処理した場合における表面マイクロラフネス抑制について、本発明の効果を検証した。実験条件並びに結果を表1に示す。
シリコンウェーハはCZ法で作られた、面方位:100、110、551、111、nタイプ(抵抗率:0.8〜1.2Ωcm)、pタイプ(抵抗率:8〜12Ωcm)、n+タイプ(リンドープ 約1020atoms/cm2)のものを用いた。表1の実験に先立ち、前処理として、あらかじめ硫酸/過酸化水素水で洗浄した後、希フッ酸処理(0.5%、室温、1分間)によって、表面の酸化膜を除去し、その後、超純水で5分間リンスしたものを使用した。
実験はクラス1、温度23度のクリーンルームの大気中で行った。ただし、表中の表面処理条件欄に「窒素雰囲気下」と記載のある場合に限っては窒素置換したグローブボックス中で行った。
実施例4〜14は、光を遮断した環境で行い、比較例6〜13は蛍光灯を照射して行った。処理槽(750cc)には表1に示す、アンモニア水を満たし、シリコンウェーハを表面処理した。蛍光灯は15Wのものを処理槽の直上に配置した。シリコン表面付近の照度は約1万lxであった。シリコンウェーハは、処理槽内の液面から35mm深さの位置に、蛍光灯の光が垂直に当たる様に、表面を上向きに置いた。
表中、「アンモニア水」は半導体工業用の29重量%水溶液を、超純水で希釈して0.26重量%とした。pHは約11であった。超純水は酸素濃度1ppb以下のものを用いたが、大気中での実験の場合には、処理の過程で大気の酸素がとけ込むので、溶存酸素濃度が1ppm以上溶解しているものと考えられる。「アンモニア水(空気飽和)」と記載のあるものについては、前記「アンモニア水」を調整した後に、ボトルの中に大気と共に入れて気液が良く混ざるように十分に撹拌し、空気飽和させている。「アンモニア水(水素水使用・窒素雰囲気下)」と記載のあるものについては、雰囲気を窒素置換したグローブボックス内で、半導体工業用29%アンモニア水溶液中の溶存酸素を窒素で置換した後、水素添加超純水で0.26重量%となるように希釈したものを用いた。この時の液中の溶存酸素濃度は0.1ppm以下である。
アンモニア水にシリコンウェーハを10分間浸漬処理した後、遮光した状態で水素添加超純水(溶存酸素濃度:1ppb以下、水素濃度:1.3-1.5ppm)で5分間リンスして引き上げ、窒素ブローで乾燥して、シリコン表面のマイクロラフネスを測定した。
表面マイクロラフネスはAFM(Atomic Force Microscope)で測定した。なお、比較のために、前処理のみ実施したシリコンウェーハの表面マイクロラフネスの値も初期値として表中に記載した。
なお、図6には実施例4,5,6、比較例6のAFM像が示されている。
これらの実験結果から判る様に、遮光状態とすることにより、シリコン表面の面方位やタイプがいずれの場合でも、表面マイクロラフネスの増大を低減できる。
遮光状態の表面マイクロラフネスは、窒素雰囲気下で、水素添加超純水を用いて溶存酸素を0.1ppm以下に低減することにより(実施例6,12)、さらに低減している。
面方位の中では、特に(551)面が、遮光により表面マイクロラフネスを極低い値に低減できることが判る。
Figure 0005072025
<実施例15〜18及び比較例14〜20>
シリコンウェーハを超純水で表面処理した場合における表面マイクロラフネス抑制について、本発明の効果を検証した。実験条件並びに結果を表2に示す。
実施例は、光を遮断した環境で行い、比較例は蛍光灯またはLEDランプ(波長:530nmまたは625nm)を照射して行った。シリコン表面付近の照度は蛍光灯及びLEDランプの時は約1万lxとした。表面処理液として超純水(水素添加超純水)を用い、処理時間を表中に示す様な時間にした。水素添加超純水中で表面処理した後はそのまま引き上げ、窒素ブローで乾燥した。この他は、実施例4と同様の方法で表面処理を行い、表面マイクロラフネスを測定した。
表2から判る様に、遮光状態とすることにより、シリコン表面の面方位やタイプがいずれの場合でも、表面マイクロラフネスが低減できる。光による悪影響は蛍光灯でも、530nmや625nmの単波長のLED光でも同じであった。
面方位の中では、特に551面が、遮光により表面マイクロラフネスを大幅に低減できることが判る。図7に実施例18、比較例18のAFM像を示す。
なお、実施例並びに比較例では、蛍光灯照射と遮光の違いを判りやすくするために長時間の表面処理を行っているが、実際の処理に置いては10秒から15分程度の短時間で処理が行われる。この場合、表面マイクロラフネスの劣化をより低減できる。
Figure 0005072025
<実施例19〜24>
シリコンウェーハをフッ酸並びにバッファードフッ酸で表面処理した場合の、表面マイクロラフネスについて、本発明の効果を検証した。実験条件並びに結果を表3に示す。
表3の実験に先立ち、あらかじめ硫酸/過酸化水素水で洗浄した後、超純水で5分間リンスしたものを使用した。
実施例は、光を遮断した環境で行った。表面処理液として各種薬液を用い、表面処理時間を表中に示す様な時間にした。この他は、実施例4と同様の方法で表面処理を行った。
シリコンウェーハを薬液で表面処理した後には、その後、遮光した状態で水素添加超純水(溶存酸素濃度:1ppb以下、水素濃度:1.3-1.5ppm)で5分間リンスして引き上げ、窒素ブローで乾燥して、シリコン表面のマイクロラフネスを測定した。
表より、遮光状態に置いて、特にフッ酸処理をすると表面のマイクロラフネスが低減している。(110)面、(551)面が良好な値を示している事が判る。
Figure 0005072025
<実施例25〜28及び比較例21〜23>
シリコンウェーハを表4に示す各種薬液で表面処理した場合の、表面マイクロラフネスについて、本発明の効果を検証した。実験条件並びに結果を表4に示す。
表4の実験に先立ち、あらかじめ硫酸/過酸化水素水で洗浄した後、希フッ酸処理(0.5%、室温、1分間)によって、表面の酸化膜を除去し、その後、超純水で5分間リンスしたものを使用した。
実施例25〜28は、光を遮断した環境で行い、比較例21〜23はハロゲンランプを照射して行った。ハロゲンランプを照射した場合のシリコン表面付近の照度は約10万lxとした。表面処理液として各種薬液を用い、表面処理時間を表中に示す様な時間にした。ここで、APM(1/1/5)はアンモニア水(29重量%)/過酸化水素水(31重量%)/水の混合比を1/1/5とした洗浄液である。この他は、実施例4と同様の方法で表面処理を行った。
シリコンウェーハを薬液で表面処理した後には、その後、遮光した状態で水素添加超純水(溶存酸素濃度:1ppb以下、水素濃度:1.3-1.5ppm)で5分間リンスして引き上げ、窒素ブローで乾燥して、シリコン表面のマイクロラフネスを測定した。
表より、遮光状態に置いて、各種薬液で表面のマイクロラフネスが低減している事が判る。
Figure 0005072025
本発明は、シリコンウェーハの表面処理だけでなく、他の化合物半導体等の液を用いた表面処理にも適用できる。

Claims (8)

  1. 半導体基板を用意してその表面をウエット洗浄し、該洗浄した表面上に絶縁膜を形成し、該形成した絶縁膜をウエットエッチングしてゲート絶縁膜を形成し、その後再度ウエット洗浄する工程を有する半導体装置の製造方法であって、
    ウエット洗浄工程、ウエットエッチング工程、再度のウエット洗浄工程の各工程を遮光下の環境で実施することにより、前記ウエット洗浄工程、ウエットエッチング工程、及び再度のウエット洗浄工程の各工程における前記半導体基板の表面ラフネスを、前記各工程を遮光しない状態で実施した場合に比較して、抑制することを特徴とする半導体装置の製造方法。
  2. 前記3つの工程のそれぞれで使用される処理液中の酸素濃度が1ppb以下である請求項1記載の半導体装置の製造方法。
  3. 前記遮光下の環境の雰囲気が窒素雰囲気である請求項1記載の半導体装置の製造方法。
  4. 前記半導体基板はシリコンウエハーであり、遮光する光の波長は、1.1μm以下である請求項1の半導体装置の製造方法。
  5. 半導体基板を洗浄し、洗浄された半導体基板上に形成された絶縁膜をエッチングした後、再度洗浄する工程を液に曝して行い、ゲート絶縁膜を形成する半導体装置の製造方法であって、
    前記半導体基板の洗浄工程、前記絶縁膜のエッチング工程、及び再度洗浄する工程の各工程を、前記半導体基板表面に光があたらないように遮光して行うことにより、前記半導体基板の洗浄工程、前記絶縁膜のエッチング工程、及び再度洗浄する工程の各工程における前記半導体基板の表面ラフネスを、前記各工程を遮光しない場合に比較して抑制した状態で、前記ゲート絶縁膜を形成することを特徴とする半導体装置の製造方法。
  6. 前記半導体基板の洗浄、前記絶縁膜のエッチング、及び再度洗浄する工程は、前記半導体基板表面に光があたらないように遮光した処理室内で行われることを特徴とする請求項5記載の半導体装置の製造方法。
  7. 前記遮光される光は、前記半導体基板を形成する半導体のバンドギャップエネルギ以上のエネルギを有する光であることを特徴とする請求項5又は6に記載の半導体装置の製造方法。
  8. 前記半導体基板の半導体がシリコンであり、前記遮光される光が可視光、紫外線であることを特徴とする請求項5〜7のいずれか一項に記載の半導体装置の製造方法。
JP2007556865A 2006-02-01 2007-01-30 半導体装置の製造方法 Active JP5072025B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007556865A JP5072025B2 (ja) 2006-02-01 2007-01-30 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006024755 2006-02-01
JP2006024755 2006-02-01
JP2007556865A JP5072025B2 (ja) 2006-02-01 2007-01-30 半導体装置の製造方法
PCT/JP2007/051487 WO2007088848A1 (ja) 2006-02-01 2007-01-30 半導体装置の製造方法及び半導体表面のマイクロラフネス低減方法

Publications (2)

Publication Number Publication Date
JPWO2007088848A1 JPWO2007088848A1 (ja) 2009-06-25
JP5072025B2 true JP5072025B2 (ja) 2012-11-14

Family

ID=38327420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007556865A Active JP5072025B2 (ja) 2006-02-01 2007-01-30 半導体装置の製造方法

Country Status (7)

Country Link
US (2) US8268735B2 (ja)
EP (1) EP1988567B1 (ja)
JP (1) JP5072025B2 (ja)
KR (1) KR101070204B1 (ja)
CN (1) CN101379597B (ja)
TW (1) TWI404134B (ja)
WO (1) WO2007088848A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003264642B2 (en) * 2002-12-02 2009-08-06 Tadahiro Ohmi Semiconductor Device and Method of Manufacturing the Same
JP4973469B2 (ja) * 2007-11-30 2012-07-11 岩崎電気株式会社 活性酸素種の検出方法及び検出装置
US8404626B2 (en) * 2007-12-21 2013-03-26 Lam Research Corporation Post-deposition cleaning methods and formulations for substrates with cap layers
DE102008056455B3 (de) * 2008-11-07 2010-04-29 Centrotherm Photovoltaics Technology Gmbh Oxidations- und Reinigungsverfahren für Siliziumscheiben
EP2446464A4 (en) * 2009-06-25 2012-08-15 Lam Res Ag METHOD FOR TREATING A SEMICONDUCTOR WAFER
CN102414846A (zh) * 2009-10-07 2012-04-11 应用材料公司 用于led制造的改良多腔室分离处理
WO2012002440A1 (ja) * 2010-06-29 2012-01-05 京セラ株式会社 半導体基板の表面処理方法、半導体基板、および太陽電池の製造方法
JP6300139B2 (ja) 2012-05-15 2018-03-28 株式会社Screenホールディングス 基板処理方法および基板処理システム
JP5911757B2 (ja) * 2012-06-08 2016-04-27 ソニー株式会社 基板処理方法、基板処理装置、および記録媒体
US20140196744A1 (en) * 2013-01-11 2014-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for cleaning a brush surface having a contamination
SG11201508702TA (en) 2013-04-30 2015-11-27 Organo Corp Cleaning method for exposed copper substrate and cleaning system
JP2014225570A (ja) * 2013-05-16 2014-12-04 栗田工業株式会社 デバイス用Ge基板の洗浄方法、洗浄水供給装置及び洗浄装置
US9224734B2 (en) * 2013-09-13 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS devices with reduced leakage and methods of forming the same
WO2015189933A1 (ja) * 2014-06-11 2015-12-17 栗田工業株式会社 デバイス用Ge基板の洗浄方法、洗浄水供給装置及び洗浄装置
CN105576074A (zh) * 2014-10-08 2016-05-11 上海神舟新能源发展有限公司 一种n型双面电池的湿法刻蚀方法
KR101973974B1 (ko) * 2015-02-12 2019-04-30 후지필름 가부시키가이샤 Iii-v족 원소의 산화물의 제거액 및 제거 방법, iii-v족 원소의 화합물의 처리액, iii-v족 원소의 산화 방지액과, 반도체 기판의 처리액 및 반도체 기판 제품의 제조 방법
JP6020626B2 (ja) * 2015-03-06 2016-11-02 栗田工業株式会社 デバイス用Ge基板の洗浄方法、洗浄水供給装置及び洗浄装置
JP6917807B2 (ja) * 2017-07-03 2021-08-11 東京エレクトロン株式会社 基板処理方法
CN107634006A (zh) * 2017-09-12 2018-01-26 武汉新芯集成电路制造有限公司 晶圆的返工方法
JP7219947B2 (ja) * 2018-05-22 2023-02-09 国立大学法人九州工業大学 表面処理方法
JP6996488B2 (ja) * 2018-12-26 2022-01-17 株式会社Sumco シリコンウェーハのバッチ式洗浄方法並びにその洗浄方法を用いたシリコンウェーハの製造方法及びシリコンウェーハの洗浄条件決定方法
KR20210143166A (ko) * 2019-03-26 2021-11-26 가부시키가이샤 후지미인코퍼레이티드 표면 처리 조성물, 그 제조 방법, 표면 처리 방법 및 반도체 기판의 제조 방법
CN116525432B (zh) * 2023-06-29 2023-09-22 合肥晶合集成电路股份有限公司 半导体器件的刻蚀方法及制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083796A (ja) * 2000-09-08 2002-03-22 Mitsubishi Electric Corp 半導体装置の製造方法およびこれに用いる製造装置
JP2003234341A (ja) * 2001-09-21 2003-08-22 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2004119714A (ja) * 2002-09-26 2004-04-15 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2004296997A (ja) * 2003-03-28 2004-10-21 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2005045206A (ja) * 2003-07-07 2005-02-17 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2005093562A (ja) * 2003-09-12 2005-04-07 Tadahiro Omi 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1020328A (en) * 1964-12-11 1966-02-16 Standard Telephones Cables Ltd Processing of semiconductor devices
CA2006597A1 (en) * 1988-12-26 1990-06-26 Kazuo Kogure Method for manufacturing compound semiconductor devices and a compound semiconductor device
DE4031676A1 (de) * 1990-10-04 1992-04-09 Hahn Meitner Kernforsch Verfahren zum behandeln der oberflaeche eines siliziumkoerpers
KR100203781B1 (ko) * 1996-09-13 1999-06-15 윤종용 반도체 포토리소그래피 공정의 현상액 공급시스템
US6153043A (en) 1998-02-06 2000-11-28 International Business Machines Corporation Elimination of photo-induced electrochemical dissolution in chemical mechanical polishing
US6361614B1 (en) * 1999-04-21 2002-03-26 Agere Systems Guardian Corp. Dark spin rinse/dry
DE10020363A1 (de) * 2000-04-26 2001-10-31 Kunkel Klaus Verfahren zum Betreiben eines Antriebes
US6887796B2 (en) * 2001-04-27 2005-05-03 Koninklijke Philips Electronics N.V. Method of wet etching a silicon and nitrogen containing material
US20030015731A1 (en) * 2001-07-23 2003-01-23 Motorola, Inc. Process for fabricating semiconductor structures and devices utilizing the formation of a compliant substrate used to form the same and in-situ annealing
US20030154999A1 (en) * 2002-02-20 2003-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method for preventing chemical attack on a copper containing semiconductor wafer
US20040060582A1 (en) 2002-09-18 2004-04-01 Dainippon Screen Mfg.Co., Ltd. Substrate processing apparatus
AU2003264642B2 (en) * 2002-12-02 2009-08-06 Tadahiro Ohmi Semiconductor Device and Method of Manufacturing the Same
EP1434281A3 (en) * 2002-12-26 2007-10-24 Konica Minolta Holdings, Inc. Manufacturing method of thin-film transistor, thin-film transistor sheet, and electric circuit
JP4336530B2 (ja) * 2003-06-26 2009-09-30 株式会社ルネサステクノロジ ウエット処理装置、ウエット処理方法および半導体装置の製造方法
US20060011224A1 (en) * 2004-07-18 2006-01-19 Chung-Chih Chen Extrusion free wet cleaning process
US7232759B2 (en) * 2004-10-04 2007-06-19 Applied Materials, Inc. Ammonium hydroxide treatments for semiconductor substrates
EP1949895B1 (en) * 2005-11-14 2016-03-09 Teikoku Seiyaku Co., Ltd. Iontophoresis preparation
US7288458B2 (en) * 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002083796A (ja) * 2000-09-08 2002-03-22 Mitsubishi Electric Corp 半導体装置の製造方法およびこれに用いる製造装置
JP2003234341A (ja) * 2001-09-21 2003-08-22 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2004119714A (ja) * 2002-09-26 2004-04-15 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2004296997A (ja) * 2003-03-28 2004-10-21 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2005045206A (ja) * 2003-07-07 2005-02-17 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2005093562A (ja) * 2003-09-12 2005-04-07 Tadahiro Omi 半導体装置の製造方法

Also Published As

Publication number Publication date
CN101379597A (zh) 2009-03-04
JPWO2007088848A1 (ja) 2009-06-25
EP1988567A4 (en) 2009-12-02
EP1988567B1 (en) 2013-06-05
EP1988567A1 (en) 2008-11-05
US20090023231A1 (en) 2009-01-22
CN101379597B (zh) 2012-07-18
US20120329284A1 (en) 2012-12-27
KR20080090503A (ko) 2008-10-08
US8268735B2 (en) 2012-09-18
WO2007088848A1 (ja) 2007-08-09
KR101070204B1 (ko) 2011-10-06
TW200741851A (en) 2007-11-01
TWI404134B (zh) 2013-08-01

Similar Documents

Publication Publication Date Title
JP5072025B2 (ja) 半導体装置の製造方法
JP6165442B2 (ja) 高度な半導体応用のためのポストイオン注入フォトレジスト剥離用組成物
JP2005244179A (ja) 材料表面の湿式洗浄方法及びこれを用いた電子、光学、または光電子デバイスの作製プロセス
US20020052096A1 (en) Cleaning method and cleaning apparatus of silicon
TW201435083A (zh) 半導體元件用清洗液及利用此清洗液之清洗方法
TWI520197B (zh) Method of cleaning semiconductor wafers
JP3679216B2 (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
KR20170084008A (ko) 탄탈을 포함하는 재료의 데미지를 억제한 반도체소자의 세정액, 및 이를 이용한 세정방법
JP4162211B2 (ja) シリコンウエハの洗浄方法および洗浄されたシリコンウエハ
US8288291B2 (en) Method for removal of bulk metal contamination from III-V semiconductor substrates
JP2009260085A (ja) 半導体装置の製造方法および半導体基板の洗浄方法
US6218085B1 (en) Process for photoresist rework to avoid sodium incorporation
JP4857738B2 (ja) 半導体ウエーハの洗浄方法および製造方法
CN112652518B (zh) 一种半导体器件的形成方法
CN102427020A (zh) 一种有效减少水痕缺陷的晶片清洗方法
KR100914606B1 (ko) 습식 게이트 산화막 형성 방법
KR100604051B1 (ko) 게이트 산화막의 전세정방법
JPH1079363A (ja) 化合物半導体ウエハの表面処理方法
JP7279753B2 (ja) シリコンウェーハの洗浄方法および製造方法
JPH0878373A (ja) シリコンウェーハのウェット洗浄方法及びその熱酸化方法
KR20100049856A (ko) 기판 세정 방법
JP2007086689A (ja) フォトレジスト残渣及びポリマー残渣除去液
JP2006016460A (ja) Siを含有する基板の洗浄溶液及びSiを含有する基板の洗浄方法
Fukazawa et al. Direct replacement cleaning technology based on ozonated water using a single processing tank
TW202313946A (zh) 後乾蝕刻光阻劑及含金屬殘留物的移除配方

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120618

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120725

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120817

R150 Certificate of patent or registration of utility model

Ref document number: 5072025

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350