CN115639460A - 一种芯片失效分析方法及装置 - Google Patents
一种芯片失效分析方法及装置 Download PDFInfo
- Publication number
- CN115639460A CN115639460A CN202211654750.1A CN202211654750A CN115639460A CN 115639460 A CN115639460 A CN 115639460A CN 202211654750 A CN202211654750 A CN 202211654750A CN 115639460 A CN115639460 A CN 115639460A
- Authority
- CN
- China
- Prior art keywords
- chip
- wafer
- expose
- circuit board
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004458 analytical method Methods 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000005022 packaging material Substances 0.000 claims abstract description 52
- 239000000523 sample Substances 0.000 claims abstract description 36
- 239000000243 solution Substances 0.000 claims description 27
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 21
- 239000007788 liquid Substances 0.000 claims description 20
- 230000002378 acidificating effect Effects 0.000 claims description 18
- 238000005538 encapsulation Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 13
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 12
- 229910017604 nitric acid Inorganic materials 0.000 claims description 12
- 239000011259 mixed solution Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 9
- 230000008569 process Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 239000000758 substrate Substances 0.000 description 9
- 239000012790 adhesive layer Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000000053 physical method Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本申请公开了一种芯片失效分析方法及装置，可以去除所述芯片的第一面的部分封装材料，以露出至少一部分晶片；接着，将所述芯片第二面中与焊盘位置对应的区域的封装材料去除，以露出所述焊盘；再接着，将电路板与所述第一面的引脚相连，可通过所述电路板给所述晶片供电；然后，将所述焊盘的引脚与探针连接，可通过所述探针给所述焊盘供电；再然后，观测所述晶片的运行状态，确定所述芯片的失效模块。本申请一方面无需将整个晶片从芯片封装结构中取出，且可保持芯片第一面的引脚，便于供电；另一方面，无需对芯片引脚进行重新焊线，可采用电路板给晶片供电，方法简单，且适用于复杂芯片。
Description
技术领域
本申请涉及芯片失效分析的技术领域，尤其涉及一种芯片失效分析方法及装置。
背景技术
失效分析是半导体芯片产品发现问题并反馈至生产流程解决问题的过程。适当的失效分析方法是芯片产品研发过程中对芯片产品进行快速有效改善的关键的。随着半导体行业的不断发展，芯片自身结构越来越复杂，对失效分析方法的高效性、便捷性、成功率的要求越来越高。
在微光显微镜观察的相关失效分析案例中，失效位置通常需要在芯片工作的过程中进行晶片背面观察的方法才能确认。然而对于复杂的封装芯片，芯片引脚一般与晶片背面区域存在重合，去除芯片背面的封装体后常常无法满足供电需求。目前的失效分析方法，一般采用将晶片整体取出，粘贴至专用的电路板，重新焊线后进行供电的方案。但是该方法对于复杂芯片局限性较强。
发明内容
本申请提供一种芯片失效分析方法及装置，可以去除所述芯片的第一面的部分封装材料，以露出至少一部分晶片；接着，将所述芯片第二面中与焊盘位置对应的区域的封装材料去除，以露出所述焊盘；再接着，将电路板与所述第一面的引脚相连，可通过所述电路板给所述晶片供电；然后，将所述焊盘的引脚与探针连接，可通过所述探针给所述焊盘供电；再然后，观测所述晶片的运行状态，确定所述芯片的失效模块。本申请一方面无需将整个晶片从芯片封装结构中取出，且可保持芯片第一面的引脚，便于供电；另一方面，无需对芯片引脚进行重新焊线，可采用电路板给晶片供电，方法简单，且适用于复杂芯片。
本申请通过如下技术手段实现：
第一方面，本申请提供了一种芯片失效分析方法，应用于封装后的芯片，包括：
去除所述芯片的第一面的部分封装材料，以露出至少一部分晶片；
将所述芯片第二面中与焊盘位置对应的区域的封装材料去除，以露出所述焊盘；
将电路板与所述第一面的引脚相连，可通过所述电路板给所述晶片供电；
将所述焊盘的引脚与探针连接，可通过所述探针给所述焊盘供电；
观测所述晶片的运行状态，确定所述芯片的失效模块；
其中，所述第一面与所述第二面为所述芯片相对的两面。
可选地，所述去除所述芯片的第一面的部分封装材料，以露出至少一部分晶片，包括：
采用酸性液体对所述第一面的封装材料进行腐蚀，以露出至少一部分所述晶片。
可选地，所述采用酸性液体对所述第一面的封装材料进行腐蚀，以露出至少一部分所述晶片，包括：
采用质量分数大于60%-80%的硫酸溶液、或质量分数大于60%-80%的硝酸溶液、或质量分数大于60%-80%的硫酸溶液与质量分数大于60%-80%的硝酸溶液的混合液，对所述第一面中与所述晶片位置对应的区域的封装材料进行腐蚀，直至露出所述晶片的整个背面。
可选地，所述将所述芯片第二面中与焊盘位置对应的区域的封装材料去除，以露出所述焊盘，包括：
采用酸性液体对所述第二面中与所述焊盘位置对应的区域的封装材料进行腐蚀，以露出所述焊盘。
可选地，所述采用酸性液体对所述第二面中与所述焊盘位置对应的区域的封装材料进行腐蚀，以露出所述焊盘，包括：
采用质量分数大于60%-80%的硫酸溶液、或质量分数大于60%-80%的硝酸溶液、或质量分数大于60%-80%的硫酸溶液与质量分数大于60%-80%的硝酸溶液的混合液，对所述第二面中与所述焊盘位置对应的区域的封装材料进行腐蚀，以露出所述焊盘。
可选地，所述探针与探针台相连，且所述探针的材料为金、银或是铜中的至少一种。
可选地，所述将电路板与所述第一面的引脚相连，可通过所述电路板给所述晶片供电，包括：
将所述电路板中与所述晶片对应的区域去除，得到第一电路板；
将所述第一电路板引脚与所述第一面的引脚分别相连，且所述第一电路板与所述第一面紧贴相连。
第二方面，本申请提供了一种芯片失效分析装置，包括：
第一去除单元，用于去除所述芯片的第一面的部分封装材料，以露出至少一部分晶片；
第二去除单元，用于将所述芯片第二面中与焊盘位置对应的区域的封装材料去除，以露出所述焊盘；
第一相连单元，用于将电路板与所述第一面的引脚相连，可通过所述电路板给所述晶片供电；
第二相连单元，用于将所述焊盘的引脚与探针连接，可通过所述探针给所述焊盘供电；
观测单元，用于观测所述晶片的运行状态，确定所述芯片的失效模块。
第三方面，本申请提供了一种电子设备，包括处理器以及存储有执行指令的存储器，当所述处理器执行所述存储器存储的所述执行指令时，所述处理器执行如第一方面中任一所述的方法。
本申请提供了一种芯片失效分析方法及装置，可以去除所述芯片的第一面的部分封装材料，以露出至少一部分晶片；接着，将所述芯片第二面中与焊盘位置对应的区域的封装材料去除，以露出所述焊盘；再接着，将电路板与所述第一面的引脚相连，可通过所述电路板给所述晶片供电；然后，将所述焊盘的引脚与探针连接，可通过所述探针给所述焊盘供电；再然后，观测所述晶片的运行状态，确定所述芯片的失效模块。本申请一方面无需将整个晶片从芯片封装结构中取出，且可保持芯片第一面的引脚，便于供电；另一方面，无需对芯片引脚进行重新焊线，可采用电路板给晶片供电，方法简单，且适用于复杂芯片。
上述的非惯用的优选方式所具有的进一步效果将在下文中结合具体实施方式加以说明。
附图说明
为了更清楚地说明本申请实施例或现有的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例中芯片的结构示意图；
图2为本申请一实施例中一待分析种芯片失效分析方法的流程图；
图3为本申请一实施例中芯片去除第一面的部分封装材料后的结构示意图；
图4为本申请一实施例中芯片第一面去除部分封装材料过程的结构变化示意图；
图5为本申请一实施例中芯片去除第二面中与焊盘位置对应的区域的封装材料后的结构示意图；
图6为本申请一实施例中第二面去除与焊盘位置对应的区域的封装材料过程的结构变化示意图；
图7为本申请一实施例中芯片在进行失效分析时的结构示意图；
图8为本申请一实施例中芯片失效分析装置的结构示意图；
图9为本申请一实施例中一种电子设备的结构示意图。
附图符号说明：1、晶片；2、粘合剂；3、焊线；4、树脂层；5、封装基板；6、引脚；7、探针；8、电路板。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合具体实施例及相应的附图对本申请的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
相关技术中，在微光显微镜观察的相关失效分析案例中，失效位置通常需要在芯片工作的过程中进行晶片背面观察的方法才能确认。然而对于复杂的封装芯片，芯片引脚一般与晶片背面区域存在重合，去除芯片背面的封装体后常常无法满足供电需求。目前的失效分析方法，一般采用将晶片整体取出，粘贴至专用的电路板，重新焊线后进行供电的方案。但是该方法对于复杂芯片局限性较强。
有鉴于此，本申请提供一种芯片失效分析方法。如附图1，示出了芯片的结构示意图，从图中可知，芯片包括晶片1、黏合剂层2、焊线3、树脂层4、以及封装基板5，所述黏合剂层可以由黏合材料铺设而成，黏合材料包括导电胶、晶片黏结薄膜等。所述黏合剂层2铺设在封装基板5上，晶片1设置在封装基板5铺设有黏合剂层2的一面，封装基板5设有黏合剂层2的一面设置有焊盘（图中未标识），焊盘的部分引脚6通过焊线3与晶片1相连。树脂将整个晶片1、焊盘封装在封装基板5上以形成树脂层4。封装基板5背对晶片1的一面设有引脚6。芯片包括第一面和第二面，第一面为有封装基板5的一面，第二面为有树脂层4的一面。在如下实施例中，封装材料可以是树脂层4、封装基板5、黏合剂层2、以及引脚6中的一种或多种。
参见图2所示，为本申请提供的芯片失效分析方法的具体实施例。本实施例中，所述方法包括步骤S01、步骤S02、步骤S03、步骤S04以及步骤S05。
步骤S01：去除所述芯片的第一面的部分封装材料，以露出至少一部分晶片1。如附图3，示出了本实施例中，芯片去除第一面的部分封装材料后的结构示意图；如附图4为芯片第一面去除部分封装材料过程的结构变化示意图。
生产过程中，芯片在出现问题后，需要对芯片的失效原因进行分析，以便后续芯片的生产能够规避该问题，从而提高生产芯片的良率。芯片失效分析过程中，通常需要观测芯片的晶片1，晶片1内有微小的电路，通过观测微小电路的运行状态确定芯片的失效位置或失效模块。本实施例中，将芯片的第一面的部分封装材料去除，露出至少一部分晶片1，便于观测晶片1，且无需将芯片第一面的引脚6全部去掉，在分析过程中，便于通过引脚6给芯片供电。
芯片的第一面的部分封装材料的去除方法可以采用化学方法或是物理方法，化学方法可以采用腐蚀性的酸性液体对封装材料进行腐蚀，物理方法可以通过钻孔、激光切割等方式对封装材料进行去除。
在一些实施例中，所述去除所述芯片的第一面的部分封装材料，以露出至少一部分晶片1，可以采用酸性液体对所述第一面的封装材料进行腐蚀，以露出至少一部分所述晶片1。由于酸性液体腐蚀封装材料的过程无振动和无作用在芯片上的力，腐蚀性的酸性液体去除第一面封装材料的同时，可避免破坏芯片。
示例性地，所述采用酸性液体对所述第一面的封装材料进行腐蚀，以露出至少一部分所述晶片1，可以采用质量分数大于60%-80%的硫酸溶液、或质量分数大于60%-80%的硝酸溶液、或质量分数大于60%-80%的硫酸溶液与质量分数大于60%-80%的硝酸溶液的混合液，对所述第一面中与所述晶片1位置对应的区域的封装材料进行腐蚀，直至露出所述晶片1的整个背面。上述质量分数范围的酸性液体既可以腐蚀封装材料，也可以保证不腐蚀晶片1。为了能够观测整个晶片1的运行状态，将晶片1的整个背面露出来，便于观测，且只将第一面中与所述晶片1位置对应的区域的封装材料进行腐蚀，可尽可能将第一面中的引脚6保留，便于晶片1的供电。
步骤S02：将所述芯片第二面中与焊盘位置对应的区域的封装材料去除，以露出所述焊盘，其中，所述第一面与所述第二面为所述芯片相对的两面。如附图5，示出了本实施例中，芯片去除第二面中与焊盘位置对应的区域的封装材料后的结构示意图；如附图6为第二面去除与焊盘位置对应的区域的封装材料过程的结构变化示意图。
同样地，为了便于晶片1在芯片封装结构中进行观测，对芯片第二面中与焊盘位置对应的区域的封装材料进行去除，以露出焊盘，便于给焊盘供电。
芯片第二面中与焊盘位置对应的区域的封装材料的去除方法可以采用化学方法或是物理方法，化学方法可以采用腐蚀性的酸性液体对封装材料进行腐蚀，物理方法可以通过钻孔、激光切割等方式对封装材料进行去除。
在一些实施例中，所述将所述芯片第二面中与焊盘位置对应的区域的封装材料去除，以露出所述焊盘，可以采用酸性液体对所述第二面中与所述焊盘位置对应的区域的封装材料进行腐蚀，以露出所述焊盘。由于酸性液体腐蚀封装材料的过程无振动和无作用在芯片上的力，腐蚀性的酸性液体去除所述第二面中与所述焊盘位置对应的区域的封装材料的同时，可避免破坏芯片。
示例性地，所述采用酸性液体对所述第二面中与所述焊盘位置对应的区域的封装材料进行腐蚀，以露出所述焊盘，包括：
采用质量分数大于60%-80%的硫酸溶液、或质量分数大于60%-80%的硝酸溶液、或质量分数大于60%-80%的硫酸溶液与质量分数大于60%-80%的硝酸溶液的混合液，对所述第二面中与所述焊盘位置对应的区域的封装材料进行腐蚀，以露出所述焊盘。上述质量分数范围的酸性液体既可以腐蚀封装材料，也可以保证不腐蚀焊盘。
如附图7，示出了本实施例中芯片在进行失效分析时的结构示意图。
步骤S03：将电路板8与所述第一面的引脚6相连，可通过所述电路板8给所述晶片1供电。
所述电路板8可以是芯片原装的电路板8，电路板8的引脚与芯片的引脚6相对应，将电路板8的引脚与芯片第一面的引脚6相连，在芯片失效分析过程中，通过电路板8给芯片供电，保证芯片的电源供应，电路板8可以与电源相连。
在一些实施例中，所述将电路板8与所述第一面的引脚6相连，可通过所述电路板8给所述晶片1供电，可以将所述电路板8中与所述晶片1对应的区域去除，得到第一电路板；然后，将所述第一电路板引脚与所述第一面的引脚6分别相连，且所述第一电路板与所述第一面紧贴相连。将所述电路板8中与所述晶片1对应的区域去除，以露出晶片1。由于电路板8是芯片原装的电路板8，电路板8的引脚与芯片的引脚6的位置相对应，可以将电路板8与芯片第一面紧贴相连，以使电路板8引脚与芯片引脚6对应的相连，以实现电路的导通，可省去连接电路板8引脚和芯片引脚6的麻烦。
步骤S04：将所述焊盘的引脚6与探针7连接，可通过所述探针7给所述焊盘供电。
示例性地，所述探针7与探针台相连，且所述探针7的材料为金、银或是铜中的至少一种。探针台包括电源，用于给探针7导电，以通过焊盘引脚6给芯片通电。由于探针尺寸为微米级别，人工操作难度大，因此由探针台放大探针操控的视野，且控制探针移动。
同样地，可以通过焊盘中的一些引脚6给芯片进行供电，以便于芯片在失效分析过程中能通电，以进行失效分析。对需要供电的引脚进行供电。此时芯片可以实现正常工作状态，且芯片的晶片1背面也可以进行观察。
步骤S05：观测所述晶片1的运行状态，确定所述芯片的失效模块。
将晶片1的整个背面露出来，且芯片能够正常供电后，可以对晶片1的微小电路进行观测，以分析晶片1中失效模块或失效的具体位置。晶片1中的电路包括多个电路模块，以实现不同的功能。
示例性地，所述观测所述晶片1的运行状态，确定所述芯片的失效模块，可以利用微光显微镜、光学显微镜、和扫描电子显微镜中至少一种观测所述晶片1内电路的运行状态，确定所述芯片的失效模块。失效分析是使用微光显微镜进行观察的。微光显微镜是一种常见定位芯片漏电的工具。其可侦测和定位波长在350nm至1100nm左右的光子，由此确认芯片漏电发生的具体位置。另外，如有需要，失效分析也可以利用其他工具，例如光学显微镜或扫描电子显微镜等。
本申请提供了一种芯片失效分析方法及装置，可以去除所述芯片的第一面的部分封装材料，以露出至少一部分晶片1；接着，将所述芯片第二面中与焊盘位置对应的区域的封装材料去除，以露出所述焊盘；再接着，将电路板8与所述第一面的引脚6相连，可通过所述电路板8给所述晶片1供电；然后，将所述焊盘的引脚与探针7连接，可通过所述探针7给所述焊盘供电；再然后，观测所述晶片1的运行状态，确定所述芯片的失效模块。本申请一方面无需将整个晶片1从芯片封装结构中取出，且可保持芯片第一面的引脚6，便于供电；另一方面，无需对芯片引脚进行重新焊线3，可采用电路板8给晶片1供电，方法简单，且适用于复杂芯片。
可以理解地，本申请通过简单易行的化学腐蚀方法对复杂芯片进行失效分析前预处理，使芯片可以在工作过程中实现晶片1背面观察的需求。而且本方法也提供了为这种预处理后的芯片实施供电的具体方案。本方法便捷高效地实现了与观察芯片晶片1背面相关的失效分析。
如附图8所示，本申请提供了一种芯片失效分析装置，包括：
第一去除单元，用于去除所述芯片的第一面的部分封装材料，以露出至少一部分晶片；
第二去除单元，用于将所述芯片第二面中与焊盘位置对应的区域的封装材料去除，以露出所述焊盘；
第一相连单元，用于将电路板与所述第一面的引脚相连，可通过所述电路板给所述晶片供电；
第二相连单元，用于将所述焊盘的引脚与探针连接，可通过所述探针给所述焊盘供电；
观测单元，用于观测所述晶片的运行状态，确定所述芯片的失效模块。
图9是本申请实施例提供的一种电子设备的结构示意图。在硬件层面，该电子设备包括处理器，可选地还包括内部总线、网络接口、存储器。其中，存储器可能包含内存，例如高速随机存取存储器(Random-Access Memory，RAM)，也可能还包括非易失性存储器（non-volatile memory），例如至少1个磁盘存储器等。当然，该电子设备还可能包括其他业务所需要的硬件。
处理器、网络接口和存储器可以通过内部总线相互连接，该内部总线可以是ISA(Industry Standard Architecture，工业标准体系结构）总线、PCI(PeripheralComponent Interconnect，外设部件互连标准)总线或EISA(Extended Industry StandardArchitecture，扩展工业标准结构）总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示，图9中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。
存储器，用于存放执行指令。具体地，执行指令即可被执行的计算机程序。存储器可以包括内存和非易失性存储器，并向处理器提供执行指令和数据。
在一种可能实现的方式中，处理器从非易失性存储器中读取对应的执行指令到内存中然后运行，也可从其它设备上获取相应的执行指令，以在逻辑层面上形成芯片失效分析装置。处理器执行存储器所存放的执行指令，以通过执行的执行指令实现本申请任一实施例中提供的芯片失效分析方法。
上述如本申请图1所示实施例提供的芯片失效分析装置执行的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器，包括中央处理器（Central Processing Unit，CPU）、网络处理器（Network Processor，NP）等；还可以是数字信号处理器（Digital SignalProcessor，DSP）、专用集成电路（Application Specific Integrated Circuit，ASIC）、现场可编程门阵列（Field－Programmable Gate Array，FPGA）或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
本申请实施例还提出了一种可读介质，该可读存储介质存储有执行指令，存储的执行指令被电子设备的处理器执行时，能够使该电子设备执行本申请任一实施例中提供的芯片失效分析方法，并具体用于执行如图1所示的方法。
前述各个实施例中所述的电子设备可以为计算机。
本领域内的技术人员应明白，本申请的实施例可提供为方法或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例，或软件和硬件相结合的形式。
本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种芯片失效分析方法，应用于封装后的芯片，其特征在于，包括：
去除所述芯片的第一面的部分封装材料，以露出至少一部分晶片；
将所述芯片第二面中与焊盘位置对应的区域的封装材料去除，以露出所述焊盘；
将电路板与所述第一面的引脚相连，可通过所述电路板给所述晶片供电；
将所述焊盘的引脚与探针连接，可通过所述探针给所述焊盘供电；
观测所述晶片的运行状态，确定所述芯片的失效模块；
其中，所述第一面与所述第二面为所述芯片相对的两面。
2.如权利要求1所述的芯片失效分析方法，其特征在于，所述去除所述芯片的第一面的部分封装材料，以露出至少一部分晶片，包括：
采用酸性液体对所述第一面的封装材料进行腐蚀，以露出至少一部分所述晶片。
3.如权利要求2所述的芯片失效分析方法，其特征在于，所述采用酸性液体对所述第一面的封装材料进行腐蚀，以露出至少一部分所述晶片，包括：
采用质量分数大于60%-80%的硫酸溶液、或质量分数大于60%-80%的硝酸溶液、或质量分数大于60%-80%的硫酸溶液与质量分数大于60%-80%的硝酸溶液的混合液，对所述第一面中与所述晶片位置对应的区域的封装材料进行腐蚀，直至露出所述晶片的整个背面。
4.如权利要求1所述的芯片失效分析方法，其特征在于，所述将所述芯片第二面中与焊盘位置对应的区域的封装材料去除，以露出所述焊盘，包括：
采用酸性液体对所述第二面中与所述焊盘位置对应的区域的封装材料进行腐蚀，以露出所述焊盘。
5.如权利要求4所述的芯片失效分析方法，其特征在于，所述采用酸性液体对所述第二面中与所述焊盘位置对应的区域的封装材料进行腐蚀，以露出所述焊盘，包括：
采用质量分数大于60%-80%的硫酸溶液、或质量分数大于60%-80%的硝酸溶液、或质量分数大于60%-80%的硫酸溶液与质量分数大于60%-80%的硝酸溶液的混合液，对所述第二面中与所述焊盘位置对应的区域的封装材料进行腐蚀，以露出所述焊盘。
6.如权利要求1所述的芯片失效分析方法，其特征在于，所述探针与探针台相连，且所述探针的材料为金、银或是铜中的至少一种。
7.如权利要求1所述的芯片失效分析方法，其特征在于，所述将电路板与所述第一面的引脚相连，可通过所述电路板给所述晶片供电，包括：
将所述电路板中与所述晶片对应的区域去除，得到第一电路板；
将所述第一电路板引脚与所述第一面的引脚分别相连，且所述第一电路板与所述第一面紧贴相连。
8.如权利要求1所述的芯片失效分析方法，其特征在于，所述观测所述晶片的运行状态，确定所述芯片的失效模块，包括：
利用微光显微镜、光学显微镜、和扫描电子显微镜中至少一种观测所述晶片内电路的运行状态，确定所述芯片的失效模块。
9.一种芯片失效分析装置，其特征在于，包括：
第一去除单元，用于去除所述芯片的第一面的部分封装材料，以露出至少一部分晶片；
第二去除单元，用于将所述芯片第二面中与焊盘位置对应的区域的封装材料去除，以露出所述焊盘；
第一相连单元，用于将电路板与所述第一面的引脚相连，可通过所述电路板给所述晶片供电；
第二相连单元，用于将所述焊盘的引脚与探针连接，可通过所述探针给所述焊盘供电；
观测单元，用于观测所述晶片的运行状态，确定所述芯片的失效模块。
10.一种电子设备，其特征在于，所述电子设备包括：
处理器；
用于存储所述处理器可执行指令的存储器；
所述处理器，用于从所述存储器中读取所述可执行指令，并执行所述指令以实现上述权利要求1-8任一所述的芯片失效分析方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211654750.1A CN115639460B (zh) | 2022-12-22 | 2022-12-22 | 一种芯片失效分析方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211654750.1A CN115639460B (zh) | 2022-12-22 | 2022-12-22 | 一种芯片失效分析方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115639460A true CN115639460A (zh) | 2023-01-24 |
| CN115639460B CN115639460B (zh) | 2023-03-31 |
Family
ID=84948713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211654750.1A Active CN115639460B (zh) | 2022-12-22 | 2022-12-22 | 一种芯片失效分析方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115639460B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116148642A (zh) * | 2023-04-21 | 2023-05-23 | 上海聚跃检测技术有限公司 | 一种芯片失效分析方法及装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080088972A (ko) * | 2007-03-30 | 2008-10-06 | 주식회사 하이닉스반도체 | 반도체 칩의 불량 분석 방법 |
| CN104319245A (zh) * | 2014-09-19 | 2015-01-28 | 上海华虹宏力半导体制造有限公司 | 检测芯片内部节点电位的方法 |
| CN105206546A (zh) * | 2015-09-10 | 2015-12-30 | 宜特(上海)检测技术有限公司 | 覆晶芯片失效分析方法及电性定位中检测样品的制备方法 |
| CN114280451A (zh) * | 2021-12-20 | 2022-04-05 | 上海季丰电子股份有限公司 | 芯片失效分析的样品制备方法及样品制备设备 |
| CN114371383A (zh) * | 2021-12-20 | 2022-04-19 | 上海季丰电子股份有限公司 | 芯片失效分析的样品制备方法及样品制备设备 |
-
2022
- 2022-12-22 CN CN202211654750.1A patent/CN115639460B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080088972A (ko) * | 2007-03-30 | 2008-10-06 | 주식회사 하이닉스반도체 | 반도체 칩의 불량 분석 방법 |
| CN104319245A (zh) * | 2014-09-19 | 2015-01-28 | 上海华虹宏力半导体制造有限公司 | 检测芯片内部节点电位的方法 |
| CN105206546A (zh) * | 2015-09-10 | 2015-12-30 | 宜特(上海)检测技术有限公司 | 覆晶芯片失效分析方法及电性定位中检测样品的制备方法 |
| CN114280451A (zh) * | 2021-12-20 | 2022-04-05 | 上海季丰电子股份有限公司 | 芯片失效分析的样品制备方法及样品制备设备 |
| CN114371383A (zh) * | 2021-12-20 | 2022-04-19 | 上海季丰电子股份有限公司 | 芯片失效分析的样品制备方法及样品制备设备 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116148642A (zh) * | 2023-04-21 | 2023-05-23 | 上海聚跃检测技术有限公司 | 一种芯片失效分析方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115639460B (zh) | 2023-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115639460B (zh) | 一种芯片失效分析方法及装置 | |
| JP3165158B2 (ja) | Ｃｐｕキャッシュと命令ユニットの並列試験方法及びシステム | |
| CN101553923A (zh) | 边缘连接晶片级叠置 | |
| CN1246201A (zh) | 对准集成电路管芯用的基准 | |
| CN114814542A (zh) | 一种塑封铜键合引线半导体器件的开封方法 | |
| JP3074264B2 (ja) | 半導体装置及びその製造方法及びリードフレーム及びその製造方法 | |
| US6448801B2 (en) | Method and device for supporting flip chip circuitry in analysis | |
| US5670825A (en) | Integrated circuit package with internally readable permanent identification of device characteristics | |
| CN114280451A (zh) | 芯片失效分析的样品制备方法及样品制备设备 | |
| WO1997024763A9 (en) | An integrated circuit package with internally readable permanent identification of device characteristics | |
| TWI240082B (en) | Wafer test method | |
| US6342398B1 (en) | Method of backside emission analysis for BGA packaged IC's | |
| CN114371383A (zh) | 芯片失效分析的样品制备方法及样品制备设备 | |
| JP2894594B2 (ja) | ソルダーバンプを有するノウングッドダイの製造方法 | |
| CN103187239B (zh) | 去除芯片上锡球的方法 | |
| US6239481B1 (en) | Device for removing a flip chip die from packaging | |
| US6127194A (en) | Package removal for FBGA devices | |
| KR100766171B1 (ko) | 웨이퍼 레벨 반도체 패키지 및 그 제조 방법 | |
| KR100744029B1 (ko) | 페키지된 반도체 칩의 디캡 방법 | |
| US9548263B2 (en) | Semiconductor device package for debugging and related fabrication methods | |
| US7250310B1 (en) | Process for forming and analyzing stacked die | |
| US6241907B1 (en) | Method and system for providing a package for decapsulating a chip-scale package | |
| CN110233115B (zh) | 一种晶圆级芯片封装方法及封装结构 | |
| US6368188B1 (en) | Alternate method and device for analysis of flip chip electrical connections | |
| US6106367A (en) | Method and device for analysis of flip chip electrical connections |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240605 Address after: 100000 106A, Floor 1, B-1, Zhongguancun Dongsheng Science Park, 66 Xixiaokou Road, Haidian District, Northern Territory, Beijing Patentee after: ZIGUANG TONGXIN MICROELECTRONICS CO.,LTD. Country or region after: China Address before: No. 1511-06, 15 / F, block D, Tsinghua Tongfang science and technology building, No. 1 courtyard, Wangzhuang Road, Haidian District, Beijing 100083 Patentee before: Beijing Ziguang Xinneng Technology Co.,Ltd. Country or region before: China |