CN1246201A - 对准集成电路管芯用的基准 - Google Patents
对准集成电路管芯用的基准 Download PDFInfo
- Publication number
- CN1246201A CN1246201A CN97181773A CN97181773A CN1246201A CN 1246201 A CN1246201 A CN 1246201A CN 97181773 A CN97181773 A CN 97181773A CN 97181773 A CN97181773 A CN 97181773A CN 1246201 A CN1246201 A CN 1246201A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- benchmark
- circuit lead
- oxide layer
- reference region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/102—Mask alignment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/975—Substrate or mask aligning feature
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Weting (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
在一个实施例中,基准构成为利用激光化学腐蚀通过C4封装的集成电路管芯的背面通过硅衬底暴露。先前描述的基准包括设置于衬底内的浮置扩散区。没有金属接触的氧化层设置于集成电路的基准区内的扩散区之上。金属图形层设置于氧化层之下,提供对准信息。金属图形层构成为在从基准区去掉了硅衬底后通过氧化层可见。阻光区设置于金属图形层和底下的环氧填充层之间,以使过量的光暴露到底层环氧层的危险最小,进而使环氧层由于过量曝光损伤集成电路的危险最小。由于先前所述的基准在氧化层中不包括任何接触,所以,不再需要利用聚焦离子束铣的附加步骤,因此先前所述的基准只需要利用激光化学腐器进行腐蚀暴露。
Description
本发明一般涉及集成电路测试领域,特别涉及集成电路管芯中用于对准和引导穿过集成电路管芯的对准标记。
在一个新设计的集成电路形成于硅衬底上后,必须彻底测试该集成电路,以确保该电路能满足设计要求。必须识别出该集成电路的任何不能正常工作的部分,以便通过修改该集成电路的设计将之解决。已知测试集成电路识别设计中的问题的这种工艺为调试。对集成电路调试和修正了设计中的任何问题后,最终的全功能的集成电路设计用于在制造环境中为用户进行该集成电路的批量生产。
调试工艺期间,必须经常引导到集成电路的某些部位,对某些集成电路节点进行接触,以便例如收集重要的电参数和信息。在对集成电路调试时,有时不可能从集成电路封装或管芯的管脚或焊盘得到所关心的电信号。这种情况下,所关心的电信号位于探针没有连接到的内部集成电路节点处。这种情况下,离子铣集成电路管芯的衬底,以暴露所关心的电节点,允许直接获得信号。自然,重要的是适当的对准集成电路管芯,以便能够精确地定位和确定探针位置。即,由于在离子铣经过如晶体管等重要集成电路元件,不合适定位的孔的离子铣会破坏集成电路管芯,所以必须高度精确地确定探针孔的位置。
为了确保适当地对准和定位集成电路管芯,以便能够准确地确定到将被离子铣的探针位置的航向,在集成电路管芯上直接设置对准标记或基准。图1示出了控制熔塌芯片连接(C4)芯片101的底部的表面图,希望收集来自该芯片的集成电路节点103的电参数。C4封装芯片101包括安装于C4封装113上的集成电路管芯111。集成电路节点103掩埋在集成电路管芯111的表面之下。
为了探测集成电路节点103,必须小心去掉集成电路电路节点103之上的衬底,以便能够暴露集成电路节点103。在离子铣集成电路的衬底前,必须精确地确定集成电路节点103的准确位置。为了精确地确定集成电路节点103的位置,在定位和引导穿过集成电路管芯111时,要在集成电路管芯111上形成基准105、107和109,提供参考点。由于基准105、107和109形成于集成电路管芯111的衬底之下,也必须将它们暴露出来,才能在调试期间接触它们。
图2是基准201的剖面示图。基准201设置于位于集成电路管芯的标记为203和205的虚线之间的基准区中。如图2所示,基准201包括设置于集成电路管芯衬底213中的扩散区207、209和211。钨金属接触215、217和219设置于氧化层221中。金属接触215、217和219分别用于对扩散区207、209和211的电接触。金属图形223设置于氧化层221之下。金属图形223提供定位和引导穿过集成电路管芯期间用的对准信息。环氧层225设置于集成电路管芯之下,将集成电路管芯键合到C4封装上(未示出)。
为了接触用于对准的基准201,必需去掉虚线203和205界定的基准区内的衬底213。目前的技术采用激光化学腐蚀器去掉衬底213的主要部分。激光化学腐蚀过程停止在刚好没到达氧化层221的位置。采用聚焦离子束(FIB)铣装置,去掉向下到达氧化层221的衬底213的最后残余部分。
应注意,由于金属接触215、217和219对激光化学腐蚀特别敏感,所以必须用FIB铣装置铣去衬底213的其余部分。具体说,应注意,如果利用目前的技术总是进行激光化学腐蚀到氧化层221,则在金属接触215、217和219处会发生腐蚀工艺极大加速的问题。这种极大加速是在利用激光化学腐蚀时,金属接触215、217和219以远高于氧化层221的速率被腐蚀的结果。因而,在利用激光化学腐蚀腐蚀接触215、217和219时,会损伤基准201。通过用激光化学腐蚀在不到氧化层221时停止,并完成利用FIB铣装置的基准暴露工艺,可以降低对接触215、217和219的极大腐蚀的危险。在不到氧化层221时停止的要求和用FIB铣装置铣掉衬底213的其余部分的附加步骤,不可避免地会增大暴露基准201所需要的时间。
还应注意,从基准201去掉衬底213后,必须给予基准201以悉心地照料,以防止过量的光暴露到环氧层225。例如,在环氧层225暴露于过量激光的情况下,环氧层225会汽化和膨胀,随后使邻近的衬底破裂,破坏基准和周围的集成电路。
因此,需要一种不需激光化学腐蚀和聚焦离子束铣暴露用于对准集成电路的基准的基准。这种基准应具有只利用激光化学腐蚀即被暴露的能力。这种基准不应具有因氧化层中的金属接触的过分腐蚀而被破坏的危险。另外,这种基准还应具有使因曝光对环氧填料层的损害的危险性最小的能力。
下面将介绍用于对准集成电路管芯的基准。在一个实施例中,基准设置于集成电路管芯的基准区内。扩散区设置于集成电路管芯衬底的基准区内。没有接触的氧化层设置于集成电路管芯的基准区内的扩散区之上。金属图形设置于集成电路管芯的基准区内的氧化层上。从以下的详细介绍、附图和权利要求中,可以更清楚本发明的其它特点和有益之处。
下面利用例子说明本发明,但本发明不限于这些附图。
图1是设置于集成电路管芯中,用于对准集成电路管芯以精确定位所关心的集成电路节点的基准的示图。
图2是现有技术基准的剖面图。
图3是根据本发明的基准的剖面图。
图4是从集成电路管芯的背面看根据本发明教导的基准的示图。
本发明公开了一种用于对准集成电路管芯的基准。在以下介绍中,描述多个具体技术细节以便充分理解本发明。然而,显然,对于所属领域的技术人员来说,实施本发明不必须需要这些具体细节。另一方面,为避免混淆本发明,以下不再具体介绍公知的材料或方法。
本发明的特征在于阻光路径和包含有浮置扩散区但没有金属接触的基准区。本发明包括金属图形层,以提供可在集成电路管芯的调试期间采用的对准信息。在一个实施例中,从基准上清洗和去掉了衬底层后,阻光路径保护C4安装的集成电路管芯中的环氧填料层。本发明的浮置扩散区具有氧化层中的构形,用于与先前所述的基准的金属图形层一起提供附加的对准信息。
图3是本发明教导的基准301的剖面图。基准301形成于设置在图3的虚线303和305间的基准区中的集成电路管芯上。在本发明的一个实施例中,基准301包括浮置于集成电路管芯的衬底313上的扩散区307、309和311。在形成基准301后,如图3所示,在扩散区307、309和311上形成氧化层321。然后形成一金属层,以便在位于图3的虚线303和305间的基准区内的氧化层321上形成金属图形。在基准301内的集成电路管芯之下形成环氧层325,以键合集成电路管芯与底下的C4封装(未示出)。在本发明的一个实施例中,如图3所示,阻光区327设置于虚线303和305间的基准区内的金属图形323和环氧填料层325之间。
基准301构成为通过去掉衬底313及扩散区307、309和311,从集成电路管芯的背面331露出。在本发明的一个实施例中,衬底313及扩散区307、309和311由硅构成,只采用激光化学腐蚀便可以完全去掉整个衬底层313及扩散区307、309和311,向下到达氧化层321。去掉了衬底层313及扩散区307、309和311后,金属图形通过氧化层321可见,用于对准和定位集成电路管芯。
在本发明的一个实施例中,用于去掉衬底层313及扩散区307、309和311的激光化学腐蚀工艺相对于氧化物对硅有高选择性。例如,利用激光化学腐蚀以速率X离子铣掉硅衬底313和扩散区307、309和311。比较而言,氧化层321的氧化物利用相同的激光化学腐蚀工艺,以实际上较慢的速率x/1000铣掉。结果,在利用激光化学腐蚀完全去掉了衬底层313及扩散区307、309和311后,到达氧化层321时,腐蚀有效地停止。
由于氧化层321在位于虚线303和305间的基准区内没有金属接触,所以本发明不会遭受与现有技术中利用激光化学腐蚀到达金属接触时相同的腐蚀工艺极大加速的问题。与现有技术的基准201相反,由于氧化层321没有金属接触,可以采用激光化学腐蚀去掉全部衬底层313及扩散区307、309和311,所以不再需要附加的FIB铣步骤来去掉衬底层313的最后其余部分。
众所周知,现有技术基准201的金属接触215、217和219用于提供调试期间所用的对准信息。然而,应理解,先前介绍的基准301也利用氧化层321上的构形329提供类似的对准信息。具体说,应注意,通过在衬底313中形成浮置扩散区307、309和311,在氧化层321中形成了相应的隆起,进而靠近每个扩散区307、309和311形成构形329。即,通过在基准301中提供浮置扩散区307、309和311,氧化层321中的构形329提供可用于调试期间帮助对准集成电路管芯的信息。因此,氧化层321中的构形329可与金属图形323结合,用于集成电路管芯的对准和穿行。
在本发明的另一实施例中,阻光区327位于金属图形323和环氧填料层325之间。阻光层327保护环氧层325不暴露于过量的光中。如图3所示,阻光区327位于虚线303和305间的基准区内。在本发明的一个实施例中,阻光区327保护C4封装的集成电路管芯中的环氧填料层325,在利用激光化学腐蚀去掉了衬底层313后,免受可穿过氧化层321从集成电路管芯的背面331照射的激光的影响。
图4是从集成电路管芯的背面看本发明教导的基准401的示图。基准401包括扩散区407A、409A、411A、407B、409B和411B,这些扩散区为位于集成电路管芯的衬底(未示出)中的浮置扩散区。扩散区407A、409A、411A、407B、409B和411B皆位于基准区403内。扩散区407A、409A、411A、407B、409B和411B与也设置于扩散区403外并围绕扩散区403的扩散条435耦合在一起,如图4所示。扩散条435耦合到接触437、439、441和443,用于提供与扩散区407A、409A、411A、407B、409B和411B的外部电连接。应理解,金属接触437、439、441和443都设置于基准区403外,如图4所示。利用图4所示的扩散区407A、409A、411A、407B、409B和411B,在氧化层(未示出)中形成构形,其位于扩散区407A、409A、411A、407B、409B和411B与金属图形423之间。
根据本发明的教导,从基准401去掉了衬底及扩散区407A、409A、411A、407B、409B和411B后,金属图形423通过氧化层可见,并提供用于集成电路管芯的对准和穿行信息。阻光区427位于金属423和环氧填料层(未示出)之间。阻光区427保护环氧填料层免受可以通过氧化层从集成电路管芯的背面照射的激光的影响。
应理解,在去除衬底层和扩散区407A、409A、411A、407B、409B和411B时,衬底的全部离子铣皆发生于基准403之内。即,没有激光化学腐蚀发生于基准区403外。因此,金属接触437、439、441和443不会受激光化学腐蚀工艺的任何影响。另外,由于基准区403的边界全部位于光阻区427的边界内,如图4所示,所以,在基准401的氧化层的金属图形423暴露后,阻光区427可以充分地保护底层环氧填料层免受可以通过衬底中的开口照射的激光的影响。
总之,以上介绍的基准消除了现有技术中利用FIB铣装置去除部分衬底的步骤。由于以上介绍的位于扩散区和金属图形间的氧化层没有金属接触,所以不再需要该附加步骤。该步骤的去除极大减少了暴露基准的生产时间,并因而减少了集成电路管芯的整体调试时间。另外,利用本发明的阻光区,可以保护底层环氧填料免受过量光照,降低了调试期间对集成电路管芯的无意伤害。
在上述详细说明中,结合本发明的具体实施例介绍了本发明的方法和装置。然而,显然,在不脱离本发明广义精神和范围的情况下,可以作出各种改形和改变。因而,应识为本说明书和务附图是例示性的,而非限制性的。
Claims (15)
1.一种对准集成电路管芯的基准,该基准设置于集成电路管芯的基准区内,包括:
设置于基准区内集成电路管芯衬底上的扩散区;
设置于扩散区上的氧化层,该层在基准区内没有接触;及
设置于基准区内氧化层上的金属图形。
2.根据权利要求1的基准,还包括设置于金属图形和环氧填料层间的基准区内的阻光区。
3.根据权利要求2的基准,其中集成电路管芯包含于控制熔塌芯片连接(C4)封装的芯片内。
4.根据权利要求1的基准,其中基准构成为从集成电路管芯的背面露出。
5.根据权利要求4的基准,其中基准构成为利用激光化学腐蚀而不用聚焦离子束铣露出。
6.根据权利要求1的基准,其中氧化层包括构成为提供对准信息的构形。
7.根据权利要求1的基准,其中衬底包括硅。
8.根据权利要求1的基准,其中扩散区耦合到设置于基准区外的接触。
9.一种形成对准集成电路管芯的基准的方法,所说基准设置于集成电路管芯的基准区内,所说方法包括以下步骤:
在基准区内的集成电路管芯的衬底内设置扩散区;
在扩散区之上设置氧化层,所说氧化层在基准区内没有接触;及
在基准区内氧化层之上设置金属图形。
10.根据权利要求9的方法,包括在金属图形和环氧填料层间的基准区内设置阻光区的附加步骤。
11.根据权利要求10的方法,其中集成电路管芯包含于控制熔塌芯片连接(C4)封装的芯片内。
12.根据权利要求9的方法,包括从集成电路管芯的背面露出基准的附加步骤。
13.根据权利要求12的方法,其中暴露步骤利用激光化学腐蚀而不用聚焦离子束铣进行。
14.根据权利要求9的方法,其中衬底包括硅。
15.根据权利要求9的方法,包括将扩散区耦合到设置于基准区外的接触的附加步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/771,275 US5942805A (en) | 1996-12-20 | 1996-12-20 | Fiducial for aligning an integrated circuit die |
US08/771,275 | 1996-12-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1246201A true CN1246201A (zh) | 2000-03-01 |
Family
ID=25091287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97181773A Pending CN1246201A (zh) | 1996-12-20 | 1997-12-11 | 对准集成电路管芯用的基准 |
Country Status (9)
Country | Link |
---|---|
US (2) | US5942805A (zh) |
EP (1) | EP0958608A4 (zh) |
KR (1) | KR20000069618A (zh) |
CN (1) | CN1246201A (zh) |
AU (1) | AU5795398A (zh) |
IL (1) | IL130561A0 (zh) |
MY (1) | MY112358A (zh) |
TW (1) | TW365038B (zh) |
WO (1) | WO1998030913A2 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102939565A (zh) * | 2010-02-26 | 2013-02-20 | 密克罗尼克麦达塔公司 | 用于执行与管芯的图案对准的方法和装置 |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823160A (ja) * | 1994-05-06 | 1996-01-23 | Seiko Epson Corp | プリント配線板と電子部品の接続方法 |
US6153891A (en) * | 1994-11-23 | 2000-11-28 | Intel Corporation | Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die |
US6102516A (en) * | 1997-03-17 | 2000-08-15 | Lexmark International, Inc. | Fiducial system and method for conducting an inspection to determine if a second element is properly aligned relative to a first element |
US5904486A (en) * | 1997-09-30 | 1999-05-18 | Intel Corporation | Method for performing a circuit edit through the back side of an integrated circuit die |
US6309897B1 (en) | 1997-09-30 | 2001-10-30 | Intel Corporation | Method and apparatus providing a circuit edit structure through the back side of an integrated circuit die |
US20020014688A1 (en) | 1999-03-03 | 2002-02-07 | Suresh Ramalingam | Controlled collapse chip connection (c4) integrated circuit package which has two dissimilar underfill materials |
US6331446B1 (en) | 1999-03-03 | 2001-12-18 | Intel Corporation | Process for underfilling a controlled collapse chip connection (C4) integrated circuit package with an underfill material that is heated to a partial gel state |
US6528345B1 (en) | 1999-03-03 | 2003-03-04 | Intel Corporation | Process line for underfilling a controlled collapse |
US6373572B1 (en) * | 1999-11-30 | 2002-04-16 | Intel Corporation | Method and apparatus for making and using an improved fiducial for an intergrated circuit |
AU2001240344B2 (en) * | 2000-03-09 | 2004-12-02 | Memjet Technology Limited | Modular printhead alignment system |
AU2005200763B2 (en) * | 2000-03-09 | 2006-04-06 | Silverbrook Research Pty Ltd | Printhead Arrangement System |
AUPQ611000A0 (en) * | 2000-03-09 | 2000-03-30 | Silverbrook Research Pty Ltd | Printhead alignment system |
US6638831B1 (en) | 2000-08-31 | 2003-10-28 | Micron Technology, Inc. | Use of a reference fiducial on a semiconductor package to monitor and control a singulation method |
US6632575B1 (en) | 2000-08-31 | 2003-10-14 | Micron Technology, Inc. | Precision fiducial |
US20030138709A1 (en) * | 2001-11-09 | 2003-07-24 | Burbank Daniel P. | Wafer fabrication having improved laserwise alignment recovery |
US6927174B2 (en) * | 2003-08-12 | 2005-08-09 | Texas Instruments Incorporated | Site-specific method for large area uniform thickness plan view transmission electron microscopy sample preparation |
US7030772B1 (en) * | 2004-04-07 | 2006-04-18 | Advanced Micro Devices, Inc. | Inspection for alignment between IC die and package substrate |
EP2095134B1 (en) | 2006-10-20 | 2017-02-22 | FEI Company | Method and apparatus for sample extraction and handling |
WO2008051937A2 (en) | 2006-10-20 | 2008-05-02 | Fei Company | Method for creating s/tem sample and sample structure |
US7884037B2 (en) * | 2006-12-15 | 2011-02-08 | Kimberly-Clark Worldwide, Inc. | Wet wipe having a stratified wetting composition therein and process for preparing same |
US7880151B2 (en) * | 2008-02-28 | 2011-02-01 | Fei Company | Beam positioning for beam processing |
US7897481B2 (en) * | 2008-12-05 | 2011-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | High throughput die-to-wafer bonding using pre-alignment |
EP2610889A3 (en) | 2011-12-27 | 2015-05-06 | Fei Company | Drift control in a charged particle beam system |
US9437492B2 (en) | 2014-09-29 | 2016-09-06 | Freescale Semiconductor, Inc. | Substrate for alternative semiconductor die configurations |
US9627255B1 (en) | 2015-12-10 | 2017-04-18 | Nxp Usa, Inc. | Semiconductor device package substrate having a fiducial mark |
CN107978576B (zh) | 2016-10-21 | 2023-07-28 | 恩智浦美国有限公司 | 封装半导体器件的衬底互连结构 |
EP3711089A4 (en) | 2018-04-15 | 2021-06-30 | Hewlett-Packard Development Company, L.P. | ALIGNMENT TARGET FOR SHIFT CHIP |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5437474B1 (zh) * | 1968-06-10 | 1979-11-15 | ||
US4381956A (en) * | 1981-04-06 | 1983-05-03 | Motorola, Inc. | Self-aligned buried channel fabrication process |
JPS58132922A (ja) * | 1982-02-01 | 1983-08-08 | Toshiba Corp | 半導体装置の製造方法 |
EP0295065A3 (en) * | 1987-06-10 | 1991-07-03 | Hitachi, Ltd. | Semiconductor integrated circuit device, method of making same or cutting method for same, and cutting system using energy beam for same |
JPH0196920A (ja) * | 1987-10-09 | 1989-04-14 | Fujitsu Ltd | ウエーハの識別方法 |
US5304839A (en) * | 1990-12-04 | 1994-04-19 | At&T Bell Laboratories | Bipolar ESD protection for integrated circuits |
US5241454A (en) * | 1992-01-22 | 1993-08-31 | International Business Machines Corporation | Mutlilayered flexible circuit package |
US5365103A (en) * | 1993-02-25 | 1994-11-15 | Hewlett-Packard Company | Punchthru ESD device along centerline of power pad |
US5712192A (en) * | 1994-04-26 | 1998-01-27 | International Business Machines Corporation | Process for connecting an electrical device to a circuit substrate |
-
1996
- 1996-12-20 US US08/771,275 patent/US5942805A/en not_active Expired - Lifetime
-
1997
- 1997-11-26 US US08/978,535 patent/US6001703A/en not_active Expired - Lifetime
- 1997-12-11 IL IL13056197A patent/IL130561A0/xx unknown
- 1997-12-11 AU AU57953/98A patent/AU5795398A/en not_active Abandoned
- 1997-12-11 WO PCT/US1997/022690 patent/WO1998030913A2/en not_active Application Discontinuation
- 1997-12-11 KR KR1019997005619A patent/KR20000069618A/ko not_active Application Discontinuation
- 1997-12-11 EP EP97954083A patent/EP0958608A4/en not_active Withdrawn
- 1997-12-11 CN CN97181773A patent/CN1246201A/zh active Pending
- 1997-12-18 TW TW086119221A patent/TW365038B/zh active
- 1997-12-20 MY MYPI97006212A patent/MY112358A/en unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102939565A (zh) * | 2010-02-26 | 2013-02-20 | 密克罗尼克麦达塔公司 | 用于执行与管芯的图案对准的方法和装置 |
CN102939565B (zh) * | 2010-02-26 | 2015-08-05 | 密克罗尼克麦达塔公司 | 用于执行与管芯的图案对准的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
WO1998030913A3 (en) | 1998-10-01 |
IL130561A0 (en) | 2000-06-01 |
AU5795398A (en) | 1998-08-03 |
TW365038B (en) | 1999-07-21 |
WO1998030913A2 (en) | 1998-07-16 |
US6001703A (en) | 1999-12-14 |
MY112358A (en) | 2001-05-31 |
KR20000069618A (ko) | 2000-11-25 |
EP0958608A2 (en) | 1999-11-24 |
EP0958608A4 (en) | 2001-03-14 |
US5942805A (en) | 1999-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1246201A (zh) | 对准集成电路管芯用的基准 | |
US5675180A (en) | Vertical interconnect process for silicon segments | |
US6255726B1 (en) | Vertical interconnect process for silicon segments with dielectric isolation | |
US6080596A (en) | Method for forming vertical interconnect process for silicon segments with dielectric isolation | |
US5891761A (en) | Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform | |
KR100294396B1 (ko) | 탐침핀 접촉이 개선된 반도체웨이퍼 검사방법 | |
KR19980079829A (ko) | 기판을 통한 플립 칩 집적회로의 검사 방법 | |
US6124633A (en) | Vertical interconnect process for silicon segments with thermally conductive epoxy preform | |
WO1999009599A2 (en) | Vertical interconnect process for silicon segments with dielectric isolation | |
US7614147B2 (en) | Method of creating contour structures to highlight inspection region | |
JP2001514449A (ja) | 熱伝導性エポキシプリフォームによるシリコンセグメントの垂直相互接続方法 | |
US6002267A (en) | In-line voltage plane tests for multi-chip modules | |
US20040238973A1 (en) | Semiconductor device having alignment post electrode and method of manufacturing the same | |
JP4292041B2 (ja) | 半導体基板、半導体基板の製造方法および半導体装置の製造方法 | |
US11996335B2 (en) | Manufacturing method of semiconductor device | |
US20220293476A1 (en) | Manufacturing method of semiconductor device, semiconductor manufacturing system, and semiconductor device | |
KR100339414B1 (ko) | 반도체 파워 라인 분석용 패드의 형성 방법 | |
US6598217B1 (en) | Method of mounting fabrication-historical data for semiconductor device, and semiconductor device fabricated by such a method | |
US20240006373A1 (en) | Package substrate and method for fabricating chip assembly | |
JP2007158354A (ja) | 半導体装置及びその製造方法 | |
US6674153B2 (en) | Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device | |
KR20000008137A (ko) | 반도체 장치의 테그 패턴 형성방법 | |
JP2874714B2 (ja) | 半導体解析/加工装置 | |
JP2001358144A (ja) | 半導体装置およびその製造方法 | |
CN113097084A (zh) | 一种暴露金属层的方法及电路修补方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |