CN108121933A

CN108121933A - 一种半导体器件及其制备方法、电子装置

Info

Publication number: CN108121933A
Application number: CN201611064784.XA
Authority: CN
Inventors: 高燕
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2016-11-28
Filing date: 2016-11-28
Publication date: 2018-06-05
Anticipated expiration: 2036-11-28
Also published as: CN108121933B

Abstract

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括：提供基底，所述基底包括指纹识别像素区，在所述指纹识别像素区中形成有层间介电层；图案化所述层间介电层，以在所述层间介电层中形成侧壁倾斜的开口；在所述开口和所述层间介电层上共形沉积底部电极，以使所述底部电极中具有侧壁倾斜的第一凹槽图案；依次共形沉积钝化层和焊盘层，以覆盖所述底部电极，同时在所述焊盘层中形成侧壁倾斜的第二凹槽图案。本发明方法可使指纹识别电容器下极板面积增大，从而增大顶层金属和手指指纹间的电容，改善指纹识别灵敏度。

Description

一种半导体器件及其制备方法、电子装置

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。

背景技术

在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路(integrated circuit，IC)技术，3D集成电路(integrated circuit，IC)被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间。

在半导体器件中指纹区的制备变的越来越广泛，如今指纹识别已成为手机标配，市场上出现越来越多的生产指纹识别的厂家，不同的厂家其设计原理也是不一样的，其中基于电容结构方式的指纹识别器得到广泛应用。

其中，电容结构方式的指纹识别器是利用顶层铝和手指指纹间的电容，手指指纹凹凸不平，与顶层铝形成的电容也不一样，电容越大，指纹识别灵敏度越高。

目前指纹识别传感器一般粘贴在陶瓷(蓝宝石、微晶锆)下面。如果能将传感器直接粘贴在玻璃下方(under glass)和屏幕整合在一起，不仅可以简化工艺，节约成本，而且对改善手机外形有非常重要的意义。但一般手机玻璃屏厚度达400um，比陶瓷封装厚一倍左右，严重影响指纹识别的灵敏度。

对于窄边框手机而言，能够将指纹传感器粘贴在玻璃下方对手机外观有非常重要的意义。因此，提高指纹识别的灵敏度使指纹识别和玻璃屏幕能整合在一起至关重要。

但是目前所述指纹识别的灵敏度较低，在实际应用中带来很多不便，因此如何提高指纹识别的灵敏度成为目前需要解决的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供了一种半导体器件的制备方法，所述方法包括：

提供基底，所述基底包括指纹识别像素区，在所述指纹识别像素区中形成有层间介电层；

图案化所述层间介电层，以在所述层间介电层中形成侧壁倾斜的开口；

在所述开口和所述层间介电层上共形沉积底部电极，以使所述底部电极中具有侧壁倾斜的第一凹槽图案；

依次共形沉积钝化层和焊盘层，以覆盖所述底部电极，同时在所述焊盘层中形成侧壁倾斜的第二凹槽图案。

可选地，所述第一凹槽图案为若干相互间隔的孔状凹槽或者若干相互连接的条状凹槽；

所述第二凹槽图案为若干相互间隔的孔状凹槽或者若干相互连接的条状凹槽。

可选地，在所述基底上形成有CMOS器件，在所述CMOS器件上形成有互连结构，形成所述底部电极的方法包括：

图案化所述互连结构顶层中的顶部金属层，以在所述顶部金属层中形成隔离开口并将所述基底定义为指纹识别像素区和位于所述指纹识别像素区外侧的输入输出区；

在所述顶部金属层上形成所述层间介电层，以覆盖所述顶部金属层并填充所述隔离开口；

平坦化所述层间介电层，以得到平整的表面；

图案化所述指纹识别像素区中的所述层间介电层，以在所述层间介电层中形成侧壁倾斜的所述开口并露出所述顶部金属层；

在所述层间介电层上和所述开口的表面上共形沉积底部电极材料层，以覆盖所述层间介电层和所述开口；

去除所述输入输出区中的所述底部电极材料层，以在所述指纹识别像素区中形成所述底部电极。

可选地，所述方法还进一步包括：

图案化所述输入输出区中的所述焊盘层和所述钝化层，以形成测试开口，露出所述顶部金属层；

在所述测试开口中形成测试结构。

可选地，所述平坦化步骤之前所述层间介电层的厚度为5千埃～20千埃，平坦化之后所述层间介电层的厚度为1千埃～10千埃。

可选地，所述底部电极包括Ti和/或TiN。

本发明还提供了一种半导体器件，所述半导体器件包括：

基底；

指纹识别像素区，位于所述基底的中心区域；

底部电极，位于所述指纹识别像素区中，在所述底部电极中形成有侧壁倾斜的第一凹槽图案；

焊盘层，位于所述底部电极的上方，在所述焊盘层中形成有侧壁倾斜的第二凹槽图案；

钝化层，位于所述底部电极和所述顶部电极之间。

可选地，在所述基底上还形成有CMOS器件，在所述CMOS器件上形成有互连结构，所述互连结构与所述底部电极电连接。

可选地，所述互连结构包括交替设置的金属层和通孔，所述底部电极与所述互连结构中的顶部金属层电连接。

可选地，所述半导体器件还包括：

输入输出区，位于所述指纹识别像素区的外侧。

可选地，在所述输入输出区中的所述焊盘层中形成有测试开口，在所述测试开口中形成有测试结构。

可选地，所述底部电极包括Ti和/或TiN。

本发明还提供了一种电子装置，包括上述的半导体器件。

本发明提供了一种半导体器件及其制备方法，在所述方法中在指纹识别像素区域的顶层金属层上，沉积5千埃～20千埃的层间介电层，经过CMP研磨后在指纹识别像素区域定义不同形状的孔状或条状等图案，然后沉积100埃～2000埃的Ti/TiN做为指纹识别器的下极板，凹凸不平的Ti/TiN会比原来平整的铝多出侧面面积，凹槽越多，增加的面积就越大。制作完大面积的下极板后再进行钝化层的制程。通过这种方法可使指纹识别电容器下极板面积增大，从而增大顶层金属和手指指纹间的电容，改善指纹识别灵敏度。

本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，

图1为本发明所述半导体器件制备的过程示意图；

图2为本发明所述半导体器件制备的过程示意图；

图3为本发明所述半导体器件制备的过程示意图；

图4为本发明所述半导体器件制备的过程示意图；

图5为本发明所述半导体器件制备的过程示意图；

图6为本发明所述半导体器件制备的过程示意图；

图7为本发明所述半导体器件制备的过程示意图；

图8为本发明所述半导体器件制备的过程示意图；

图9a-9b为本发明所述半导体器件中所述底部电极的俯视图；

图10为本发明所述半导体器件制备的流程示意图；

图11示出了根据本发明一实施方式的电子装置的示意图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例一

下面参考附图对本发明的半导体器件的制备方法做详细描述，图1为本发明所述半导体器件制备的过程示意图；图2为本发明所述半导体器件制备的过程示意图；图3为本发明所述半导体器件制备的过程示意图；图4为本发明所述半导体器件制备的过程示意图；图5为本发明所述半导体器件制备的过程示意图；图6为本发明所述半导体器件制备的过程示意图；图7为本发明所述半导体器件制备的过程示意图；图8为本发明所述半导体器件制备的过程示意图；图9a-9b为本发明所述半导体器件中所述底部电极的俯视图；图10为本发明所述半导体器件制备的流程示意图。

本发明提供一种半导体器件的制备方法，如图10所示，该制备方法的主要步骤包括：

步骤S1：提供基底，所述基底包括指纹识别像素区，在所述指纹识别像素区中形成有层间介电层；

步骤S2：图案化所述层间介电层，以在所述层间介电层中形成侧壁倾斜的开口；

步骤S3：在所述开口和所述层间介电层上共形沉积底部电极，以使所述底部电极中具有侧壁倾斜的第一凹槽图案；

步骤S4：依次共形沉积钝化层和焊盘层，以覆盖所述底部电极，同时在所述焊盘层中形成侧壁倾斜的第二凹槽图案。

下面，对本发明的半导体器件的制备方法的具体实施方式做详细的说明。

首先，执行步骤一，提供基底101，所述基底上形成有指纹识别像素区，在所述指纹识别像素区中形成有层间介电层。

如图1所示，所述基底101形成有源区，包括NMOS区域以及PMOS区域，所述NMOS区域以及PMOS区域上分别形成有NMOS栅极结构以及PMOS栅极结构。

所述基底101可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)等。

此外，基底101上可以被定义为指纹识别像素区和位于所述指纹识别像素区周围的输入输出区。

进一步，在所述基底101上形成浅沟槽隔离，所述浅沟槽隔离的形成方法可以选用现有技术中常用的方法，例如首先，在基底101上依次形成第一氧化物层和第一氮化物层。接着，执行干法刻蚀工艺，依次对第一氮化物层、第一氧化物层和基底进行刻蚀以形成沟槽。具体地，可以在第一氮化物层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对第一氮化物层进行干法刻蚀，以将图案转移至第一氮化物层，并以光刻胶层和第一氮化物层为掩膜对第一氧化物层和基底进行刻蚀，以形成沟槽。当然还可以采用其它方法来形成沟槽，由于该工艺以为本领域所熟知，因此不再做进一步描述。

进一步，在沟槽内填充浅沟槽隔离材料，以形成浅沟槽隔离结构。具体地，可以在第一氮化物层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第一氮化物层上，以形成具有浅沟槽隔离结构。

在本发明中所述浅沟槽隔离可以将所述基底分为NMOS区域以及PMOS区域。

进一步，在所述NMOS区域形成NMOS栅极，在所述PMOS区域形成PMOS栅极102。

具体地，在所述基底上依次沉积氧化物绝缘层、栅极材料层，然后对所述的氧化物绝缘层、栅极材料层进行刻蚀得到栅极结构。其中，所述氧化物绝缘层可选为二氧化硅，其形成方法可以为沉积二氧化硅材料层或者高温氧化所述基底来形成绝缘层，所述栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨(W)、镍(Ni)或钛(Ti)；导电性金属氮化物层可包括氮化钛(TiN)层；导电性金属氧化物层可包括氧化铱(IrO₂)层；金属硅化物层可包括硅化钛(TiSi)层。

可选地，所述方法还进一步包括在所述NMOS栅极以及PMOS栅极两侧形成偏移侧墙(offset spacer)。所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。在栅极结构两侧形成偏移侧墙的工艺例如化学气相沉积，本实施例中，所述偏移侧墙的厚度可以小到80埃。

在所述NMOS栅极以及PMOS栅极两侧执行LDD离子注入步骤并活化。

具体地，形成轻掺杂源极/漏极(LDD)于NMOS栅极以及PMOS栅极两侧的衬底中。所述形成LDD的方法可以是离子注入工艺或扩散工艺。所述LDD注入的离子类型根据将要形成的半导体器件的电性决定，即形成的器件为NMOS器件，则LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种或组合；若形成的器件为PMOS器件，则注入的杂质离子为硼。根据所需的杂质离子的浓度，离子注入工艺可以一步或多步完成。

可选地，执行完所述LDD之后，还进一步包含热退火的步骤，以激活所述LDD离子，所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体可选为氮气或惰性气体，所述热退火步骤的温度为800-1200℃，可选为1050℃，所述热退火步骤时间为1-300s。

进一步，在所述NMOS栅极结构和所述PMOS栅极结构的偏移侧壁上形成间隙壁。

具体地，在所形成的偏移侧墙上形成间隙壁(Spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一个优化实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在基底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。

在栅极的每个侧壁上形成间隙壁，包括氮化物、氧氮化物或它们的组合，是通过沉积和刻蚀形成的。间隙壁结构可以具有不同的厚度，但从底表面开始测量，间隙壁结构的厚度通常为10到30nm。需要说明的是，间隙壁是可选的而非必需的，其主要用于在后续进行蚀刻或离子注入时保护栅极结构的侧壁不受损伤。

进一步，执行源漏注入，以在NMOS栅极结构和所述PMOS栅极结构两侧的衬底中形成源漏区。

进一步，在所述栅极结构上形成其他半导体元件，例如在该实施例中在所述源漏和/或栅极上交替的形成通孔104和金属层103，以形成互连结构。

可选地，所述通孔可以选用硅通孔，所述金属层可以选用常规的金属层并不局限于某一种，其中所述硅通孔以及所述金属层的形成方法可以选用常规的方法。

在所述互连结构中位于最顶层的为顶部金属层105，图案化所述互连结构顶层的顶部金属层105，以在所述顶部金属层中形成开口并将所述顶部金属层分割为相互间隔的部分，从而将所述基底划分为指纹识别像素区和位于所述指纹识别像素区周围的输入输出区，如图1所示。

在所述顶部金属层上形成所述层间介电层106，以覆盖所述顶部金属层并填充所述开口，如图2所示。

其中，在本发明的实施例中所述层间介电层可以使用例如SiO₂、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。层间介电层还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。

其中所述层间介电层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。

然后对层间介电层106进行平坦化处理，如图3所示。所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。以使所述层间介电层平整。

所述平坦化步骤之前所述层间介电层的厚度为5千埃～20千埃，平坦化之后所述层间介电层的厚度为1千埃～10千埃。

执行步骤二，图案化所述层间介电层，以在所述层间介电层中形成侧壁倾斜的开口。

具体地，如图4所示，对所述层间介电层进行图案化的方法包括但不局限于以下步骤：

首先在所述层间介电层形成图案化的光刻胶层或者有机分布层(Organicdistribution layer,ODL)，含硅的底部抗反射涂层(Si-BARC)以及位于顶部的图案化了的光刻胶层(图中未示出)，其中所述光刻胶上的图案定义了所述开口的图案，然后以所述光刻胶层为掩膜层蚀刻所述有机分布层、底部抗反射涂层形成所述开口图案，然后以所述有机分布层、底部抗反射涂层为掩膜，蚀刻所述层间介电层，以形成所述开口，如图4所示。

其中，所述开口图案为若干相互间隔的孔状开口或者若干相互连接的条状开口，所述条状开口可以为若干条状开口任意组合形成的图案，如图9a和9b所示。

其中，所述孔状开口为若干孔按照相同的间距规则的排列成正方形或矩形，或者其他任何图形，从而形成孔状开口阵列。

其中，所述条状开口可以为直线形的开口或者折线形开口，例如可以形成波形图类似的形状，所述条状开口的弯曲方向以及连接后的形状均不做限定，只要能够增加电极的面积即可。

执行步骤三，在所述层间介电层上和所述开口的表面上共形沉积底部电极材料层，以覆盖所述层间介电层和所述开口。

具体地，如图5所示，沉积底部电极材料层，以覆盖所述指纹识别像素区和位于所述指纹识别像素区周围的输入输出区。

其中，所述底部电极材料层使用Ti和/或TiN，所述底部电极材料层的厚度为100埃～1000埃。

其中，所述底部电极材料层的沉积方法为共形沉积，即沉积厚度均一的底部电极材料层，以在所述底部电极材料层中形成与所述开口图案相对应的第一凹槽图案。

由于所述开口的设置，在所述开口以及所述层间介电层上共形沉积底部电极材料层之后，会在所述底部电极材料层中形成所述第一凹槽图案，其中，所述第一凹槽图案的侧壁倾斜。

所述第一凹槽图案为若干相互间隔的孔状开口或者若干相互连接的条状开口，所述条状开口可以为若干条状开口任意组合形成的图案，如图9a和9b所示。

进一步，所述凹槽图案可以为任意的图案，所述凹槽图案可以由横向和竖直的凹槽任意接合连通组成的图案，此外，还可以是沿曲线蜿蜒曲折的图案，可以是开放式的也可以为闭合的图案。

在本申请中所述图案的形状没有任何的限制，只要能够增加底部电极的表面积即可。

在指纹识别像素区域的顶部金属层上制作凹凸不平的金属层(例如Ti/TiN)做为指纹识别器的下极板就可以增大焊盘层和手指指纹间的电容，改善指纹识别灵敏度。

执行步骤四，图案化所述底部电极材料层，去除所述输入输出区中的所述底部电极材料层，以在所述指纹识别像素区中形成所述底部电极107。

如图6所示，在该步骤中，首先在底部电极材料层上形成光刻胶层，然后对所述光刻胶层进行曝光显影，露出所述输入输出区中的所述层间介电层，然后以所述光刻胶层为掩膜蚀刻所述底部电极材料层。

执行步骤五，依次共形沉积钝化层和焊盘层，以覆盖所述底部电极同时在所述焊盘层中形成侧壁倾斜的第二凹槽图案。

具体地，如图7和图8所示，在所述底部电极上形成钝化层108和/或焊盘层109，以覆盖所述底部电极。

在该步骤中所述钝化层108可以选用等离子增强氮化硅层PESIN层、等离子增强正硅酸乙酯PETEOS层、SiN层以及正硅酸乙酯TEOS层中的一种或多种的组合，在本发明中，所述钝化层108为上述各种材料的组合，所述钝化层包括依次层叠的PESIN层、PETEOS层、SiN层和TEOS层。

可选地，所述钝化层的厚度为6千埃。

可选地，所述钝化层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。

进一步，所述焊盘金属层可以为SiN层，在本发明中所述焊盘金属层的厚度为6千埃。

其中，所述焊盘层为共形沉积，由于所述开口的设置，在沉积所述底部电极和所述钝化层之后共形沉积焊盘层，会在所述焊盘层中形成所述第二凹槽图案，其中，所述第二凹槽图案的侧壁倾斜。

所述第二凹槽图案为若干相互间隔的孔状开口或者若干相互连接的条状开口，所述条状开口可以为若干条状开口任意组合形成的图案，如图9a和9b所示。

进一步，所述第二凹槽图案可以为任意的图案，所述凹槽图案可以由横向和竖直的凹槽任意接合连通组成的图案，此外，还可以是沿曲线蜿蜒曲折的图案，可以是开放式的也可以为闭合的图案。

凹凸不平的焊盘层其侧面积可以增加电容，而指纹和顶层金属的距离>100μm，可以基本视为不变，进而改善指纹识别灵敏度。

执行步骤六，图案化所述钝化层和/或所述焊盘层，以形成开口，露出所述顶部金属层。

如图8所示，具体的图案化方法可以选用本领域常用的方法，并不局限于某一种。

至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。

在所述方法中在指纹识别像素区域的顶层金属层上，沉积5千埃～20千埃的层间介电层，经过CMP研磨后在指纹识别像素区域定义不同形状的孔状或条状等图案，然后沉积100埃～2000埃的Ti/TiN做为指纹识别器的下极板，凹凸不平的Ti/TiN会比原来平整的铝多出侧面面积，凹槽越多，增加的面积就越大。制作完大面积的下极板后再进行钝化层的制程。通过这种方法可使指纹识别电容器下极板面积增大，从而增大顶层金属和手指指纹间的电容，改善指纹识别灵敏度。

实施例二

本发明还提供了一种半导体器件，所述半导体器件包括：

基底；

指纹识别像素区，位于所述基底的中心区域；

钝化层，位于所述底部电极和所述顶部电极之间。

所述基底101形成有指纹识别像素区和位于所述指纹识别像素区周围的输入输出区，在所述指纹识别像素区中包括NMOS区域以及PMOS区域，所述NMOS区域以及PMOS区域上分别形成有NMOS栅极结构以及PMOS栅极结构。

进一步，在所述基底101上形成有浅沟槽隔离，以将所述基底分为NMOS区域以及PMOS区域。

在所述NMOS区域形成有NMOS栅极，在所述PMOS区域形成PMOS栅极102。

在所述NMOS栅极以及PMOS栅极两侧形成有偏移侧墙(offset spacer)。

在所述NMOS栅极以及PMOS栅极两侧形成有轻掺杂源极/漏极(LDD)于NMOS栅极以及PMOS栅极两侧的衬底中。进一步，在所述NMOS栅极结构和所述PMOS栅极结构的偏移侧壁上形成有间隙壁。所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。

在NMOS栅极结构和所述PMOS栅极结构两侧的衬底中形成有源漏区。

进一步，在所述栅极结构上形成有其他半导体元件，例如在该实施例中在所述源漏和/或栅极上交替的形成有通孔104和金属层103，以形成互连结构。

在所述互连结构中位于最顶层的为顶部金属层105在所述顶部金属层中形成有开口并将所述顶部金属层分割为相互间隔的部分，从而将所述基底划分为指纹识别像素区和位于所述指纹识别像素区周围的输入输出区。

在所述层间介电层中形成有侧壁倾斜的开口。

在所述层间介电层上和所述开口的表面上共形形成有底部电极，以覆盖所述层间介电层上和所述开口。

其中，所述底部电极使用Ti和/或TiN，所述底部电极的厚度为100埃～1000埃。

其中，所述底部电极的沉积方法为共形沉积，以在所述底部电极中形成与所述开口图案相对应的第一凹槽图案。

在所述底部电极上共形沉积有钝化层和焊盘层，以覆盖所述底部电极同时在所述焊盘层中形成侧壁倾斜的第二凹槽图案。

可选地，所述钝化层的厚度为6千埃。

在所述输入输出区中的所述焊盘层中形成有开口，在所述开口中形成有测试结构。

本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。

实施例三

本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件。

该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。

由于包括的半导体器件件具有更高的性能，该电子装置同样具有上述优点。

其中，图3示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。

其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的制备方法所制得的半导体器件，所述半导体器件包括：基底；指纹识别像素区，位于所述基底的中心区域；底部电极，位于所述指纹识别像素区中，在所述底部电极中形成有侧壁倾斜的第一凹槽图案；焊盘层，位于所述底部电极的上方，在所述焊盘层中形成有侧壁倾斜的第二凹槽图案；钝化层，位于所述底部电极和所述顶部电极之间。

本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims

1.一种半导体器件的制备方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述第一凹槽图案为若干相互间隔的孔状凹槽或者若干相互连接的条状凹槽；

3.根据权利要求1所述的方法，其特征在于，在所述基底上形成有CMOS器件，在所述CMOS器件上形成有互连结构，形成所述底部电极的方法包括：

平坦化所述层间介电层，以得到平整的表面；

4.根据权利要求3所述的方法，其特征在于，所述方法还进一步包括：

在所述测试开口中形成测试结构。

5.根据权利要求3所述的方法，其特征在于，所述平坦化步骤之前所述层间介电层的厚度为5千埃～20千埃，平坦化之后所述层间介电层的厚度为1千埃～10千埃。

6.根据权利要求1所述的方法，其特征在于，所述底部电极包括Ti和/或TiN。

7.一种半导体器件，其特征在于，所述半导体器件包括：

基底；

指纹识别像素区，位于所述基底的中心区域；

钝化层，位于所述底部电极和所述顶部电极之间。

8.根据权利要求7所述的半导体器件，其特征在于，所述第一凹槽图案为若干相互间隔的孔状凹槽或者若干相互连接的条状凹槽；

9.根据权利要求7所述的半导体器件，其特征在于，在所述基底上还形成有CMOS器件，在所述CMOS器件上形成有互连结构，所述互连结构与所述底部电极电连接。

10.根据权利要求9所述的半导体器件，其特征在于，所述互连结构包括交替设置的金属层和通孔，所述底部电极与所述互连结构中的顶部金属层电连接。

11.根据权利要求7所述的半导体器件，其特征在于，所述半导体器件还包括：

输入输出区，位于所述指纹识别像素区的外侧。

12.根据权利要求11所述的半导体器件，其特征在于，在所述输入输出区中的所述焊盘层中形成有测试开口，在所述测试开口中形成有测试结构。

13.根据权利要求7所述的半导体器件，其特征在于，所述底部电极包括Ti和/或TiN。

14.一种电子装置，其特征在于，包括权利要求7至13之一所述的半导体器件。