KR19990011236A - 반도체장치의 다층배선 형성방법 - Google Patents
반도체장치의 다층배선 형성방법 Download PDFInfo
- Publication number
- KR19990011236A KR19990011236A KR1019970034250A KR19970034250A KR19990011236A KR 19990011236 A KR19990011236 A KR 19990011236A KR 1019970034250 A KR1019970034250 A KR 1019970034250A KR 19970034250 A KR19970034250 A KR 19970034250A KR 19990011236 A KR19990011236 A KR 19990011236A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- interlayer insulating
- metal wiring
- insulating layer
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치의 다층배선 형성방법에 관한 것으로서 기판 상에 제 I 층간절연층을 형성하는 공정과, 상기 제 1 층간절연층 상에 소정 패턴의 제 1 금속배선층을 형성하고 상기 제 1 금속배선층 상의 소정 부분에 식각정지층을 형성하는 공정과, 상기 기판 상에 상기 상기 제 1 금속배선층 및 상기 식각정지층을 덮도록 제 2 층간절연층을 형성하고 상기 제 2 층간절연층 상에 소정 패턴의 제 2 금속배선층을 형성하는 공정과, 상기 제 3층간절연층, 제 2 금속배선층 및 제 2 층간절연층을 패터닝하여 상기 제 2금속배선층의 패터닝된 측면과 상기 제 1 금속배선층을 노출시키되 상기 층간절연층이 형성된 부분의 제 1 금속배선층이 노출시키지 않는 접촉구를 형성하는 공정과, 상기 접촉구 내에 상기 제 2 및 제 1 금속배선층과 접촉되어 전기적으로 연결되는 플러그를 형성하는 공정과, 상기 제 3 층간절연층상에 상기 플러그와 선택적으로 연결되는 제 3 금속배선층을 형성하는 공정을 구비한다. 따라서, 금속배선층을 노출시키는 접촉구를 한번의 포토리쏘그래피 방법으로 패터닝하여 형성하며, 또한, 접촉구 내에 다수의 금속배선층과 접촉되어 전기적으로 연결되는 플러그를 한번에 형성하므로 공정이 단순해진다.
Description
본 발명은 반도체장치의 다층배선 형성방법에 관한 것으로서, 특히, 공정이 단순하고 고집적에 유리한 반도체장치의 다층배선 형성방법에 관한 것이다.
반도체장치가 고집적화 됨에 따라 각 소자들 사이에 전기적으로 접속하는 금속배선도 다층화되어야 한다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 다층배선 형성방법을 도시하는 공정도이다.
도 1a를 참조하면, 기판(10) 표면의 제 1 층간절연층(11)을 형성하고, 이 제 1 층간절연층(11) 상에 금속을 증착한 후 포토리쏘그래피(photolitho-graphy) 방법으로 패터닝하여 제 1 금속배선층(13)을 형성한다. 그리고, 제 1 층간절연층(11) 상에 제 1 금속배선층(13)을 덮도록 제 2 층간절연층(15)을 형성한 후 패터닝하여 제 1 금속배선층(13)의 소정 부분을 노출시키는 제 1 접촉구(17)를 형성한다.
도 1b를 참조하면, 제 2 층간절연층(15) 상에 제 1 접촉구(17)를 채우도록 금속을 증착한 후 제 2 층간절연층(15)의 표면이 노출되도록 에치백하여 제 1 접촉구(17) 내에 제 1 금속배선층(13)과 접촉되어 전기적으로 연결되는 제 1 플러그(19)를 형성한다. 그리고, 제 2 층간절연층(15) 상에 금속을 증착한 후 포토리쏘그래피 방법으로 패터닝하여 제 1 플러그(19)와 선택적으로 연결되는 제 2 금속배선층(21)을 형성한다.
도 1c를 참조하면, 제 2 층간절연층(15) 상에 제 2 금속배선층(21)을 덮도록 제 3 층간절연층(23)을 형성한 후 패터닝하여 제 2 금속배선층(21)의 소정 부분을 노출시키는 제 2 접촉구(25)를 형성한다.
도 1d를 참조하면, 제 3 층간절연층(23) 상에 제 2 접촉구(25)를 채우도록 금속을 증착한 후 제 3 층간절연층(23)의 표면이 노출되도록 에치백하여 제 2 접촉구(25) 내에 제 2 금속배선층(21)과 접촉되어 전기적으로 연결되는 제 2 플러그(27)를 형성한다. 그리고, 제 3 층간절연층(23) 상에 금속을 증착한 후 포토리쏘그래피 방법으로 패터닝하여 제 2 플러그(27)와 선택적으로 연결되는 제 3 금속배선층(29)을 형성한다.
상술한 바와 같이 종래 기술에 따른 반도체기판의 다층배선 형성방법은 소정 배선층을 형성하고 층간절연층을 형성한 후, 이 층간절연층에 접촉구 및 플러그를 형성하고 이후의 배선층을 형성한다.
그러나, 상술한 바와 같이 종래 기술은 배선층 사이의 접촉구를 형성하기 위한 다수의 포토리쏘그래피 공정과 다수의 플러그 형성 공정이 필요하므로 제조 공정이 증가되는 문제점이 있었다.
따라서, 본 발명의 목적은 배선층 사이의 접촉구 및 플러그를 동시에 형성하여 제조 공정을 감소시킬 수 있는 반도체장치의 다층배선 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 다층배선 형성방법은 기판 상에 제 1 층간절연층을 형성하는 공정과, 상기 제 1 층간절연층 상에 소정 패턴의 제 1 금속배선층을 형성하고 상기 제 1 금속배선층 상의 소정 부분에 식각정지층을 형성하는 공정과, 상기 기판 상에 상기 제 1 금속배선층 및 상기 식각정지층을 덮도록 제 2 층간절연층을 형성하고 상기 제 2 층간절연층 상에 소정 패턴의 제 2 금속배선층을 형성하는 공정과, 상기 제 3 층간절연층, 제 2 금속배선층 및 제 2 층간절연층을 패터닝하여 상기 제 2 금속배선층의 패터닝된 측면과 상기 제 1 금속배선층을 노출시키되 상기 층간절연층이 형성된 부분의 제 1 금속배선층이 노출시키지 않는 접촉구를 형성하는 공정과, 상기 접촉구 내에 상기 제 2 및 제 1 금속배선층과 접촉되어 전기적으로 연결되는 플러그를 형성하는 공정과, 상기 제 3 층간절연층 상에 상기 플러그와 선택적으로 연결되는 제 3 금속배선층을 형성하는 공정을 구비한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체장치의 다층배선 형성방법을 도시하는 공정도
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 다층배선 형성방법을 도시하는 공정도
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 다층배선 형성방법을 도시하는 공정도이다.
도 2a를 참조하면, 기판(31) 상에 산화실리콘 등을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하여 제 1층간절연층(33)을 형성한다. 그리고, 제 1 층간절연층(33) 상에 CVD 방법 또는 스퍼터링 방법 등으로 알루미늄 등의 금속을 증착한 후 포토리쏘그래피 방법으로 패터닝하여 제 1 금속배선층(35)을 형성한다. 제 1 층간절연층(33) 상에 제 1 층간절연층(33)을 이루는 산화실리콘과 식각선택비가 다른 질화실리콘을 CVD 방법으로 제 1 금속배선층(35)을 덮도록 증착하고 패터닝하여 제 1 금속배선층(35)의 소정 부분을 덮는 식각정지층(37)을 형성한다.
도 2b를 참조하면, 제 1 층간절연층(33) 상에 산화실리콘 등을 CVD 방법으로 제 1 금속배선층(35) 및 식각정지층(37)을 덮도록 증착하여 제 2 층간절연층(39)을 형성한다. 그리고, 제 2 층간절연층(39) 상에 제 1 금속배선층(35)과 같이 알루미늄 등의 금속을 CVD 방법 또는 스퍼터링 방법 등으로 알루미늄 등의 금속을 증착한 후 포토리쏘그래피 방법으로 패터닝하여 제 1 금속배선층(41)을 형성한다. 제 2 층간절연층(39) 상에 산화실리콘 등을 CVD 방법으로 제 2 금속배선층(41)을 덮도록 증착하여 제 3 층간절연층(43)을 형성한다.
제 3 층간절연층(43), 제 2 금속배선층(41) 및 제 2 층간절연층(39)을 패터닝하여 접촉구(45)를 형성한다. 상기에서, 접촉구(45)를 제 3 층간절연층(43), 제 2 금속배선층(41) 및 제 2 층간절연층(39)을 순차적으로 이방성 식각을 이용하는 포토리쏘그래피 방법으로 패터닝하여 형성하는데, 접촉구(45)에 의해 제 2 금속배선층(41)은 식각된 측면이 노출된다. 그리고, 제 2 층간절연층(39) 식각시 제 1 금속배선층(35)의 소정 부분을 덮는 식각정지층(37)은 식각선택비가 다르므로 식각되지 않는다. 그러므로, 접촉구(45)는 제 1 금속배선층(35)의 필요한 소정 부분만 노출시키고 다른 부분은 식각정지층(37)에 의해 노출시키지 않는다. 상기에서 접촉구(45)를 한번의 포토리쏘그래피 방법으로 패터닝하여 형성하므로 공정이 간단해진다.
도 2c를 참조하면, 제 3 층간절연층(43) 상에 접촉구(45)를 채우도록 텅스텐 등의 금속을 증착한 후 제 3 층간절연층(43)의 표면이 노출되도록 에치백하여 접촉구(45) 내에 제 2 및 제 1 금속배선층(41)(35)과 접촉되어 전기적으로 연결되는 플러그(47)를 형성한다. 이 때, 플러그(47)는 제 2 금속배선층(41)의 식각된 측면과 접촉되며, 제 1 금속배선층(35)과 식각정지층(37)이 형성되지 않아 노출된 표면과 접촉된다.
상기에서 플러그(47)를 한번에 형성하므로 공정이 단순해진다.
도 2d를 참조하면, 제 3 층간절연층(43) 상에 알루미늄 등의 금속을 증착한 후 포토리쏘그래피 방법으로 패터닝하여 플러그(49)와 선택적으로 연결되는 제 3 금속배선층(49)을 형성한다.
따라서, 본 발명은 금속배선층을 노출시키는 접촉구를 한번의 포토리쏘그래피 방법으로 패터닝하여 형성하며, 또한, 접촉구 내에 다수의 금속배선층과 접촉되어 전기적으로 연결되는 플러그를 한번에 형성하므로 공정이 단순해지는 잇점이 있다.
Claims (2)
- 기판 상에 제 1 층간절연층을 형성하는 공정과, 상기 제 1 층간절연층 상에 소정 패턴의 제 1 금속배선층을 형성하고 상기 제 1 금속배선층 상의 소정 부분에 식각정지층을 형성하는 공정과, 상기 기판 상에 상기 상기 제 1 금속배선층 및 상기 식각정지층을 덮도록 제 2 층간절연층을 형성하고 상기 제 2 층간절연층 상에 소정 패턴의 제 2 금속배선층을 형성하는 공정과, 상기 제 3 층간절연층, 제 2 금속배선층 및 제 2 층간절연층을 패터닝하여 상기 제 2 금속배선층의 패터닝된 측면과 상기 제 1 금속배선층을 노출시키되 상기 층간절연층이 형성된 부분의 제 1 금속배선층이 노출시키지 않는 접촉구를 형성하는 공정과, 상기 접촉구 내에 상기 제 2 및 제 1 금속배선층과 접촉되어 전기적으로연결되는 플러그를 형성하는 공정과, 상기 제 3 층간절연층 상에 상기 플러그와 선택적으로 연결되는 제 3 금속배선층을 형성하는 공정을 구비하는 반도체장치의 다층배선 형성방법.
- 청구항 1에 있어서, 상기 식각방지층을 질화실리콘으로 형성하는 반도체장치의 다층배선 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034250A KR19990011236A (ko) | 1997-07-22 | 1997-07-22 | 반도체장치의 다층배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034250A KR19990011236A (ko) | 1997-07-22 | 1997-07-22 | 반도체장치의 다층배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990011236A true KR19990011236A (ko) | 1999-02-18 |
Family
ID=66039981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970034250A KR19990011236A (ko) | 1997-07-22 | 1997-07-22 | 반도체장치의 다층배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990011236A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539576B1 (ko) * | 1999-08-09 | 2005-12-29 | 매그나칩 반도체 유한회사 | 다층 메탈 배선의 형성 방법 |
| KR100773461B1 (ko) * | 2004-08-31 | 2007-11-05 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체장치용 패키지기판, 및 반도체장치 |
-
1997
- 1997-07-22 KR KR1019970034250A patent/KR19990011236A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100539576B1 (ko) * | 1999-08-09 | 2005-12-29 | 매그나칩 반도체 유한회사 | 다층 메탈 배선의 형성 방법 |
| KR100773461B1 (ko) * | 2004-08-31 | 2007-11-05 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체장치용 패키지기판, 및 반도체장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0124644B1 (ko) | 반도체소자의 다층금속배선의 형성방법 | |
| KR20000022840A (ko) | 매입배선구조 및 그 형성방법 | |
| US5686358A (en) | Method for forming a plug in a semiconductor device | |
| KR19990011236A (ko) | 반도체장치의 다층배선 형성방법 | |
| KR100539576B1 (ko) | 다층 메탈 배선의 형성 방법 | |
| KR100418920B1 (ko) | 반도체소자의배선형성방법 | |
| KR100249389B1 (ko) | 비아 홀의 형성 방법 | |
| KR19990062003A (ko) | 반도체장치의 다층 금속배선 형성방법 | |
| KR100422912B1 (ko) | 반도체 소자의 접촉부 및 그 형성 방법 | |
| KR100480890B1 (ko) | 반도체 장치의 커패시터의 제조방법 | |
| KR100372817B1 (ko) | 반도체 소자의 금속 배선 콘택 방법 | |
| KR100447982B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100365936B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR100198653B1 (ko) | 반도체 소자의 금속배선방법 | |
| KR100265972B1 (ko) | 반도체장치의다층배선형성방법 | |
| KR20070065035A (ko) | 반도체 장치의 제조방법 | |
| KR100641484B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100414951B1 (ko) | 반도체소자의플러그형성방법 | |
| KR100383084B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR0172725B1 (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| KR100365937B1 (ko) | 구리금속배선형성방법 | |
| KR19990057891A (ko) | 반도체 장치의 스택 콘택 형성방법 | |
| KR20000028094A (ko) | 반도체 장치의 배선 형성방법 | |
| KR20010003458A (ko) | 반도체 소자의 배선 형성방법 | |
| JPH04237151A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |