JPH06326109A - 半導体装置のパッド構造およびそれを用いた特性試験方法 - Google Patents

半導体装置のパッド構造およびそれを用いた特性試験方法

Info

Publication number
JPH06326109A
JPH06326109A JP13681693A JP13681693A JPH06326109A JP H06326109 A JPH06326109 A JP H06326109A JP 13681693 A JP13681693 A JP 13681693A JP 13681693 A JP13681693 A JP 13681693A JP H06326109 A JPH06326109 A JP H06326109A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
bump electrode
wiring
passivation film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13681693A
Other languages
English (en)
Inventor
Takuji Osumi
卓史 大角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP13681693A priority Critical patent/JPH06326109A/ja
Publication of JPH06326109A publication Critical patent/JPH06326109A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【目的】 本発明は、パッドに対するバンプ電極の形成
位置を特定することで、バンプ電極を形成する前後に特
性試験が行え、かつバンプ電極どうしの短絡がないパッ
ド構造を提供し、それを用いた試験方法を提供する。 【構成】 配線13を接続したもので基板11上に形成した
パッド12と、それを覆う状態に形成したパッシベーショ
ン膜14と、パッド12上のパッシベーション膜14に設けた
開口部15とよりなる半導体装置のパッド構造であって、
バンプ電極16(16a)を隣り合うバンプ電極16(16b) と間
隔を置いて、少なくとも配線13を接続する側のパッド12
の露出している部分を覆う状態に設けたものである。そ
してバンプ電極16を形成する前に試験装置の探針(図示
せず)をパッド12に接触させて、半導体装置の特性試験
を行い、バンプ電極16を形成した後に試験装置の探針を
バンプ電極16に接触させて半導体装置の特性を評価す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造工程
において、当該半導体装置の特性値を計測するのに用い
る半導体装置のパッド構造およびそれを用いた特性試験
方法に関するものである。
【0002】
【従来の技術】従来の半導体装置には、製品となる集積
回路とこの集積回路を形成するプロセス中にその特性を
測定するための評価用素子とが設けられている。またこ
の半導体装置のパッドにはバンプ電極が形成される。
【0003】通常、パッドを形成した後、パッシベーシ
ョン膜を成膜し、続いてパッド上のパッシベーション膜
に開口部を形成する。そして、開口部よりパッドに特性
試験装置の探針を接触させて、例えば当該半導体装置の
電気的特性を評価する。
【0004】次いで、バンプ電極の下地金属層を形成し
た後、ホトリソグラフィー技術とめっき技術によって、
バンプ電極を形成する。その後、バンプ電極をエッチン
グマスクにしたエッチングによって、露出している下地
金属層をエッチングする。このエッチングでは、下地金
属層とともにパッドもエッチングされるので、バンプ電
極と配線とを接続する状態にするために、開口部を覆う
状態にバンプ電極を形成していた。その後、バンプ電極
に探針を当てて、例えば電気的特性を評価する特性試験
を行っていた。
【0005】
【発明が解決しようとする課題】しかしながら、図4に
示すように、パッド61上のパッシベーション膜62に
設けた開口部63を覆う状態にバンプ電極64を形成し
た場合には、バンプ電極64が大きな面積を占める。こ
のようにバンプ電極64の占有面積が大きくなって、し
かもチップサイズを変えない場合には、隣り合う状態に
設けた別のバンプ電極74と短絡することになる。
【0006】そこで図5の(1)に示すように、バンプ
電極64,74間の距離を十分に取るために、パッド6
1,71上のパッシベーション膜62に形成される開口
部63,73を小さく形成すると、下地金属層(図示せ
ず)をエッチングする際に、バンプ電極64で開口部6
3が覆われ、バンプ電極74で開口部73が覆われるの
で、パッド61,71がエッチングされるのは防げる。
【0007】しかしながら、図5の(2)に示すよう
に、開口部63(または開口部73)が小さいために、
それらの側周のパッシベーション膜62に、特性試験装
置(図示せず)の探針81が当たって、探針81をパッ
ド61(またはパッド71)に接触させることができな
い。したがって、半導体装置の電気的特性評価が行えな
い。
【0008】また図示はしないが、チップサイズを大き
くして、各パッド間隔を広げ、かつ探針がパッドに接触
できる大きさに開口部を形成すると、バンプ電極の短絡
はなくなる。しかしながら、チップサイズを大きくした
ことにより、1枚のウエハに形成できるチップ数が少な
くなるので、製造コストは高くなる。
【0009】本発明は、パッド形成後の特性試験とバン
プ電極を形成した後の特性試験とが行え、かつバンプ電
極間の短絡を防いだ半導体装置のパッド構造およびそれ
を用いた試験方法を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体装置のパッド構造およびそ
れを用いた特性試験方法である。すなわち、配線を接続
したもので基板上に形成したパッドと、それを覆う状態
に形成したパッシベーション膜と、パッド上のパッシベ
ーション膜に設けた開口部と、パッドに接続する状態に
形成したバンプ電極とよりなる半導体装置のパッド構造
であって、少なくともバンプ電極は、配線が接続されて
いる側のパッドの露出している部分を覆う状態に接続さ
れているとともに、隣り合うバンプ電極との間隔を置い
て設けられているものである。
【0011】また、その半導体装置のパッド構造を、半
導体装置の製造工程における品質管理を行う特性評価用
素子の入出力部の測定パッド構造に用いたものである。
【0012】さらに上記半導体装置のパッド構造を複数
設けたものでは、各パッドに接続される配線を、それぞ
れのパッドに対して同一方向側に設ける。
【0013】上記半導体装置のパッド構造を用いた特性
試験方法は、第1の工程で、半導体装置のパッドと当該
パッドに接続する配線とを形成した後、当該パッド側の
全面をパッシベーション膜で覆い、その後当該パッド上
の当該パッシベーション膜に開口部を形成する。次いで
第2の工程で、開口部よりパッドに試験装置の探針を接
触させて当該半導体装置の特性を評価する。続いて第3
の工程で、少なくとも配線が接続されている側のパッド
の露出している部分を覆う状態にかつ隣り合うバンプ電
極と間隔を置いた状態にしてバンプ電極を設ける。その
後第4の工程で、バンプ電極に試験装置の探針を接触さ
せて、当該半導体装置の特性を評価する。
【0014】
【作用】上記半導体装置のパッド構造では、隣り合うバ
ンプ電極と間隔を置いた状態にして、少なくとも配線が
接続されている側のパッドの露出している部分を覆う状
態にバンプ電極を設けたことにより、バンプ電極間の接
触による短絡がなくなる。またパッド上の開口部の面積
は変える必要がないので、試験装置の探針をパッドに接
触させることが容易にできる。しかもバンプ電極の形成
面積も変える必要がないので、その面積は十分に確保さ
れる。
【0015】また、その半導体装置のパッド構造を半導
体装置の入出力部の測定パッド構造に用いたことによ
り、パッド上のパッシベーション膜に開口部を形成した
後とバンプ電極を形成した後とに、当該半導体装置の入
出力にかかわる電気的特性試験が行える。
【0016】さらに半導体装置のパッド構造を複数設け
たもので、各パッドに接続される配線を、それぞれのパ
ッドに対して同一方向側に設けたことにより、各パッド
間の相対位置も各バンプ電極間の相対位置も従来と変わ
らない。したがって、半導体装置の特性試験は、従来と
同一のプローブカードで行える。
【0017】上記半導体装置のパッド構造を用いた特性
試験方法では、パッド上のパッシベーション膜に開口部
を形成した後と、バンプ電極を設けた後とに、半導体装
置の特性を評価することにより、バンプ電極を形成する
前後の工程における特性の評価が行える。この結果、半
導体装置の特性異常は、早期に把握され解析される。
【0018】
【実施例】本発明の実施例を図1のレイアウト図により
説明する。図では、一例として、半導体装置のパッドを
示す。
【0019】図に示すように、基板11上には、半導体
装置の複数のパッド12(12a,12b)が形成され
ている。また基板11上には、各パッド12(12a,
12b)のそれぞれには接続した配線13(13a,1
3b)が形成されている。上記パッド12と上記配線1
3(13a,13b)とを覆う状態にパッシベーション
膜14が成膜されている。そして各パッド12上のパッ
シベーション膜14には開口部15(15a,15b)
が形成されている。さらに、少なくとも当該配線13と
パッド12との接続部側の当該パッド13を覆う状態に
バンプ電極16aが設けられている。このバンプ電極1
6aは、隣接して設けられる他のバンプ電極16bに接
触しない状態に配設される。
【0020】例えば、上記バンプ電極16a,16b
は、開口部15の全面を覆うのではなく、当該パッド1
2と当該配線13との接続部側の当該パッド12を覆う
状態に設けられている。また、バンプ電極16a,16
bどうしが接触しなければ、開口部15を覆う状態に当
該バンプ電極16a,16bを形成することは差し支え
ない。上記のごとくに、半導体装置のパッド構造は構成
されている。
【0021】上記半導体装置のパッド構造では、少なく
とも配線13が接続されている側のパッド12の露出し
ている部分を覆う状態にかつ隣り合うバンプ電極16
a,16bどうしが接触しない状態に各バンプ電極16
a,16bを設けたので、バンプ電極16a,16bど
うしの接触による短絡はない。
【0022】次に、パッド12に対する配線13の形成
位置に関し、図2のレイアウト図により説明する。な
お、上記図1で説明したと同様の構成部品には同一の符
号を付す。
【0023】図に示すように、基板11には、上記図1
で説明したと同様のパッド12が複数配設されている。
各パッド12の同一方向側、例えば図面上、各パッド1
2の右上角部17には、当該パッド12に接続した状態
の配線13が基板11に形成されている。そして、バン
プ電極16は、少なくとも配線13が接続されている側
の当該パッド12の露出している部分を覆う状態にかつ
隣り合うバンプ電極16どうしが接触しない状態に形成
されている。
【0024】上記のごとくに、各パッド12に接続され
る配線13を、それぞれのパッド12に対して同一方向
側に設けることにより、本案の各バンプ電極16に対す
る探針(図示せず)の接触位置Pは、従来の各バンプ電
極に対する探針(図示せず)の接触位置Qを矢印方向に
平行移動した位置になる。したがって、従来と同一のプ
ローブカードを使用して特性試験(例えば電気的特性試
験)が行える。
【0025】次に、上記パッド構造の形成とそれを用い
た特性試験とバンプ電極の形成とそのバンプ電極を用い
た特性試験とを行う手順を、図3に示すパッド構造を用
いた特性試験方法の説明図により示す。なお、上記図
1,図2で説明したと同様の構成部品には同一符号を付
す。
【0026】図3の(1)に示すように、第1の工程で
は、通常のパッドおよび配線の形成技術によって、基板
11上の所定位置に、半導体装置のパッド12とそれに
接続する配線13とを形成する。このパッド12および
配線13は、通常、アルミニウム系金属で形成される。
次いで、通常の成膜技術として、例えばCVD法によ
り、上記パッド12および配線13側の全面を覆う状態
にパッシベーション膜14を形成する。その後、ホトリ
ソグラフィー技術とエッチングとによって、上記パッド
12上の上記パッシベーション膜14に開口部15を形
成する。
【0027】次いで図3の(2)に示す第2の工程を行
う。この工程では、開口部15よりパッド12に探針5
1を接触させて当該半導体装置(図示せず)の特性を評
価する。
【0028】続いて図3の(3)に示す第3の工程を行
う。この工程では、まずスパッタ法または蒸着法等の成
膜技術によって、上記開口部15に露出しているパッド
12の表面および上記パッシベーション膜14の表面に
下地金属層21を形成する。この下地金属層21は、例
えば2層よりなり、第1層22は、パッド12に対して
高い密着性が得られる金属として、例えばクロム,チタ
ン等で形成される。そして、例えばめっきによって、上
記第1層22上に第2層23が形成される。この第2層
23は、例えばバンプ電極を金で形成する場合には、タ
ングステン,白金,パラジウム,銅,銀,ニッケル等の
金属で形成され、バンプ電極を銅で形成する場合には、
例えばニッケルで形成される。またバンプ電極を半田で
形成する場合には、例えば銅で形成される。上記に示し
た材料は一例であって、それに限定されることはない。
また、下地金属層21を3層以上の構造に形成すること
も可能であり、また単層膜で形成することも可能であ
る。
【0029】続いて、ホトリソグラフィー技術によっ
て、バンプ電極を形成する位置に開口部31を設けたレ
ジスト膜32を形成する。その後、めっき処理を行っ
て、上記開口部31にバンプ電極16(16a)を形成
する。このバンプ電極は、金または銅または半田等で、
探針(図示せず)を接触させて特性評価ができる大きさ
に形成される。その形成位置は、少なくとも配線13が
接続している側の当該パッド12の露出している部分を
覆う状態に、隣り合うバンプ電極16(16b)との間
隔を設けて、かつパッシベーション膜14の一部分にオ
ーバラップする状態に設けられている。したがって、バ
ンプ電極16と配線13とはバンプ電極16の下方のパ
ッド12と下地金属層21とを介して接続された状態に
なる。
【0030】その後、上記レジスト膜32を除去する。
さらに、例えば上記バンプ電極16をエッチングマスク
にして、下地金属層21をエッチングし、バンプ電極1
6に接触している下地金属層21を残し、他の部分の下
地金属層21を除去する。このとき、上記パッド12
が、酸性またはアルカリ性のエッチング液に溶解しやす
い金属(例えばアルミニウム)で形成されている場合に
は、開口部15内におけるバンプ電極16で覆われてい
る以外のパッド12もエッチングされる。
【0031】そして図3の(4)に示す第4の工程を行
う。この工程では、上記バンプ電極16に試験装置の探
針51を接触させて、当該半導体装置の特性を評価す
る。上記のごとくに、半導体装置の特性試験は行われ
る。
【0032】したがって、上記パッド構造を用いた特性
試験方法では、バンプ電極16を形成する前後で半導体
装置の特性評価が行える。
【0033】
【発明の効果】以上、説明したように本発明の半導体装
置のパッド構造によれば、隣り合うバンプ電極と間隔を
置いた状態にして、少なくとも配線が接続されている側
のパッドの露出している部分を覆う状態にバンプ電極を
設けたので、バンプ電極間の接触による短絡がなくな
る。このため、信頼性に優れたバンプ電極の形成ができ
る。またパッド上の開口部の面積は変えないので、試験
装置の探針をパッドに接触させることが容易にできる。
しかもバンプ電極の面積も十分に確保することができ
る。
【0034】また、上記半導体装置のパッド構造を、半
導体装置の製造工程における品質管理を行う特性評価用
素子の入出力部の測定パッド構造に用いたことにより、
パッド上のパッシベーション膜に開口部を形成した後と
バンプ電極を形成した後とに、当該半導体装置の特性試
験が行える。
【0035】さらに複数のパッドのそれぞれに接続され
る配線を、それぞれのパッドに対して同一方向側に設け
たので、各パッド間の相対位置も各バンプ電極間の相対
位置も従来と変わらない。したがって、従来と同一のプ
ローブカードを使用して、半導体装置の特性試験を行う
ことができる。
【0036】上記半導体装置のパッド構造を用いた特性
試験方法では、パッド上のパッシベーション膜に開口部
を形成した後と、バンプ電極を設けた後とに、半導体装
置の特性を評価することができる。このため、半導体装
置の特性異常を、早期に把握して解析することができる
ので、半導体装置の品質の向上を図ることが容易にな
る。
【図面の簡単な説明】
【図1】本発明の実施例のレイアウト図である。
【図2】複数配設したパッド構造のレイアウト図であ
る。
【図3】実施例のパッド構造を用いた特性試験方法の説
明図である。
【図4】課題の説明図である。
【図5】課題の説明図である。
【符号の説明】
12 パッド 13 配線 14 パッシベーション膜 15 開口部 16 バンプ電極 51 探針

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 配線を接続したもので基板上に形成した
    パッドと、 前記パッドを覆う状態に形成したパッシベーション膜
    と、 前記パッド上の前記パッシベーション膜に設けた開口部
    と、 前記パッドに接続する状態に形成したバンプ電極とより
    なる半導体装置のパッド構造であって、 前記バンプ電極は、少なくとも前記配線が接続されてい
    る側の前記パッドの露出している部分を覆う状態に、当
    該パッドに接続されているとともに、隣り合うバンプ電
    極との間隔を置いて設けられていることを特徴とする半
    導体装置のパッド構造。
  2. 【請求項2】 請求項1記載の半導体装置のパッド構造
    を、半導体装置の製造工程における品質管理を行う特性
    評価用素子の入出力部の測定パッドに用いたことを特徴
    とする請求項1記載の半導体装置のパッド構造。
  3. 【請求項3】 請求項1または請求項2記載の半導体装
    置のパッド構造を複数設けた半導体装置のパッド構造で
    あって、 前記各パッドに接続される配線を、それぞれのパッドに
    対して同一方向側に設けたことを特徴とする半導体装置
    のパッド構造。
  4. 【請求項4】 半導体装置のパッドと当該パッドに接続
    する配線とを形成した後、当該パッド側の全面をパッシ
    ベーション膜で覆い、その後当該パッド上の当該パッシ
    ベーション膜に開口部を形成する第1の工程と、 前記開口部より前記パッドに試験装置の探針を接触させ
    て当該半導体装置の特性を評価する第2の工程と、 少なくとも前記配線が接続されている側の前記パッドの
    露出している部分を覆う状態にかつ隣り合うバンプ電極
    と間隔を置いた状態にしてバンプ電極を設ける第3の工
    程と、 前記バンプ電極に試験装置の探針を接触させて当該半導
    体装置の特性を評価する第4の工程とを行うことを特徴
    とする半導体装置のパッド構造を用いた特性試験方法。
JP13681693A 1993-05-13 1993-05-13 半導体装置のパッド構造およびそれを用いた特性試験方法 Pending JPH06326109A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13681693A JPH06326109A (ja) 1993-05-13 1993-05-13 半導体装置のパッド構造およびそれを用いた特性試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13681693A JPH06326109A (ja) 1993-05-13 1993-05-13 半導体装置のパッド構造およびそれを用いた特性試験方法

Publications (1)

Publication Number Publication Date
JPH06326109A true JPH06326109A (ja) 1994-11-25

Family

ID=15184180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13681693A Pending JPH06326109A (ja) 1993-05-13 1993-05-13 半導体装置のパッド構造およびそれを用いた特性試験方法

Country Status (1)

Country Link
JP (1) JPH06326109A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005527968A (ja) * 2002-03-13 2005-09-15 フリースケール セミコンダクター インコーポレイテッド ボンドパッドを有する半導体装置およびそのための方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005527968A (ja) * 2002-03-13 2005-09-15 フリースケール セミコンダクター インコーポレイテッド ボンドパッドを有する半導体装置およびそのための方法

Similar Documents

Publication Publication Date Title
JP2000021939A (ja) 突起電極付半導体チップおよびその検査方法
JP2000294730A (ja) システムlsiチップ及びその製造方法
US20060180945A1 (en) Forming a cap above a metal layer
JPH07122604A (ja) 半導体集積回路装置
JPH06326109A (ja) 半導体装置のパッド構造およびそれを用いた特性試験方法
JP2003287553A (ja) プローブカード及びそれを製造するための基板
JPH08340029A (ja) フリップチップic及びその製造方法
JPH0922912A (ja) 半導体装置及びその製造方法
JP2003023022A (ja) バンプ電極の導通試験構造
US20060076159A1 (en) Contour structures to highlight inspection regions
JPH02184043A (ja) 半導体装置の製造方法
JPS63261842A (ja) 集積回路とその製造方法
JPS62183134A (ja) 半導体装置
JPH03266446A (ja) 半導体装置の製造方法
JPH03173434A (ja) 半導体集積回路装置
JPH0496343A (ja) 半導体装置
JP2665075B2 (ja) 集積回路チェックパターンおよびそのチェック方法
JPH03173435A (ja) 半導体集積回路装置
JPS58161336A (ja) 半導体集積回路装置
JP2745556B2 (ja) 半導体装置の故障解析方法
JPH03268441A (ja) 半導体集積回路基板
JPH03173451A (ja) 半導体集積回路装置
JPS6175543A (ja) 集積回路の形成方法
KR20020091939A (ko) 반도체 소자
JPH04142053A (ja) 半導体集積回路装置