JPH08321531A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH08321531A JPH08321531A JP12634395A JP12634395A JPH08321531A JP H08321531 A JPH08321531 A JP H08321531A JP 12634395 A JP12634395 A JP 12634395A JP 12634395 A JP12634395 A JP 12634395A JP H08321531 A JPH08321531 A JP H08321531A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- semiconductor integrated
- wafer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 不良チップがあってもウェハ・バーンインに
おいて所望の電源電圧・信号印加を実現することで半導
体集積回路装置の製品の信頼性を高める。 【構成】 拡散工程終了後、第１のウェハ検査工程で電
源電流が過大に流れる不良チップや、信号端子に過大な
電流が流れる不良チップを検出し、ウェハ上の不良チッ
プの座標データを求める。次に、その座標データをもと
に、不良チップのパッド電極を切断する。その後、ウェ
ハ・バーンイン工程でウェハのバーンイン・スクリーニ
ングを行なう。その後、第２のウェハ検査を実施してバ
ーンイン不良等、不良チップを除去する。この場合、不
良チップにインク打点してもよいし、引っかき傷を付け
てもよい。次に、ＭＣＭ工程で良品チップをモジュール
に組み立てる。
おいて所望の電源電圧・信号印加を実現することで半導
体集積回路装置の製品の信頼性を高める。 【構成】 拡散工程終了後、第１のウェハ検査工程で電
源電流が過大に流れる不良チップや、信号端子に過大な
電流が流れる不良チップを検出し、ウェハ上の不良チッ
プの座標データを求める。次に、その座標データをもと
に、不良チップのパッド電極を切断する。その後、ウェ
ハ・バーンイン工程でウェハのバーンイン・スクリーニ
ングを行なう。その後、第２のウェハ検査を実施してバ
ーンイン不良等、不良チップを除去する。この場合、不
良チップにインク打点してもよいし、引っかき傷を付け
てもよい。次に、ＭＣＭ工程で良品チップをモジュール
に組み立てる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法に関するものである。
製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路装置を使用した電
子機器は、軽量小型化されてきている。それにともな
い、半導体集積回路装置の実装は薄型パッケージから複
数のチップを実装するＭＣＭ（Multi Chip Module ）が
開発されてきている。ＭＣＭにより高密度実装が実現で
きる。ＭＣＭには、複数のメモリーチップを使用した大
容量メモリーモジュールや、メモリーチップとマイコン
チップとを使用した複合モジュールがある。これらは、
大容量モジュールや、高速モジュールをより安価に市場
に提供するものである。
子機器は、軽量小型化されてきている。それにともな
い、半導体集積回路装置の実装は薄型パッケージから複
数のチップを実装するＭＣＭ（Multi Chip Module ）が
開発されてきている。ＭＣＭにより高密度実装が実現で
きる。ＭＣＭには、複数のメモリーチップを使用した大
容量メモリーモジュールや、メモリーチップとマイコン
チップとを使用した複合モジュールがある。これらは、
大容量モジュールや、高速モジュールをより安価に市場
に提供するものである。
【０００３】しかし、メモリーチップやマイコンチップ
は、バーンイン・スクリーニングをした高信頼性のチッ
プＫＧＤ（Known Good Die）でないとＭＣＭのチップ実
装後の歩留まりが悪化する。なぜなら、チップ単体のバ
ーンイン歩留まりが９５％であると仮定したとき、バー
ンインをせずに４個のチップを実装した場合、ＭＣＭの
実装後のバーンイン歩留まりは８１％になる。また、バ
ーンインをせずに８個のチップを実装した場合にはその
ＭＣＭのバーンイン歩留まりは６６％まで悪化する。ま
た、メモリーチップとマイコンチップとを実装した複合
モジュールでは、メモリーのアドレス指定ができない場
合にはＭＣＭ実装後のバーンイン・スクリーニングが困
難であり、ＭＣＭの信頼性が悪くなる。
は、バーンイン・スクリーニングをした高信頼性のチッ
プＫＧＤ（Known Good Die）でないとＭＣＭのチップ実
装後の歩留まりが悪化する。なぜなら、チップ単体のバ
ーンイン歩留まりが９５％であると仮定したとき、バー
ンインをせずに４個のチップを実装した場合、ＭＣＭの
実装後のバーンイン歩留まりは８１％になる。また、バ
ーンインをせずに８個のチップを実装した場合にはその
ＭＣＭのバーンイン歩留まりは６６％まで悪化する。ま
た、メモリーチップとマイコンチップとを実装した複合
モジュールでは、メモリーのアドレス指定ができない場
合にはＭＣＭ実装後のバーンイン・スクリーニングが困
難であり、ＭＣＭの信頼性が悪くなる。
【０００４】そのため、チップレベルでのバーンイン・
スクリーニングが必要になる。その一つの方法に、ウェ
ハ状態でバーンインするウェハ・バーンインがある。
スクリーニングが必要になる。その一つの方法に、ウェ
ハ状態でバーンインするウェハ・バーンインがある。
【０００５】図１０は、従来の半導体集積回路装置の製
造方法を示すフロー図である。図１０によれば、拡散工
程終了後、そのままウェハ・バーンインを実施し、次い
でＭＣＭ工程で良品チップが実装される。
造方法を示すフロー図である。図１０によれば、拡散工
程終了後、そのままウェハ・バーンインを実施し、次い
でＭＣＭ工程で良品チップが実装される。
【０００６】図１１は、図１０中のウェハ・バーンイン
工程の様子を示す概略側面図である。半導体ウェハ１に
プローブカード２を圧着することにより、半導体集積回
路装置チップの電極（図示せず）にプローブ（図示せ
ず）を立てる。電圧・信号源３とプローブカード２とを
ケーブル４で接続してある。ウェハ・バーンインは、ウ
ェハ全面のチップ（図示せず）に所定の電圧・信号を電
圧・信号源３で印加して、一定時間スクリーニングする
ものである。
工程の様子を示す概略側面図である。半導体ウェハ１に
プローブカード２を圧着することにより、半導体集積回
路装置チップの電極（図示せず）にプローブ（図示せ
ず）を立てる。電圧・信号源３とプローブカード２とを
ケーブル４で接続してある。ウェハ・バーンインは、ウ
ェハ全面のチップ（図示せず）に所定の電圧・信号を電
圧・信号源３で印加して、一定時間スクリーニングする
ものである。
【０００７】
【発明が解決しようとする課題】しかしながら、ウェハ
の中には、電源回路とＧＮＤ（グラウンド）回路とが短
絡して過大な電源電流が流れる不良チップや、信号端子
に過大な電流が流れる不良チップがある。このままウェ
ハ・バーンインを実施した場合、電圧・信号源３やプロ
ーブカード２を破損する可能性や、スクリーニングのた
めの所望の電圧・信号が印加できないという問題があっ
た。
の中には、電源回路とＧＮＤ（グラウンド）回路とが短
絡して過大な電源電流が流れる不良チップや、信号端子
に過大な電流が流れる不良チップがある。このままウェ
ハ・バーンインを実施した場合、電圧・信号源３やプロ
ーブカード２を破損する可能性や、スクリーニングのた
めの所望の電圧・信号が印加できないという問題があっ
た。
【０００８】本発明は、上記問題を解決するもので、製
品の信頼性を高め、製造歩留まりの低下を防ぐ半導体集
積回路装置の製造方法を提供することを目的とするもの
である。
品の信頼性を高め、製造歩留まりの低下を防ぐ半導体集
積回路装置の製造方法を提供することを目的とするもの
である。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、半導体ウェハの上の不良チップのウェハ
内座標を求める工程と、前記不良チップのパッド電極の
配線を切断加工する工程と、該切断加工が施された半導
体ウェハに高電圧・信号印加をすることによりウェハ・
バーンインを行なう工程を備えた構成を採用したもので
ある。
め、本発明は、半導体ウェハの上の不良チップのウェハ
内座標を求める工程と、前記不良チップのパッド電極の
配線を切断加工する工程と、該切断加工が施された半導
体ウェハに高電圧・信号印加をすることによりウェハ・
バーンインを行なう工程を備えた構成を採用したもので
ある。
【００１０】前記切断加工工程は、不良チップのパッド
電極の配線を保護膜の上からパルスレーザー光を連続照
射して切断加工する工程、不良チップのパッド電極の配
線を保護膜の被っていない金属電極の周囲４辺にパルス
レーザー光を連続照射して切断加工する工程、あるいは
不良チップのパッド電極の配線を保護膜の被っていない
金属電極の全域にパルスレーザー光を連続照射して切断
加工する工程で実現される。切断加工工程に使用するパ
ルスレーザー光としては、ＹＡＧ（イットリウム−アル
ミニウム−ガーネット）レーザー光、あるいはＹＬＦ
（イットリウム−リチウム−フロライド）レーザー光が
好適である。
電極の配線を保護膜の上からパルスレーザー光を連続照
射して切断加工する工程、不良チップのパッド電極の配
線を保護膜の被っていない金属電極の周囲４辺にパルス
レーザー光を連続照射して切断加工する工程、あるいは
不良チップのパッド電極の配線を保護膜の被っていない
金属電極の全域にパルスレーザー光を連続照射して切断
加工する工程で実現される。切断加工工程に使用するパ
ルスレーザー光としては、ＹＡＧ（イットリウム−アル
ミニウム−ガーネット）レーザー光、あるいはＹＬＦ
（イットリウム−リチウム−フロライド）レーザー光が
好適である。
【００１１】
【作用】本発明によれば、ウェハ・バーンイン工程の前
に、不良チップのパッド電極の配線に切断加工が施され
る。したがって、ウェハ・バーンイン工程で半導体ウェ
ハの全チップにプローブを立てても、電源電流が過大に
流れることや、信号端子に過大な電流が流れることがな
い。
に、不良チップのパッド電極の配線に切断加工が施され
る。したがって、ウェハ・バーンイン工程で半導体ウェ
ハの全チップにプローブを立てても、電源電流が過大に
流れることや、信号端子に過大な電流が流れることがな
い。
【００１２】
【実施例】図１は、本発明の実施例に係る半導体集積回
路装置の製造方法を示す製造フロー図である。まず、拡
散工程終了後、第１のウェハ検査工程で電源電流が過大
に流れる不良チップや、信号端子に過大な電流が流れる
不良チップを検出し、ウェハ上の不良チップの座標デー
タを求める。次に、その座標データをもとに、不良チッ
プのパッド電極を切断する。その後、ウェハ・バーンイ
ン工程でウェハのバーンイン・スクリーニングを行な
う。その後、第２のウェハ検査を実施してバーンイン不
良等、不良チップを除去する。この場合、不良チップに
インク打点してもよいし、引っかき傷を付けてもよい。
また、不良チップのウェハ面内の座標をデータとして次
の工程に引き渡してもよい。次に、ＭＣＭ工程で良品チ
ップをモジュールに組み立てる。
路装置の製造方法を示す製造フロー図である。まず、拡
散工程終了後、第１のウェハ検査工程で電源電流が過大
に流れる不良チップや、信号端子に過大な電流が流れる
不良チップを検出し、ウェハ上の不良チップの座標デー
タを求める。次に、その座標データをもとに、不良チッ
プのパッド電極を切断する。その後、ウェハ・バーンイ
ン工程でウェハのバーンイン・スクリーニングを行な
う。その後、第２のウェハ検査を実施してバーンイン不
良等、不良チップを除去する。この場合、不良チップに
インク打点してもよいし、引っかき傷を付けてもよい。
また、不良チップのウェハ面内の座標をデータとして次
の工程に引き渡してもよい。次に、ＭＣＭ工程で良品チ
ップをモジュールに組み立てる。
【００１３】図２は図１中のパッド電極切断工程の直前
におけるウェハの平面図であり、図３は図２のＸ3 −
Ｘ’3 での断面図である。ただし、図２は図３中のパッ
シベーション保護膜８を除去した状態を示している。図
２及び図３に示すように、半導体ウェハ５の上の不良チ
ップの配線６の端部は、良品チップと同様に、電源・信
号供給のできるパッド電極７としてパッシベーション保
護膜８を開口してできている。
におけるウェハの平面図であり、図３は図２のＸ3 −
Ｘ’3 での断面図である。ただし、図２は図３中のパッ
シベーション保護膜８を除去した状態を示している。図
２及び図３に示すように、半導体ウェハ５の上の不良チ
ップの配線６の端部は、良品チップと同様に、電源・信
号供給のできるパッド電極７としてパッシベーション保
護膜８を開口してできている。
【００１４】図２及び図３の状態から、パッド電極７を
含む配線６を切断加工することにより、ウェハ・バーン
インで使用する図１１のプローブカード２のプローブと
不良チップとの電気的な接触が断たれる。以下、切断態
様の三例を説明する。
含む配線６を切断加工することにより、ウェハ・バーン
インで使用する図１１のプローブカード２のプローブと
不良チップとの電気的な接触が断たれる。以下、切断態
様の三例を説明する。
【００１５】（第１の切断態様）図４は第１の切断態様
を示すウェハの平面図であり、図５は図４のＸ5 −Ｘ’
5 での断面図である。ただし、図４は図５中のパッシベ
ーション保護膜８を除去した状態を示している。
を示すウェハの平面図であり、図５は図４のＸ5 −Ｘ’
5 での断面図である。ただし、図４は図５中のパッシベ
ーション保護膜８を除去した状態を示している。
【００１６】図４及び図５の例では、パッシベーション
保護膜８の上からレーザー光を照射部９に照射して配線
６を切断する。例えば、安定なレーザーエネルギーの出
るＹＡＧ（イットリウム−アルミニウム−ガーネット）
やＹＬＦ（イットリウム−リチウム−フロライド）のレ
ーザーを５μｍのスポットサイズに形成して、３μＪの
エネルギーのパルスレーザーを４μｍずつずらせながら
連続して照射することで、配線６の切断を実現できる。
レーザーエネルギーの安定性が少し劣るが、ＣＯ2 ガス
レーザー、キセノンガスレーザー等を同様に連続照射し
て配線６を切断してもよい。
保護膜８の上からレーザー光を照射部９に照射して配線
６を切断する。例えば、安定なレーザーエネルギーの出
るＹＡＧ（イットリウム−アルミニウム−ガーネット）
やＹＬＦ（イットリウム−リチウム−フロライド）のレ
ーザーを５μｍのスポットサイズに形成して、３μＪの
エネルギーのパルスレーザーを４μｍずつずらせながら
連続して照射することで、配線６の切断を実現できる。
レーザーエネルギーの安定性が少し劣るが、ＣＯ2 ガス
レーザー、キセノンガスレーザー等を同様に連続照射し
て配線６を切断してもよい。
【００１７】（第２の切断態様）図６は第２の切断態様
を示すウェハの平面図であり、図７は図６のＸ7 −Ｘ’
7 での断面図である。ただし、図６は図７中のパッシベ
ーション保護膜８を除去した状態を示している。
を示すウェハの平面図であり、図７は図６のＸ7 −Ｘ’
7 での断面図である。ただし、図６は図７中のパッシベ
ーション保護膜８を除去した状態を示している。
【００１８】図６及び図７の例では、パッシベーション
保護膜８で覆われていないパッド電極７の周囲４辺の照
射部１０にレーザー光を照射してパッド電極７を切断す
る。例えば、ＹＡＧやＹＬＦのレーザーを５μｍのスポ
ットサイズに形成して、２μＪのエネルギーのパルスレ
ーザーを４μｍずつずらせながら連続して照射すること
で、パッド電極７の周囲４辺の切断を実現できる。照射
部１０はパッシベーション保護膜８で覆われていないた
め、パルスレーザー光の照射時に金属配線が遠くに飛散
する結果、切断はほぼ１００％完全にすることができ
る。レーザーエネルギーの安定性が少し劣るが、ＣＯ2
ガスレーザー、キセノンガスレーザー等を同様に連続照
射してパッド電極７の周囲４辺を切断してもよい。
保護膜８で覆われていないパッド電極７の周囲４辺の照
射部１０にレーザー光を照射してパッド電極７を切断す
る。例えば、ＹＡＧやＹＬＦのレーザーを５μｍのスポ
ットサイズに形成して、２μＪのエネルギーのパルスレ
ーザーを４μｍずつずらせながら連続して照射すること
で、パッド電極７の周囲４辺の切断を実現できる。照射
部１０はパッシベーション保護膜８で覆われていないた
め、パルスレーザー光の照射時に金属配線が遠くに飛散
する結果、切断はほぼ１００％完全にすることができ
る。レーザーエネルギーの安定性が少し劣るが、ＣＯ2
ガスレーザー、キセノンガスレーザー等を同様に連続照
射してパッド電極７の周囲４辺を切断してもよい。
【００１９】（第３の切断態様）図８は第３の切断態様
を示すウェハの平面図であり、図９は図８のＸ9 −Ｘ’
9 での断面図である。ただし、図８は図９中のパッシベ
ーション保護膜８を除去した状態を示している。
を示すウェハの平面図であり、図９は図８のＸ9 −Ｘ’
9 での断面図である。ただし、図８は図９中のパッシベ
ーション保護膜８を除去した状態を示している。
【００２０】図８及び図９の例では、パッシベーション
保護膜８で覆われていないパッド電極７の全域を照射部
１１としてレーザー光を照射してパッド電極７を全て除
去する。例えば、ＹＡＧやＹＬＦのレーザーを５μｍの
スポットサイズに形成して、２μＪのエネルギーのパル
スレーザーを４μｍずつずらせながら連続して照射する
ことで、パッド電極７の全域除去を実現できる。照射部
１１はパッシベーション保護膜８で覆われていないパッ
ド電極７の全域のため、レーザー照射は少し時間はかか
るが、ウェハ・バーンイン後に、図１１のプローブカー
ド２のプローブの先端に金属電極が付着することがな
い。レーザーエネルギーの安定性が少し劣るが、ＣＯ2
ガスレーザー、キセノンガスレーザー等を同様に連続照
射してパッド電極７の全域を除去してもよい。
保護膜８で覆われていないパッド電極７の全域を照射部
１１としてレーザー光を照射してパッド電極７を全て除
去する。例えば、ＹＡＧやＹＬＦのレーザーを５μｍの
スポットサイズに形成して、２μＪのエネルギーのパル
スレーザーを４μｍずつずらせながら連続して照射する
ことで、パッド電極７の全域除去を実現できる。照射部
１１はパッシベーション保護膜８で覆われていないパッ
ド電極７の全域のため、レーザー照射は少し時間はかか
るが、ウェハ・バーンイン後に、図１１のプローブカー
ド２のプローブの先端に金属電極が付着することがな
い。レーザーエネルギーの安定性が少し劣るが、ＣＯ2
ガスレーザー、キセノンガスレーザー等を同様に連続照
射してパッド電極７の全域を除去してもよい。
【００２１】
【発明の効果】本発明によれば、ウェハ・バーンイン工
程の前に不良チップのパッド電極の配線に切断加工を施
すこととしたので、不良チップがバーンイン・スクリー
ニングの対象から除外される。したがって、ウェハ・バ
ーンイン装置や、プローブカードを破損することなく良
品チップに高電圧・信号を印加することが可能になる。
その結果、高信頼性の半導体集積回路装置を製造でき
る。
程の前に不良チップのパッド電極の配線に切断加工を施
すこととしたので、不良チップがバーンイン・スクリー
ニングの対象から除外される。したがって、ウェハ・バ
ーンイン装置や、プローブカードを破損することなく良
品チップに高電圧・信号を印加することが可能になる。
その結果、高信頼性の半導体集積回路装置を製造でき
る。
【図１】本発明の実施例に係る半導体集積回路装置の製
造方法を説明するための製造フロー図である。
造方法を説明するための製造フロー図である。
【図２】図１中のパッド電極切断工程の直前におけるウ
ェハの平面図である。
ェハの平面図である。
【図３】図２のＸ3 −Ｘ’3 での断面図である。
【図４】図１中のパッド電極切断工程における第１の切
断態様を示すウェハの平面図である。
断態様を示すウェハの平面図である。
【図５】図４のＸ5 −Ｘ’5 での断面図である。
【図６】図１中のパッド電極切断工程における第２の切
断態様を示すウェハの平面図である。
断態様を示すウェハの平面図である。
【図７】図６のＸ7 −Ｘ’7 での断面図である。
【図８】図１中のパッド電極切断工程における第３の切
断態様を示すウェハの平面図である。
断態様を示すウェハの平面図である。
【図９】図８のＸ9 −Ｘ’9 での断面図である。
【図１０】従来の半導体集積回路装置の製造方法を説明
するための製造フロー図である。
するための製造フロー図である。
【図１１】図１０中のウェハ・バーンイン工程の様子を
示す概略側面図である。
示す概略側面図である。
１ 半導体ウェハ ２ プローブカード ３ 電圧・信号源 ４ ケーブル ５ 半導体ウェハ ６ 配線 ７ パッド電極 ８ パッシベーション保護膜 ９〜１１ レーザー光照射部
Claims (6)
- 【請求項１】 半導体ウェハの上の不良チップのウェハ
内座標を求める工程と、 前記不良チップのパッド電極の配線を切断加工する工程
と、 前記切断加工が施された半導体ウェハに高電圧・信号印
加をすることによりウェハ・バーンインを行なう工程を
備えたことを特徴とする半導体集積回路装置の製造方
法。 - 【請求項２】 請求項１記載の半導体集積回路装置の製
造方法において、 前記切断加工工程は、前記不良チップのパッド電極の配
線を保護膜の上からパルスレーザー光を連続照射して切
断加工する工程を有することを特徴とする半導体集積回
路装置の製造方法。 - 【請求項３】 請求項１記載の半導体集積回路装置の製
造方法において、 前記切断加工工程は、前記不良チップのパッド電極の配
線を保護膜の被っていない金属電極の周囲４辺にパルス
レーザー光を連続照射して切断加工する工程を有するこ
とを特徴とする半導体集積回路装置の製造方法。 - 【請求項４】 請求項１記載の半導体集積回路装置の製
造方法において、 前記切断加工工程は、前記不良チップのパッド電極の配
線を保護膜の被っていない金属電極の全域にパルスレー
ザー光を連続照射して切断加工する工程を有することを
特徴とする半導体集積回路装置の製造方法。 - 【請求項５】 請求項２〜４のうちのいずれか１項に記
載の半導体集積回路装置の製造方法において、 前記切断加工工程に使用するパルスレーザー光がＹＡＧ
（イットリウム−アルミニウム−ガーネット）レーザー
光であることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項６】 請求項２〜４のうちのいずれか１項に記
載の半導体集積回路装置の製造方法において、 前記切断加工工程に使用するパルスレーザー光がＹＬＦ
（イットリウム−リチウム−フロライド）レーザー光で
あることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12634395A JP3558411B2 (ja) | 1995-05-25 | 1995-05-25 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12634395A JP3558411B2 (ja) | 1995-05-25 | 1995-05-25 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08321531A true JPH08321531A (ja) | 1996-12-03 |
| JP3558411B2 JP3558411B2 (ja) | 2004-08-25 |
Family
ID=14932823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12634395A Expired - Fee Related JP3558411B2 (ja) | 1995-05-25 | 1995-05-25 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3558411B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6684340B1 (en) * | 1999-10-07 | 2004-01-27 | Endress + Hauser Gmbh + Co. | Measuring instrument having two pairs of lines connected to two indentical pairs of terminals, via which signal current flows through one pair and supply current flows through the other pair |
| JP2006286991A (ja) * | 2005-03-31 | 2006-10-19 | Sanyo Electric Co Ltd | 発光装置及びその製造方法 |
-
1995
- 1995-05-25 JP JP12634395A patent/JP3558411B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6684340B1 (en) * | 1999-10-07 | 2004-01-27 | Endress + Hauser Gmbh + Co. | Measuring instrument having two pairs of lines connected to two indentical pairs of terminals, via which signal current flows through one pair and supply current flows through the other pair |
| JP2006286991A (ja) * | 2005-03-31 | 2006-10-19 | Sanyo Electric Co Ltd | 発光装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3558411B2 (ja) | 2004-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6159826A (en) | Semiconductor wafer and fabrication method of a semiconductor chip | |
| CN111123075B (zh) | 封装器件的失效分析方法 | |
| US7186575B2 (en) | Manufacturing method of semiconductor device | |
| JP3558411B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH11312714A (ja) | フィルムキャリア及びバーンイン方法 | |
| US6841425B2 (en) | Wafer treatment method for protecting fuse box of semiconductor chip | |
| JP2002228683A (ja) | プローブの接合装置および接合方法 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JP3544343B2 (ja) | 半導体集積回路の不良チップ除外装置 | |
| JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
| JP3279296B2 (ja) | 半導体装置 | |
| Swenson | Laser redundancy: past, present, and future | |
| JP2001257264A (ja) | 半導体装置の製造方法、半導体製造装置及び半導体装置 | |
| US20050082667A1 (en) | Rewiring substrate strip with a number of semiconductor component positions | |
| CN115902597A (zh) | 一种bga/lga器件背面emmi失效分析方法 | |
| JP4056252B2 (ja) | 半導体装置の製造方法 | |
| JP3279295B2 (ja) | 半導体装置の配線切断加工方法 | |
| JPS6284533A (ja) | 半導体大規模集積回路の製造方法 | |
| JPH0779080A (ja) | 多層回路配線基板及びそれを用いた回路修正方法 | |
| JPS6042615B2 (ja) | 半導体装置の選別方法 | |
| CN114843202A (zh) | 一种晶圆级coc老化方法 | |
| JPH08274178A (ja) | 半導体装置の製造方法 | |
| JPH11163067A (ja) | 半導体装置及びその製造方法 | |
| JPH10242226A (ja) | 半導体装置 | |
| JPS615539A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Effective date: 20040408 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040511 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040518 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |