CN101123854A - 电容器内置基板及其制造方法和电子元件装置 - Google Patents

电容器内置基板及其制造方法和电子元件装置 Download PDF

Info

Publication number
CN101123854A
CN101123854A CNA200710140290XA CN200710140290A CN101123854A CN 101123854 A CN101123854 A CN 101123854A CN A200710140290X A CNA200710140290X A CN A200710140290XA CN 200710140290 A CN200710140290 A CN 200710140290A CN 101123854 A CN101123854 A CN 101123854A
Authority
CN
China
Prior art keywords
electrode
capacitor
base resin
resin layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200710140290XA
Other languages
English (en)
Inventor
真篠直宽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN101123854A publication Critical patent/CN101123854A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/236—Terminals leading through the housing, i.e. lead-through
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16265—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763—Printed component having superposed conductors, but integrated in one circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明涉及一种电容器内置基板及其制造方法和电子元件装置。该电容器内置基板包括：基础树脂层；多个电容器，它们在穿过基础树脂层的状态下沿横向并排布置，每个电容器均由第一电极、介电层和第二电极构成，第一电极设置成穿过基础树脂层，并且具有分别从基础树脂层的两个表面侧突出的突出部，以使在基础树脂层的一个表面侧上的突出部用作连接部，介电层用于覆盖第一电极的在基础树脂层的另一表面侧上的突出部，并且第二电极用于覆盖介电层；贯通电极，其设置成穿过基础树脂层，并且具有分别从基础树脂层的两个表面侧突出的突出部；以及组合布线，其形成在基础树脂层的所述另一表面侧上，并且连接到电容器的第二电极和贯通电极的一端侧。

Description

电容器内置基板及其制造方法和电子元件装置
技术领域
本发明涉及一种电容器内置基板及其制造方法和电子元件装置，更具体地，涉及一种适用于布线基板的电容器内置基板及其制造方法和使用该电容器内置基板的电子元件装置，在所述布线基板上安装有半导体芯片，并且用作去耦电容器的电容器内置于该布线基板中。
背景技术
现有技术中，已有通过将半导体芯片安装在布线基板上而构成的电子元件装置，在所述布线基板中内置有去耦电容器。如图1中所示，在这样的电子元件装置的例子中，第一布线层100在其下表面露出的状态下嵌入第一层间绝缘层200中，并且在第一层间绝缘层200上，形成通过设置在第一层间绝缘层200中的第一过孔VH1连接到第一布线层100的第二布线层120。
而且，电容器元件300的接线端子340连接在第二布线层120上，所述电容器元件300通过在支撑体350下方形成第一电极310、介电质320和第二电极330而构成。在电容器元件300下方布置黏晶胶带(dieattaching tape)400。而且，在电容器元件300上形成第二层间绝缘层220，以使电容器元件300嵌入该第二层间绝缘层220中。
而且，在第二层间绝缘层220上，形成通过形成在第二层间绝缘层220中的第二过孔VH2连接到第二布线层120的第三布线层140。在第三布线层140上形成阻焊剂500，其开口部500x设置于阻焊剂500的连接部。而且，半导体芯片600的突起600a倒装连接到第三布线层140的连接部。
在专利文献1(特开2001-291637号公报)中，提出将球形电容器设置并连接到布线基板的电线电路，所述球形电容器这样构造：将第一电极、介电质和第二电极叠置在球形芯的表面上，并且使第一电极的电极部露出。
在专利文献2(特开2006-120696号公报)中，提出将由内电极、介电层和外电极构成的电容器插入电路基板中，然后将半导体芯片安装在这样的电路基板上，所述内电极由其中从内表面到外表面设有多个气泡的多孔金属层形成，所述介电层设置在气泡的内表面和内电极的外表面上，所述外电极形成为与介电层接触。
在图1所示的上述现有技术的电子元件装置中，将下侧上设有接线端子340的电容器元件300平面安装到布线基板上。为了将半导体芯片600连接到电容器元件300，在电容器元件300的接线端子340连接到第二布线层120后，电容器元件300必须经过第二过孔VH2升高到上覆的第三布线层140，并且电容器元件300由第二层间绝缘层220埋设。因此，从电容器元件300到半导体芯片600的布线路径相对较长。
结果，在半导体芯片600到电容器元件300的引线之间存在相对较大的电感。在一些情况下，不能充分实现去耦电容器的效果。
而且，在现有技术中，已经出现这样的问题：由于电容器元件的接线端子位置受到限制，很难改变布线路径，而且由于必须使用黏晶胶带，电路设计受到限制，设计余量变小等等。
另外，在其中侧表面上具有接线端子的双端子型叠置陶瓷电容器内置于布线基板的情况下，同样需要引导布线。因此会出现类似的问题。
发明内容
本发明的目的是提供一种电容器内置基板和使用该电容器内置基板的电子元件装置，在所述电容器内置基板中，电容器可布置在更接近半导体芯片的位置并且连接到所述半导体芯片，所述基板的设计余量较大。
本发明涉及一种电容器内置基板，该电容器内置基板包括：基础树脂层；多个电容器，所述电容器在它们穿过所述基础树脂层的状态下沿横向并排布置，每个所述电容器均由第一电极、介电层和第二电极构成，所述第一电极设置成穿过所述基础树脂层，并且具有分别从所述基础树脂层的两个表面侧突出的突出部，以使在所述基础树脂层的一个表面侧上的所述突出部用作连接部，所述介电层用于覆盖所述第一电极的在所述基础树脂层的另一表面侧上的突出部，并且所述第二电极用于覆盖所述介电层；贯通电极，该贯通电极设置成穿过所述基础树脂层，并且具有分别从所述基础树脂层的两个表面侧突出的突出部；以及组合布线(built-up wiring)，该组合布线形成在所述基础树脂层的所述另一表面侧上，并且连接到所述电容器的所述第二电极和所述贯通电极的一端侧。
在本发明的电容器内置基板中，多个电容器和贯通电极在所述电容器和所述贯通电极穿过所述基础树脂层的状态下沿横向并排布置。所述电容器的所述第一电极形成为穿过所述基础树脂层，并且具有分别从所述基础树脂层的两个表面侧突出的突出部。所述第一电极的在所述基础树脂层的上表面侧上突出的所述突出部用作连接部。
然后，所述电容器通过顺序形成所述介电层和所述第二电极而构成，所述介电层覆盖所述第一电极的在所述基础树脂层的下表面侧上的所述突出部。而且，所述贯通电极具有从所述基础树脂层的两个表面突出的突出部。另外，与所述电容器的所述第二电极和所述贯通电极的一端侧连接的组合布线形成在所述基础树脂层的下表面侧上。
以这种方式，在本发明的电容器内置基板中，所述电容器的所述第一和第二电极以及所述贯通电极的所述连接部布置成分别从所述基础树脂层的上下表面侧突出，由此其具有这样的结构：所述电容器和所述贯通电极单独地在上方和下方电连接。
然后，通过将所述半导体芯片连接到所述电容器的所述第一电极的连接部和所述贯通电极的连接部而构成电子元件装置，所述连接部在所述电容器内置基板的上表面侧上突出。多个电容器并联电连接，并且起去耦电容器的作用。而且，所述贯通电极用作例如所述半导体芯片与所述布线基板之间的信号线等的导电路径。
在本发明的电容器内置基板中，所述电容器的所述第一电极的设置成穿过所述基础树脂层的连接部可直接连接到所述半导体芯片。因此，与现有技术不同，在将所述布线连接到所述半导体芯片时，不必使布线基板中的连接到所述电容器的布线环绕布设。因此，可减小所述半导体芯片与所述电容器之间的电感，由此所述电容器内置基板作为用于高速运转的半导体芯片的去耦电容器可表现出充分性能。而且，用作信号线等的所述贯通电极可布置在任何位置。因此，不需要在所述半导体芯片与所述布线基板之间特别布置突起，而且可扩宽所述电子元件装置的设计余量。
另外，高度较高的金属柱设置于由高度柔韧的弹性体(聚酰胺等)形成的基础树脂层，并用作连接突起。因此，所述基础树脂层和所述金属柱在倒装连接所述半导体芯片时起应力释放层的作用。因此可提高所述电子元件装置的可靠性。
而且，所述电容器通过在所述第一电极的突出部(凸曲面等)上涂覆所述介电层和所述第二电极来构成。因此，可在相同的安装面积中形成具有比以平面形状构成电容器的情况下更大的电容的电容器。
而且，本发明关于一种制造电容器内置基板的方法，该方法包括以下步骤：制备基础树脂层和金属支撑体，在该基础树脂层的一个表面上直立地设置多个金属柱，在该金属支撑体的一个表面上形成柔性金属层；通过将所述基础树脂层上的所述金属柱推入所述金属支撑体上的所述柔性金属层中以将所述金属柱嵌入所述柔性金属层中，从而将所述金属支撑体和所述基础树脂层胶合(paste)在一起；在所述基础树脂层的在所述金属柱的预定部分上的部分中形成第一电镀开口部；将所述金属支撑体、所述柔性金属层和所述金属柱用作电镀供电路径，在所述第一电镀开口部中，通过使用电镀形成从所述基础树脂层的上表面突出的金属突起，从而获得由所述金属柱和所述金属突起构成的第一电极；形成用于覆盖所述第一电极的介电层；通过形成用于覆盖所述介电层的第二电极获得电容器；在所述电容器的上方形成组合布线，该组合布线电连接到所述电容器的所述第二电极；并且通过去除所述金属支撑体和所述柔性金属层，使所述金属柱露出。
在本发明中，首先，通过将所述基础树脂层上的金属柱推入在所述金属支撑体(铜等)上的柔性金属层(锡等)中，将所述金属柱嵌入所述柔性金属层中。然后，在基础树脂层的在所述金属柱的预定部分上的部分中形成所述第一电镀开口部，然后通过电镀形成从所述第一电镀开口部的底部突出到所述基础树脂层的上侧、并且连接到所述金属柱的所述金属突起，从而可获得所述电容器的所述第一电极。此时，所述金属突起的顶端部形成为凸曲面。然后，通过形成所述第二电极和覆盖所述第一电极的介电层而获得所述电容器。然后，形成连接到所述电容器的所述第二电极的所述组合布线。然后，通过去除所述金属支撑体和所述柔性金属层，使得用作所述第一电极的连接部的所述金属柱露出。
本发明的电容器内置基板可通过使用上述制造方法容易地制造。而且，在内置所述贯通电极时，在所述电容器形成之后，可在基础树脂层的在其他金属柱上的部分中形成电镀开口部，然后可形成金属突起。另外，可通过相同的方法内置电阻器部。
如上所述，根据本发明，可构造这样的电子元件装置，其中，所述电容器可布置在更接近所述半导体芯片的位置并且可连接到所述半导体芯片，而且所述电子元件装置的设计余量较大。
附图说明
图1是表示在现有技术中内置有电容器的电子元件装置的实施例的剖视图；
图2A到图2S是表示制造根据本发明第一实施方式的电容器内置基板的方法的剖视图；
图3是表示根据本发明第一实施方式的电容器内置基板的剖视图；
图4是表示通过在根据本发明第一实施方式的电容器内置基板上安装半导体芯片而构造的电子元件装置的剖视图；
图5是表示根据本发明第二实施方式的电容器内置基板的剖视图；
图6是表示通过在根据本发明第二实施方式的电容器内置基板上安装半导体芯片而构造的电子元件装置的剖视图；
图7A到图7H是表示制造根据本发明第三实施方式的电容器内置基板的方法的剖视图；并且
图8是表示根据本发明第三实施方式的电容器内置基板的剖视图。
具体实施方式
下文将参考附图说明本发明的实施方式。
(第一实施方式)
图2A到图2S是表示制造根据本发明第一实施方式的电容器内置基板的方法的剖视图，图3是表示相同的电容器内置基板的剖视图。
在制造根据第一实施方式的电容器内置基板的方法中，如图2A中所示，首先，制备基础树脂层50，其由诸如聚酰胺膜、芳族聚酰胺膜等高度柔韧的弹性体制成，膜厚度约50μm。该基础树脂层50最终用作弹性基板来支撑多个电容器等。然后，如图2B中所示，在基础树脂层50上(在图2B中的基础树脂层50下方)通过溅射形成由铜等制成的种子层52。
接下来，形成抗蚀膜(未示出)，在该抗蚀膜中，在形成铜柱的位置开口形成开口部，并且将种子层52用作电镀供电路径，通过电镀在抗蚀膜的开口部中形成铜层。然后，去除抗蚀膜。因而，铜柱54(金属柱)形成在基础树脂层50上的种子层52上(图2B中的种子层52下方)。
然后，如图2C中所示，在将铜柱54用作掩模的同时，通过蚀刻种子层52使相应的铜柱54电隔离。例如，铜柱54的高度约为30μm，并且铜柱54的排列间距约为40μm。在该情况下，可在铜柱54的表面上通过非电解镀等形成金层。
然后，如图2D中所示，制备作为金属支撑体的铜板10，然后通过在铜板10上进行镀锡来形成用作柔性金属层的锡层12。铜板10的厚度为0.3到0.4mm，并且锡层12的膜厚度约为60μm。
然后，通过将图2C中的结构体的铜柱54推入铜板10上的锡层12以彼此相对，将基础树脂层50和锡层12胶合在一起。因此，如图2E中所示，基础树脂层50上的铜柱54嵌入铜板10上的锡层12中。
在本实施方式中，电容器、用于信号线的贯通电极等以及电阻器部内置在基板中。因此，分别在多个铜柱54上限定电容器、贯通电极和电阻器部的形成区域。
然后，如图2F中所示，通过激光或光刻法和等离子体蚀刻，对多个铜柱54上的基础树脂层50的其中将形成电容器的部分进行处理。由此形成第一电镀开口部50x。
然后，如图2G中所示，将铜板10、锡层12和铜柱54用作电镀供电路径，通过电镀从第一电镀开口部50x的底部向上进行镀铜。由此形成填充在第一电镀开口部50x中以从基础树脂层50的上表面突出的第一铜突起56(金属突起(突出部))。第一铜突起56的顶端部以类似凸曲面(半球面等)的形状形成，并且第一铜突起56距离基础树脂层50的上表面的高度设置为例如约30μm。在该情况下，第一铜突起56的突出部可以以类似圆柱的形状形成。
将通过该步骤形成的多个第一铜突起56连接到铜柱54来构成电容器的第一电极。多个第一铜突起56相对于以区域阵列式布置的铜柱54以锯齿形布置形成在预定的铜柱54上。
然后，如图2H中所示，在基础树脂层50和第一铜突起56上形成介电层22，以使第一铜突起56的凸曲面被介电层22覆盖。作为介电层22，可采用由BST((Ba，Sr)TiO3)、STO(SrTiO3)、PZT(Pb(Zr，Ti)O3)、BTO(BaTiO3)、AlOx(铝氧化物)、SiOx(硅氧化物)、SiN(氮化硅)、NbOx(铌氧化物)、TiOx(钛氧化物)等制成的金属氧化物层或含有这些金属氧化物的填充物的树脂。这些介电层通过溅射法、MOCVD(金属有机CVD)法等形成。
然后，还是如图2H中所示，通过光刻法在多个第一铜突起56之间的区域中对抗蚀剂进行构图，然后使其固化。由此形成中间树脂层14。
然后，如图2I中所示，通过电镀在第一铜突起56上的介电层22上顺序形成金层24a和焊料层24b来形成第二电极24。此时，由于介电层22介于电镀的电镀供电路径之间，所以可采用不受介电层22的存在影响的脉冲电镀。因此，在铜板10上形成电容器C，电容器C均基本由第一电极20、介电层22和第二电极24构成，第一电极20由铜柱54和第一铜突起56构成，第二电极24由金层24a和焊料层24b制成。
然后，如图2J中所示，通过处理基础树脂层50、介电层22和中间树脂层14的相应部分而形成第二电镀开口部50y，其中在多个铜柱54之间形成用作信号线等的贯通电极。然后，如图2K中所示，形成干膜抗蚀剂59，其中在对应于第二电镀开口部50y的区域及其周边区域中形成开口部59x。
然后，如图2L中所示，将铜板10、锡层12和铜柱54用作电镀供电路径，通过电镀从第二电镀开口部50y的底部向上进行镀铜。由此，获得填充在第二电镀开口部50y中以从基础树脂层50的上表面突出的第二铜突起56a。第二铜突起56a的顶端部形成为凸曲面。此时，由于电容器C被干膜抗蚀剂59覆盖，所以可选择性地只对第二电镀开口部50y进行镀铜。
然后，还是如图2L中所示，通过电镀分别在第二铜突起56a上顺序形成金层和焊料层来形成接触层60，并且它们的顶端部分别用作第一连接部61a。因此，在铜板10上形成贯通电极T，每个贯通电极T基本由铜柱54以及连接到铜柱54的第二铜突起56a和接触层60构成。然后，如图2M中所示，去除干膜抗蚀剂59。
以这种方式，在多个铜柱54当中的预定铜柱54上形成电镀开口部和铜突起的基础上，可容易地形成电容器C和贯通电极T。由于电容器C和贯通电极T通过单独的处理形成，因此电容器C可以以良好的合格率稳定地形成。而且，如在后面的第二实施方式中所述，在其它铜柱54上形成电镀开口部的基础上，可形成电阻器部。
然后，如图2N中所示，通过在图2M中的结构体的上表面上胶合树脂膜等形成第一绝缘层70，其用于覆盖电容器C和贯通电极T。此时，形成第一绝缘层70来消除电容器C和贯通电极T的高度差，并得到平坦的上表面。然后，如图2O中所示，通过激光或光刻法和等离子蚀刻形成均深达电容器C的第二电极24和贯通电极T的接触层60的第一过孔VH1。
然后，如图2P中所示，在第一绝缘层70上通过半加成制程等形成与电容器C的第二电极24和贯通电极T的接触层60连接的第一布线层72。在更详细的说明中，在第一过孔VH1和第一绝缘层70的内表面上通过非电解镀、溅射法等形成由铜等制成的第一种子层(未示出)。然后，在种子层上形成具有与第一布线层72对应的开口部的抗蚀剂(未示出)。然后，使用种子层代替电镀供电层，通过电镀在抗蚀剂中的开口部中形成由铜等制成的金属图案层(未示出)。
然后，去除抗蚀剂，而后将金属图案层用作掩模，通过蚀刻种子层形成第一布线层72。在该情况下，可使用减成制程或全加成制程作为半加成制程。
然后，如图2Q中所示，形成用于覆盖第一布线层72的第二绝缘层70a。然后，通过处理第二绝缘层70a，形成均深达第一布线层72的第二过孔VH2。然后，在第二绝缘层70a上形成均通过第二过孔VH2连接到第一布线层72的第二布线层72a。
由此，在电容器C的第二电极24和贯通电极T的接触层60上形成选择性地连接到电容器C的第二电极24和贯通电极T的接触层60的双层组合布线。在图2Q中，示出了双层组合布线的形成模式。但是可适当地形成n(n为大于等于1的整数)层组合布线。
然后，如图2R中所示，通过使用氨类碱性蚀刻剂对图2Q中的结构体的铜板10进行蚀刻，选择性地将铜板10从锡层12去除。然后，如图2S中所示，通过使用硝酸基蚀刻剂对锡层12进行蚀刻，选择性地将锡层12从铜柱54和基础树脂层50去除。因此，基础树脂层50和铜柱54从下表面侧露出。
然后，如图3中所示，将图2S中的结构体上下倒置，将助焊剂涂覆在电容器C和贯通电极T的相应的铜柱54上，焊料通过粉末涂覆而选择性地附着于铜柱54，并且每一个覆盖铜柱54的焊料层62通过回流加热形成。如果在铜柱54的表面上形成金层，则焊料层62可通过粉末涂覆稳定地附着在铜柱54上。
因此，在电容器C中，铜柱54分别被焊料层62覆盖，并且它们的顶端部用作第一电极20的连接部21。而且，在贯通电极T中，铜柱54分别被焊料层62覆盖，并且它们的顶端部用作第二连接部61b。然后，通过安装焊球等在分别于最下侧露出的第二布线层72a上设置外部接线端子74。在该情况下，当从一个基板获得多个电容器内置基板时，在设置外部接线端子74之前或之后对该基板进行切割。
按照上述描述，可获得第一实施方式的电容器内置基板1。
如图3中所示，在第一实施方式的电容器内置基板1中，多个电容器C和贯通电极T在它们穿过布置为最上层的基础树脂层50的状态下沿横向并排布置。电容器C基本由铜柱54和第一铜突起56构成的第一电极20、介电层22以及由金层24a和焊料层24b构成的第二电极构成。构成第一电极20的铜柱54(突出部)形成为从基础树脂层50的上表面突出，并且通过在所述突出部上涂覆焊料层62，使铜柱54的顶端部用作第一电极20的连接部21。
而且，连接到铜柱54的第一铜突起56(突出部)形成为穿过基础树脂层50并从基础树脂层50的下表面突出，其顶端部构成凸曲面(半球面等)。以这种方式，电容器C的第一电极20由从基础树脂层50的上表面突出的连接部21、以及连接到连接部21并且从基础树脂层50的下表面突出以使其顶端部构成凸曲面的第一铜突起56构成。而且，形成分别用于覆盖第一电极20的凸曲面的介电层22，并且形成用于覆盖介电层22的均由金层24a和焊料层24b构成的第二电极24。
而且，将贯通电极T和电容器C设置于基础树脂层50。贯通电极T基本由从基础树脂层50的上表面突出的铜柱54、以及连接到铜柱54并且穿过基础树脂层50以从基础树脂层50的下表面突出从而使其顶端部构成凸曲面的第二铜突起56a构成。第二铜突起56a被接触层60覆盖，并且其顶端部构成第一连接部61a，接触层60由金层和焊料层构成。而且，铜柱54被焊料层62覆盖，并且其顶端部构成第二连接部61b。
而且，电容器C和贯通电极T被第一绝缘层70覆盖，并且在第一绝缘层70中形成均深达电容器C的第二电极24和贯通电极T的下接触层60的第一连接部61a的第一过孔VH1。然后，在第一绝缘层70上(图3中为下方)形成第一布线层72，第一布线层72均通过第一过孔VH1连接到电容器C的第二电极24和贯通电极T的第一连接部61a。
而且，在第一布线层72上(在图3中为下方)形成第二绝缘层70a，并且在第二绝缘层70a中设置分别到达第一布线层72的第二过孔VH2。而且，在第二绝缘层70a上(在图3中为下方)形成第二布线层72a，其分别通过第二过孔VH2连接到第一布线层72。在第二布线层72a处分别设置外部接线端子74。
以这种方式，本实施方式的电容器内置基板1基本以这样的方式构成：在电容器C和贯通电极T上(在图3中为下方)形成电连接到电容器C和贯通电极T的双层组合布线，电容器C和贯通电极T沿横向并排布置以穿过基础树脂层50。
图4中所示为通过将半导体芯片安装在根据本实施方式的电容器内置基板上而构成的电子元件装置。如图4中所示，本实施方式的电子元件装置5这样构成：将半导体芯片45的电极(或突起)连接到电容器C的第一电极24的连接部21和贯通电极T的第二连接部61b，所述连接部21和第二连接部61b从电容器内置基板1的基础树脂层50的上表面突出。
在本实施方式的电容器内置基板1中，电容器C的第一电极24的连接部21和贯通电极T的第二连接部61b设置成用作用于连接半导体芯片45的突起。电容器C的第一电极20的连接部21和第二电极24以及贯通电极T的第一连接部61a和第二连接部61b沿垂直方向布置，并且直接连接到半导体芯片45和组合布线。内置在电容器内置基板1中的多个电容器C沿横向平行布置在半导体芯片45与组合布线之间，并且与它们电连接。由此，电容器C用作去耦电容器。
与现有技术不同，通过以这种方式构造电子元件装置5，不需要通过对连接到相应的电容器C的布线层环绕布设而将这样的布线层连接到半导体芯片45。因此，可将电容器C与半导体芯片45之间的电路径缩到最短，并且可减小电感。结果，电容器C作为用于高速运转的半导体芯片的去耦电容器可表现出充分性能。
另外，在本实施方式的电容器内置基板1中，除了电容器C之外，还内置有用作例如信号线等的导电路径的贯通电极T。因此不需要特别设置将信号线等连接到布线基板的突起。
而且，电容器C通过在第一铜突起56上覆盖介电层22和第二电极24而构成，每一个电容器C均具有凸曲面。因此，可在相同的安装面积中形成具有比以平面形状形成电容器的情况更大的电容的电容器。
另外，在本实施方式的电容器内置基板1中，内置在电容器内置基板1中的铜柱54用作突起，半导体芯片45倒装连接到所述突起。由于铜柱54通过电镀形成在抗蚀剂中的开口部中，因此铜柱可以比在使用正常焊料突起的情况下以更狭窄的间距(100μm或更小)形成更高的高度。结果，该电容器内置基板1可用作处理电极以窄间距布置的半导体芯片的布线基板。
而且，高度较高的铜柱54设置于用作高度柔韧的弹性体的基础树脂层50。因此，基础树脂层50和铜柱54在倒装连接半导体芯片45时用作应力释放层。结果，可提高电子元件装置的可靠性。
(第二实施方式)
图5为表示根据本发明第二实施方式的电容器内置基板的剖视图，图6为表示通过将半导体芯片安装在所述电容器内置基板上而构造的电子元件装置的剖视图。如图5中所示，在第二实施方式的电容器内置基板2中，除了电容器C和贯通电极T，还内置有电阻器部R。在图5的实施例中，在第一实施方式的图3中最右侧上的贯通电极T构成电阻器部R。
电阻器部R由第一电极20、绝缘层64和第二电极66构成，所述第一电极20与电容器C的第一电极20类似，由铜柱54和第一铜突起56构成，所述绝缘层64形成在第一电极20的凸曲面上，并且由氧化铝、硅氮化物和钛氮化物等制成，所述第二电极66形成在绝缘层64上，并且由金等制成。
而且，与电容器C类似，铜柱54由焊料层62覆盖，并且铜柱54的顶端部用作第一电极20的连接部21。然后，电阻器部R的第二电极66通过第一过孔VH1连接到布线基板的第一布线层72。其他结构与第一实施方式的图3中的相类似，因此这里将通过向它们附加相同的附图标记而省略对它们的说明。
为了形成第二实施方式中的电容器内置基板2的电阻器R，在第一实施方式的图2L中的上述步骤中，在待形成电阻器部的部分上形成第二铜突起56a，随后通过溅射顺序形成由氧化铝等制成的绝缘层以及金层，然后通过去除干膜抗蚀剂59在铜突起56上部分形成绝缘层和金层。由此，可形成电阻器部R。
图6中示出了通过将半导体芯片安装在第二实施方式的电容器内置基板2上而构成的电子元件装置6。如图6中所示，在第二实施方式的电子元件装置6中，与电容器C类似，电阻器部R的第一电极20的连接部21和第二电极66垂直布置，并且除了电容器C和贯通电极T，半导体芯片45的电极还直接连接到电阻器部R的第一电极20的连接部21。
与电容器C类似，电阻器部R布置在半导体芯片45的正下方，并且半导体芯片45和电阻器部R直接相互连接，而没有在布线基板中对布线层环绕布设。以这种方式，电阻器部R连接在半导体芯片45与布线基板的第二布线层72a之间。其他结构与图4中的类似，因此这里将通过向它们附加相同的附图标记而省略对它们的说明。
第二实施方式的电容器内置基板2具有与第一实施方式类似的效果。
(第三实施方式)
图7A到图7H为表示制造根据本发明第三实施方式的电容器内置基板的方法的剖视图。图8是表示相同的电容器内置基板的剖视图。第三实施方式的特征在于，在将焊料层填充在设置于铜板中的凹部内，然后将铜柱嵌入焊料层中的基础上，焊料层最终用作铜柱的涂覆层。在第三实施方式中，这里将省略对与第一实施方式相同的步骤的详细说明。
如图7A和7B中所示，在第三实施方式的制造方法中，制备作为金属支撑体的铜板10，并且在铜板10上形成具有开口部11x的抗蚀剂11。然后，通过抗蚀剂11中的开口部11x，湿蚀刻铜板10而在铜板10上形成凹部10x。然后，如图7C中所示，将铜板10用作电镀供电路径，通过电镀在铜板10的凹部10x中形成焊料层62。然后将抗蚀剂11去除。
然后，如图7D中所示，类似于第一实施方式，制备其上设置有直立的铜柱54的基础树脂层50，然后将铜柱54推入形成在铜板10的凹部10x中的焊料层62内。填充在铜板10的凹部10x中的焊料层62布置在与铜柱54对应的部分中。因此，如图7E中所示，基础树脂层50以这样的状态胶合在铜板10上，即，铜柱54埋入铜板10的凹部10x中的焊料层62内。
然后，如图7F中所示，通过执行第一实施方式中从图2F的步骤到图2M的步骤的相应步骤，在铜板10上形成电容器C和贯通电极T。然后，如图7G中所示，通过执行第一实施方式中图2M到图2Q中的步骤，形成连接到电容器C和贯通电极T的双层组合布线(第一布线层72和第二布线层72a以及第一层间绝缘层70和第二层间绝缘层70a)。
然后，如图7H中所示，通过使用氨类碱性蚀刻剂进行蚀刻，将铜板10从图7G中的结构体去除。因此，可选择性地从焊料层62和基础树脂层50去除铜板10，并且使得用于覆盖铜柱54的焊料层62露出，由此，获得电容器C的第一电极20的连接部21和贯通电极T的第二连接部61b。然后，如图8中所示，将图7H中的结构体上下倒置，并将外部接线端子74设置在从最下侧露出的第二布线层72a上。
通过上述方式，可获得具有与第一实施方式相同的结构的根据第三实施方式的电容器内置基板3。在第三实施方式的制造方法中，填充在铜板10的凹部10x中的焊料层62用作用于覆盖铜柱54的焊料层62。因此，在铜柱54露出之后，不需要用焊料层62覆盖铜柱54。而且，与第一实施方式不同，由于不需要形成锡层12的步骤和去除锡层12的步骤，因此第三实施方式的该制造方法在成本上具有优势。
类似于第一实施方式，将半导体芯片安装在第三实施方式的电容器内置基板3上，并且该电容器内置基板3可实现与第一实施方式类似的优点。

Claims (10)

1.一种电容器内置基板，该电容器内置基板包括：
基础树脂层；
多个电容器，所述电容器在它们穿过所述基础树脂层的状态下沿横向并排布置，
每个所述电容器均由第一电极、介电层和第二电极构成，所述第一电极设置成穿过所述基础树脂层，并且具有分别从所述基础树脂层的两个表面侧突出的突出部，以使在所述基础树脂层的一个表面侧上的所述突出部用作连接部，所述介电层用于覆盖所述第一电极的在所述基础树脂层的另一表面侧上的突出部，并且所述第二电极用于覆盖所述介电层；
贯通电极，该贯通电极设置成穿过所述基础树脂层，并且具有分别从所述基础树脂层的两个表面侧突出的突出部；和
组合布线，该组合布线形成在所述基础树脂层的所述另一表面侧上，并且连接到所述贯通电极的一端侧和所述电容器的所述第二电极。
2.根据权利要求1所述的电容器内置基板，该电容器内置基板还包括：
电阻器部，该电阻器部由以下构成：
第一电极，该第一电极设置成穿过所述基础树脂层，并且具有分别从所述基础树脂层的两个表面侧突出的突出部，从而在所述基础树脂层的一个表面侧上的所述突出部用作连接部；
绝缘层，该绝缘层用于覆盖在所述基础树脂层的另一表面侧上的所述第一电极；和
第二电极，该第二电极用于覆盖所述绝缘层，
其中，所述电阻器部的所述第二电极连接到所述组合布线。
3.根据权利要求1所述的电容器内置基板，其中，布置在所述基础树脂层的所述另一表面侧上的所述突出部具有顶端部，该顶端部成形为凸曲面。
4.一种电子元件装置，该电子元件装置包括：
如权利要求1至3中任一项所述的电容器内置基板；和
半导体芯片，该半导体芯片安装成连接到所述第一电极的所述连接部和所述贯通电极的另一端侧。
5.一种制造电容器内置基板的方法，该方法包括以下步骤：
制备基础树脂层和金属支撑体，在该基础树脂层的一个表面上直立地设置多个金属柱，在该金属支撑体的一个表面上形成柔性金属层；
通过将所述基础树脂层上的所述金属柱推入所述金属支撑体上的所述柔性金属层中以将所述金属柱嵌入所述柔性金属层中，从而将所述金属支撑体和所述基础树脂层胶合在一起；
在所述基础树脂层的在所述金属柱的预定部分上的部分中形成第一电镀开口部；
将所述金属支撑体、所述柔性金属层和所述金属柱用作电镀供电路径，在所述第一电镀开口部中，通过使用电镀形成从所述基础树脂层的上表面突出的金属突起，从而获得由所述金属柱和所述金属突起构成的第一电极；
形成用于覆盖所述第一电极的介电层；
通过形成用于覆盖所述介电层的第二电极而获得电容器；
在所述电容器的上方形成组合布线，该组合布线电连接到所述电容器的所述第二电极；并且
通过去除所述金属支撑体和所述柔性金属层，使所述金属柱露出。
6.一种制造电容器内置基板的方法，该方法包括以下步骤：
制备基础树脂层和金属支撑体，在该基础树脂层的一个表面侧上直立地设置多个金属柱，在该金属支撑体中，在对应于所述金属柱的部分中形成凹部，并将柔性金属层嵌入所述凹部中；
通过将所述基础树脂层上的所述金属柱推入形成在所述金属支撑体上的所述柔性金属层中以将所述金属柱嵌入所述柔性金属层中，从而将所述金属支撑体和所述基础树脂层胶合在一起；
在所述基础树脂层的在所述金属柱的预定部分上的部分中，形成用于形成电容器的第一电镀开口部；
将所述金属支撑体、所述柔性金属层和所述金属柱用作电镀供电路径，在所述第一电镀开口部中，通过使用电镀形成从所述基础树脂层的上表面突出的金属突起，从而获得由所述金属柱和所述金属突起构成的第一电极；
形成用于覆盖所述第一电极的介电层；
通过形成用于覆盖所述介电层的第二电极而获得电容器；
在所述电容器上方形成组合布线，该组合布线连接到所述电容器的所述第二电极；并且
通过去除所述金属支撑体，使被所述柔性金属层覆盖的所述金属柱露出。
7.根据权利要求5或6所述的制造电容器内置基板的方法，其中，除了在所述基础树脂层的在所述多个金属柱上的相应部分中的所述电容器的形成区域之外，还限定了贯通电极的形成区域，并且
在获得所述电容器的所述步骤之后，但是在形成所述组合布线的所述步骤之前，还包括以下步骤：
在所述基础树脂层的在所述金属柱的预定部分上的部分中形成用于形成所述贯通电极的第二电镀开口部；
通过形成抗蚀剂，用该抗蚀剂覆盖所述电容器，在所述抗蚀剂中，在包括所述第二电镀开口部的区域中设置开口部；
将所述金属支撑体、所述柔性金属层和所述金属柱用作电镀供电路径，在所述第二电镀开口部中，通过电镀形成从所述基础树脂层的上表面突出的金属突起，从而获得由所述金属柱和所述金属突起构成的所述贯通电极；并且
去除所述抗蚀剂；
其中，所述组合布线连接到所述贯通电极的一端侧。
8.根据权利要求5或6所述的制造电容器内置基板的方法，其中，除了在所述基础树脂层的在所述多个金属柱上的相应部分中的所述电容器的形成区域之外，还限定了电阻器部的形成区域，并且
在获得所述电容器的所述步骤之后，但是在形成所述组合布线的所述步骤之前，还包括以下步骤：
在所述基础树脂层的在所述金属柱的预定部分上的部分中，形成用于形成所述电阻器部的第二电镀开口部；
通过形成抗蚀剂，用该抗蚀剂覆盖所述电容器，在所述抗蚀剂中，在包括所述第二电镀开口部的区域中设置开口部；
将所述金属支撑体、所述柔性金属层和所述金属柱用作电镀供电路径，在所述第二电镀开口部中，通过电镀形成从所述基础树脂层的上表面突出的金属突起，从而获得由所述金属柱和所述金属突起构成的所述第一电极；并且
形成用于覆盖所述第一电极的绝缘层；
通过形成用于覆盖所述绝缘层的第二电极，获得所述电阻器部；以及
去除所述抗蚀剂；
其中，所述组合布线连接到所述电阻器部的所述第二电极。
9.根据权利要求5所述的制造电容器内置基板的方法，其中，所述金属支撑体由铜制成，所述柔性金属层由锡制成，并且
在去除所述金属支撑体和所述柔性金属层的所述步骤之后，还包括以下步骤：
形成用于覆盖所述金属柱的焊料层。
10.根据权利要求6所述的制造电容器内置基板的方法，其中，所述金属支撑体由铜制成，所述柔性金属层由焊料制成。
CNA200710140290XA 2006-08-10 2007-08-08 电容器内置基板及其制造方法和电子元件装置 Pending CN101123854A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006217955 2006-08-10
JP2006217955A JP4783692B2 (ja) 2006-08-10 2006-08-10 キャパシタ内蔵基板及びその製造方法と電子部品装置

Publications (1)

Publication Number Publication Date
CN101123854A true CN101123854A (zh) 2008-02-13

Family

ID=38666852

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200710140290XA Pending CN101123854A (zh) 2006-08-10 2007-08-08 电容器内置基板及其制造方法和电子元件装置

Country Status (4)

Country Link
US (1) US7936568B2 (zh)
EP (1) EP1887622A3 (zh)
JP (1) JP4783692B2 (zh)
CN (1) CN101123854A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112913341A (zh) * 2018-10-25 2021-06-04 株式会社村田制作所 电子部件模块以及电子部件模块的制造方法
CN113451279A (zh) * 2020-03-26 2021-09-28 群创光电股份有限公司 电容器及电子装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4920335B2 (ja) * 2006-08-07 2012-04-18 新光電気工業株式会社 キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
JP4783692B2 (ja) 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
JP4337949B2 (ja) * 2007-09-06 2009-09-30 株式会社村田製作所 回路基板及び回路基板の製造方法
CN101978800A (zh) * 2008-03-24 2011-02-16 日本特殊陶业株式会社 部件内置布线基板
KR101006619B1 (ko) * 2008-10-20 2011-01-07 삼성전기주식회사 라운드형 솔더범프를 갖는 인쇄회로기판 및 그 제조방법
EP2384102A4 (en) * 2008-12-22 2012-08-08 Fujitsu Ltd ELECTRONIC COMPONENT AND METHOD FOR MANUFACTURING THE SAME
US8389870B2 (en) * 2010-03-09 2013-03-05 International Business Machines Corporation Coreless multi-layer circuit substrate with minimized pad capacitance
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
JP6081044B2 (ja) 2010-09-16 2017-02-15 富士通株式会社 パッケージ基板ユニットの製造方法
US10433421B2 (en) * 2012-12-26 2019-10-01 Intel Corporation Reduced capacitance land pad
JP2015049985A (ja) * 2013-08-30 2015-03-16 富士通株式会社 Ｉｃソケット及び接続端子
WO2015053356A1 (ja) * 2013-10-09 2015-04-16 学校法人早稲田大学 電極接続方法及び電極接続構造
US9642261B2 (en) * 2014-01-24 2017-05-02 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Composite electronic structure with partially exposed and protruding copper termination posts
KR102281460B1 (ko) * 2015-01-22 2021-07-27 삼성전기주식회사 임베디드 기판 및 임베디드 기판의 제조 방법
JP6672705B2 (ja) * 2015-10-30 2020-03-25 大日本印刷株式会社 インターポーザ及びインターポーザの製造方法
EP3174094B1 (en) * 2015-11-25 2018-09-26 IMEC vzw Integrated circuit comprising a metal-insulator-metal capacitor and fabrication method thereof
WO2018038094A1 (ja) * 2016-08-22 2018-03-01 重信 三浦 キャパシタの製造方法及びキャパシタ内蔵基板の製造方法並びにキャパシタ内蔵基板及び半導体装置実装部品
US10297494B2 (en) * 2017-01-26 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Raised via for terminal connections on different planes
DE102017127920A1 (de) 2017-01-26 2018-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Erhöhte Durchkontaktierung für Anschlüsse auf unterschiedlichen Ebenen
US10622302B2 (en) 2018-02-14 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Via for semiconductor device connection and methods of forming the same
US10373866B1 (en) * 2018-05-04 2019-08-06 International Business Machines Corporation Method of forming metal insulator metal capacitor with extended capacitor plates
DE102018126130B4 (de) 2018-06-08 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und -verfahren
US11158775B2 (en) 2018-06-08 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN110660582A (zh) * 2018-06-29 2020-01-07 浙江清华柔性电子技术研究院 柔性储能薄膜及其制备方法、薄膜电容器
US10992100B2 (en) 2018-07-06 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
JP7279538B2 (ja) * 2019-06-19 2023-05-23 富士フイルムビジネスイノベーション株式会社 発光装置
US20240107665A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Providing a lower inductance path in a routing substrate for a capacitor, and related electronic devices and fabrication methods

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
JPH06268141A (ja) 1993-03-15 1994-09-22 Hitachi Ltd 電子回路装置の実装方法
JP3246166B2 (ja) 1994-03-03 2002-01-15 株式会社村田製作所 薄膜コンデンサ
JP2830845B2 (ja) 1996-06-26 1998-12-02 日本電気株式会社 半導体記憶装置
JPH11111884A (ja) * 1997-10-07 1999-04-23 Toppan Printing Co Ltd 電子部材作製用基板及びそれを用いた電子部材の製造方法
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6876554B1 (en) * 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
KR101084525B1 (ko) * 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6573584B1 (en) * 1999-10-29 2003-06-03 Kyocera Corporation Thin film electronic device and circuit board mounting the same
US6525921B1 (en) 1999-11-12 2003-02-25 Matsushita Electric Industrial Co., Ltd Capacitor-mounted metal foil and a method for producing the same, and a circuit board and a method for producing the same
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP2001291637A (ja) 2000-04-10 2001-10-19 Shinko Electric Ind Co Ltd 球状キャパシタと該キャパシタの製造方法と球状キャパシタの実装構造と配線基板と該配線基板の製造方法
US20030086248A1 (en) 2000-05-12 2003-05-08 Naohiro Mashino Interposer for semiconductor, method for manufacturing same, and semiconductor device using same
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
US6740411B2 (en) * 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
JP3817463B2 (ja) * 2001-11-12 2006-09-06 新光電気工業株式会社 多層配線基板の製造方法
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
US6943056B2 (en) * 2002-04-16 2005-09-13 Renesas Technology Corp. Semiconductor device manufacturing method and electronic equipment using same
JP4019837B2 (ja) * 2002-07-19 2007-12-12 松下電器産業株式会社 固体電解コンデンサ及びその製造方法
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JP2004064052A (ja) * 2002-07-27 2004-02-26 Samsung Electro Mech Co Ltd ノイズ遮蔽型積層基板とその製造方法
JP2004079701A (ja) * 2002-08-14 2004-03-11 Sony Corp 半導体装置及びその製造方法
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
TW560001B (en) * 2002-10-22 2003-11-01 Toppoly Optoelectronics Corp Method of forming reflective liquid crystal display and driving circuit
JP3910908B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 半導体装置用基板及びこの製造方法、並びに半導体装置
JP3910907B2 (ja) * 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
JP4342174B2 (ja) * 2002-12-27 2009-10-14 新光電気工業株式会社 電子デバイス及びその製造方法
JP2004214258A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体モジュール
US6909592B2 (en) * 2003-01-30 2005-06-21 Dongbuanam Semiconductor Inc. Thin film capacitor and fabrication method thereof
US6995322B2 (en) * 2003-01-30 2006-02-07 Endicott Interconnect Technologies, Inc. High speed circuitized substrate with reduced thru-hole stub, method for fabrication and information handling system utilizing same
TW556452B (en) * 2003-01-30 2003-10-01 Phoenix Prec Technology Corp Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate
JP5000071B2 (ja) * 2003-02-26 2012-08-15 新光電気工業株式会社 半導体装置用基板及び半導体装置
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP4377617B2 (ja) * 2003-06-20 2009-12-02 日本特殊陶業株式会社 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP4365166B2 (ja) * 2003-08-26 2009-11-18 新光電気工業株式会社 キャパシタ、多層配線基板及び半導体装置
TWI251916B (en) * 2003-08-28 2006-03-21 Phoenix Prec Technology Corp Semiconductor assembled heat sink structure for embedding electronic components
WO2005045925A1 (ja) * 2003-11-07 2005-05-19 Shinko Electric Industries Co., Ltd. 電子装置及びその製造方法
KR100535181B1 (ko) * 2003-11-18 2005-12-09 삼성전자주식회사 디커플링 커패시터를 갖는 반도체 칩 패키지와 그 제조 방법
JP4547164B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP2005317943A (ja) * 2004-03-29 2005-11-10 Sumitomo Bakelite Co Ltd プリント回路基板およびその製造方法
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
TWI255491B (en) * 2004-03-31 2006-05-21 Sanyo Electric Co Substrate for mounting elements, manufacturing method therefor and semiconductor device using the same
JP4260672B2 (ja) * 2004-04-16 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法及び中継基板の製造方法
TW200605169A (en) * 2004-06-29 2006-02-01 Sanyo Electric Co Circuit device and process for manufacture thereof
KR100680504B1 (ko) 2004-06-30 2007-02-08 동부일렉트로닉스 주식회사 반도체 소자의 캐패시터의 제조방법
KR100645643B1 (ko) * 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
US7186919B2 (en) * 2004-08-16 2007-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitors and method of manufacturing the same
JP5208349B2 (ja) * 2004-09-03 2013-06-12 富士通株式会社 容量素子とその製造方法
KR100598275B1 (ko) * 2004-09-15 2006-07-10 삼성전기주식회사 수동소자 내장형 인쇄회로기판 및 그 제조 방법
JP2006120696A (ja) 2004-10-19 2006-05-11 Shinko Electric Ind Co Ltd キャパシタ装置及びそれが内蔵された半導体装置
JP2006147606A (ja) * 2004-11-16 2006-06-08 Nec Toppan Circuit Solutions Inc シート状コンデンサとその製造方法
JP4602208B2 (ja) * 2004-12-15 2010-12-22 新光電気工業株式会社 電子部品実装構造体及びその製造方法
JP4499548B2 (ja) * 2004-12-24 2010-07-07 新光電気工業株式会社 キャパシタ部品
JP4351148B2 (ja) * 2004-12-28 2009-10-28 新光電気工業株式会社 配線基板の製造方法
KR100688768B1 (ko) * 2004-12-30 2007-03-02 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조 방법
JP2006253631A (ja) * 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
KR100688743B1 (ko) * 2005-03-11 2007-03-02 삼성전기주식회사 멀티 레이어 커패시터 내장형의 인쇄회로기판의 제조방법
KR100716810B1 (ko) * 2005-03-18 2007-05-09 삼성전기주식회사 블라인드 비아홀을 구비한 커패시터 내장형 인쇄회로기판및 그 제조 방법
JP2006269764A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 強誘電体記憶装置および製造方法
JP4638768B2 (ja) * 2005-05-20 2011-02-23 三井金属鉱業株式会社 キャパシタ回路付フィルムキャリアテープ及びその製造方法、キャパシタ回路付表面実装フィルムキャリアテープ及びその製造方法
US7696442B2 (en) * 2005-06-03 2010-04-13 Ngk Spark Plug Co., Ltd. Wiring board and manufacturing method of wiring board
JP2007149730A (ja) * 2005-11-24 2007-06-14 Shinko Electric Ind Co Ltd 薄膜キャパシタ、実装基板、実装基板の製造方法、半導体装置、および半導体装置の製造方法
US20080017407A1 (en) * 2006-07-24 2008-01-24 Ibiden Co., Ltd. Interposer and electronic device using the same
US7662694B2 (en) * 2006-07-31 2010-02-16 Ibiden Co., Ltd. Capacitor having adjustable capacitance, and printed wiring board having the same
JP4920335B2 (ja) * 2006-08-07 2012-04-18 新光電気工業株式会社 キャパシタ内蔵インターポーザ及びその製造方法と電子部品装置
JP4783692B2 (ja) 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
JP2010004028A (ja) * 2008-05-23 2010-01-07 Shinko Electric Ind Co Ltd 配線基板及びその製造方法、及び半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112913341A (zh) * 2018-10-25 2021-06-04 株式会社村田制作所 电子部件模块以及电子部件模块的制造方法
CN112913341B (zh) * 2018-10-25 2023-09-05 株式会社村田制作所 电子部件模块以及电子部件模块的制造方法
CN113451279A (zh) * 2020-03-26 2021-09-28 群创光电股份有限公司 电容器及电子装置
US20210305359A1 (en) * 2020-03-26 2021-09-30 Innolux Corporation Capacitor and electronic device
US11658207B2 (en) * 2020-03-26 2023-05-23 Innolux Corporation Capacitor and electronic device
CN113451279B (zh) * 2020-03-26 2023-09-12 群创光电股份有限公司 电容器及电子装置

Also Published As

Publication number Publication date
US20080291649A1 (en) 2008-11-27
EP1887622A3 (en) 2008-05-07
EP1887622A2 (en) 2008-02-13
JP4783692B2 (ja) 2011-09-28
JP2008042118A (ja) 2008-02-21
US7936568B2 (en) 2011-05-03

Similar Documents

Publication Publication Date Title
CN101123854A (zh) 电容器内置基板及其制造方法和电子元件装置
CN101536181B (zh) 半导体装置及其制造方法
CN101123853A (zh) 内置有电容器的互连体及其制造方法以及电子元件装置
KR101329931B1 (ko) 배선기판
CN1316524C (zh) 多层阵列电容及其制作方法
CN101752084B (zh) 电子部件以及电子部件内置基板
US8242612B2 (en) Wiring board having piercing linear conductors and semiconductor device using the same
US6724611B1 (en) Multi-layer chip capacitor
US8654539B2 (en) Capacitor-incorporated substrate and component-incorporated wiring substrate
CN107689299B (zh) 薄膜陶瓷电容器
KR20090054390A (ko) 반도체 장치
CN208061869U (zh) 薄膜型lc部件以及其安装结构
KR20070059186A (ko) 상호접속 소자를 제조하는 구조와 방법, 및 이 상호접속소자를 포함하는 다층 배선 기판
US20080001285A1 (en) Semiconductor package having embedded passive elements and method for manufacturing the same
CN110767455B (zh) 层叠陶瓷电子部件及其制造方法和内置电子部件的电路板
WO2011102134A1 (ja) 部品内蔵基板
KR102356125B1 (ko) 전자 부품 내장 기판
US20040009629A1 (en) Electrode forming method in circuit device and chip package and multilayer board using the same
CN112420524B (zh) 一种支撑框架及其制造方法
US20070284970A1 (en) Piezoelectric oscillator and method of manufacturing the same
US10658200B2 (en) Thin film component sheet, board with built-in electronic component, and method of manufacturing the thin film component sheet
JP5589617B2 (ja) 薄膜コンデンサ及びその製造方法
JP2006339293A (ja) 回路モジュール
JP2008529283A (ja) 誘電体の表面に埋め込まれた金属トレースを有する相互接続要素を作る構成および方法
CN111954388B (zh) 线路板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080213