CN112913341A - 电子部件模块以及电子部件模块的制造方法 - Google Patents

电子部件模块以及电子部件模块的制造方法 Download PDF

Info

Publication number
CN112913341A
CN112913341A CN201980069754.3A CN201980069754A CN112913341A CN 112913341 A CN112913341 A CN 112913341A CN 201980069754 A CN201980069754 A CN 201980069754A CN 112913341 A CN112913341 A CN 112913341A
Authority
CN
China
Prior art keywords
electronic component
magnetic
component module
main surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980069754.3A
Other languages
English (en)
Other versions
CN112913341B (zh
Inventor
新开秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN112913341A publication Critical patent/CN112913341A/zh
Application granted granted Critical
Publication of CN112913341B publication Critical patent/CN112913341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1322—Encapsulation comprising more than one layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0073—Shielding materials
    • H05K9/0081—Electromagnetic shielding materials, e.g. EMI, RFI shielding
    • H05K9/0088—Electromagnetic shielding materials, e.g. EMI, RFI shielding comprising a plurality of shielding layers; combining different shielding material structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

本发明涉及电子部件模块以及电子部件模块的制造方法。抑制金属层的屏蔽效果的降低。电子部件模块(1)具备基板(2)、电子部件(3)、密封部(4)、金属层(5)以及磁性层(6)。基板(2)具有第一主面(21)。电子部件(3)设置于基板(2)的第一主面(21)。密封部(4)密封电子部件(3)。金属层(5)覆盖密封部(4)。磁性层(6)设置在密封部(4)与金属层(5)之间。磁性层(6)具有磁性主体部(61)和第一覆盖片(62)。第一覆盖片(62)设置在磁性主体部(61)与金属层(5)之间。第一覆盖片(62)具有第一主面(621)和第二主面(622)。第一主面(621)与磁性主体部(61)对置。第二主面(622)与金属层(5)对置。第二主面(622)的第二外周端部(624)位于比第一主面(621)的第一外周端部(623)更靠内侧。

Description

电子部件模块以及电子部件模块的制造方法
技术领域
本发明一般涉及电子部件模块以及电子部件模块的制造方法，更详细而言，涉及具备磁性层和金属层的电子部件模块以及电子部件模块的制造方法。
背景技术
以往，作为电子部件模块，已知有具备磁性层和金属层的电子部件模块(例如，参照专利文献1)。
专利文献1所记载的电子电路封装(电子部件模块)具备：基板、多个电子部件、模制树脂(密封部)、磁性膜(磁性层)以及金属膜(金属层)。多个电子部件搭载于基板。模制树脂覆盖基板的主面，以埋入多个电子部件。磁性膜覆盖模制树脂。金属膜覆盖磁性膜和模制树脂。
专利文献1：日本专利第5988003号公报
然而，在以往的电子部件模块中，有时使用将磁性主体部以及覆盖片层叠的构造，作为磁性层。该情况下，覆盖片设置于磁性主体部的金属层侧。在使用这种磁性层的情况下，在切断磁性层时，在切断后的磁性层的周缘，有时在覆盖片产生毛刺，覆盖片的侧面比磁性主体部的侧面更向外侧突出。若覆盖片的侧面比磁性主体部的侧面更向外侧突出，则在磁性层上设置金属层时，覆盖片突出的部分成为伞状，难以在磁性主体部形成金属层，因此有时金属层在覆盖片突出的部分断开。也就是说，能够形成被覆盖片中的比磁性主体部更向外侧突出的部分遮挡的部位，在该被遮挡的部位难以形成金属层，因此金属层断开。因此，存在金属层的屏蔽效果有可能降低的问题。
发明内容
本发明是鉴于上述的点而完成的发明，本发明的目的在于提供能够抑制金属层的屏蔽效果降低的电子部件模块以及电子部件模块的制造方法。
本发明的一个方式所涉及的电子部件模块具备：基板、电子部件、密封部、金属层以及磁性层。上述基板具有主面。上述电子部件设置于上述基板的上述主面。上述密封部密封上述电子部件。上述金属层覆盖上述密封部。上述磁性层设置在上述密封部与上述金属层之间。上述磁性层具有磁性主体部和覆盖片。上述覆盖片设置在上述磁性主体部与上述金属层之间。上述覆盖片具有第一主面和第二主面。上述第一主面与上述磁性主体部对置。上述第二主面与上述金属层对置。上述第二主面的外周端部位于比上述第一主面的外周端部更靠内侧。
本发明的一个方式所涉及的电子部件模块的制造方法具有：准备基板的工序以及在上述基板设置电子部件的工序。上述电子部件模块的制造方法具有：设置密封部的工序，上述密封部密封上述电子部件；以及切断磁性片以形成磁性层的工序。上述电子部件模块的制造方法具有在上述密封部的至少一部分设置上述磁性层的工序。上述电子部件模块的制造方法具有设置金属层以覆盖上述密封部和上述磁性层的工序。上述磁性层具有磁性主体部和覆盖片。上述覆盖片设置在上述磁性主体部与上述金属层之间。上述覆盖片具有第一主面和第二主面。上述第一主面与上述磁性主体部对置。上述第二主面与上述金属层对置。在形成上述磁性层的工序中，切断上述磁性片以形成上述磁性层，使得上述第二主面的外周端部位于比上述第一主面的外周端部更靠内侧。
根据本发明的上述方式所涉及的电子部件模块以及电子部件模块的制造方法，能够抑制金属层的屏蔽效果的降低。
附图说明
图1的A是实施方式1所涉及的电子部件模块的剖视图。图1的B是上述的电子部件模块中的图1的A的区域A1的放大图。图1的C是上述的电子部件模块中的图1的A的区域A2的放大图。
图2的A是实施方式1所涉及的电子部件模块中的磁性层的一部分的剖视图。图2的B是上述的磁性层中的图2的A的区域B1的放大图。图2的C是上述的磁性层中的图2的B的区域B2的放大图。
图3的A以及图3的B是用于说明实施方式1所涉及的电子部件模块的制造方法的主视图。
图4的A～图4的F是用于说明实施方式1所涉及的电子部件模块的制造方法的工序剖视图。
图5的A～图5的F是用于说明实施方式1的变形例1所涉及的电子部件模块的制造方法的工序剖视图。
图6的A是实施方式1的变形例2所涉及的电子部件模块的剖视图。图6的B是上述的电子部件模块中的图6的A的区域C1的放大图。图6的C是上述的电子部件模块中的图6的A的区域C2的放大图。
图7是实施方式2所涉及的电子部件模块中的磁性层的主要部分的剖视图。
图8的A是实施方式3所涉及的电子部件模块中的磁性层的主视图。图8的B是实施方式3的变形例1所涉及的电子部件模块中的磁性层的主视图。图8的C是实施方式3的变形例2所涉及的电子部件模块中的磁性层的主视图。
具体实施方式
以下，参照附图对实施方式1～3所涉及的电子部件模块以及电子部件模块的制造方法进行说明。在下述的实施方式等中参照的各图是示意性的图，图中的各构成要素的大小、厚度各自的比不一定反映实际的尺寸比。
(实施方式1)
(1)电子部件模块的整体结构
参照附图对实施方式1所涉及的电子部件模块的整体结构进行说明。
如图1的A所示，电子部件模块1具备：基板2、多个(在图示例中三个)电子部件3、密封部4、金属层5、磁性层6以及多个(在图示例中两个)电连接部7。电子部件模块1使用多个电连接部7安装于外部基板(未图示)。
(2)电子部件模块的各构成要素
以下，参照附图对电子部件模块1的各构成要素进行说明。
(2.1)基板
图1的A所示的基板2是具有多个电介质层和多个布线层的多层基板。基板2例如是LTCC(Low Temperature Co-fired Ceramics：低温共烧陶瓷)基板。另外，基板2也可以是树脂基板。多个电介质层以及多个布线层在基板2的厚度方向D1上层叠。
多个电介质层具有电绝缘性。多个电介质层可以由相同的材料形成，或者一部分电介质层可以由与其它的电介质层不同的材料形成。
多个布线层形成于多个电介质层。多个布线层分别形成为规定图案。多个布线层的材料例如是铜。此外，多个布线层的材料并不限定于铜，例如，也可以是银或者金。多个布线层可以由相同的材料形成，或者一部分布线层可以由与其它的布线层不同的材料形成。
基板2具有第一主面21和第二主面22。基板2具有包含接地电极的多个电极。接地电极与成为接地电位的部分电连接。多个布线层中的一些与接地电极电连接。
(2.2)电子部件
如图1的A所示，多个电子部件3设置于基板2的第一主面21。多个电子部件3的各个例如是芯片电子部件、无源元件、或者有源元件。芯片电子部件例如是电阻、电感器、或者电容器。无源元件是SAW(Surface Acoustic Wave：表面声波)滤波器、BAW(Bulk AcousticWave：体声波)滤波器。有源元件是RF(Radio Frequency：射频)开关或者半导体元件。各电子部件3设置于基板2的第一主面21上。各电子部件3经由导电性凸块、焊料那样的多个电连接部31与基板2的布线层(未图示)电连接。另外，电子部件3也可以是比电子部件模块1小型、且与电子部件模块1同样地将多个电子部件搭载在基板上预先组装而成的模块部件。
多个电子部件3包括放射高频的电磁波的电子部件和放射低频的电磁波的电子部件。在本说明书中，“低频的电磁波”是指数MHz以下的频带的电磁波。在本说明书中，“高频的电磁波”是指比低频的频率(上述数MHz以下的频带所包含的频率)高的频带的电磁波。
(2.3)密封部
如图1的A所示，密封部4被设置为密封多个电子部件3。更详细而言，密封部4被设置为覆盖基板2的第一主面21上，以密封多个电子部件3。密封部4覆盖各电子部件3的整个周围。也就是说，各电子部件3配置于密封部4的内侧。
密封部4的材料是具有电绝缘性的树脂等。另外，密封部4例如除了树脂之外，还包括混入树脂中的填料，但填料不是必需的构成要素。树脂例如是环氧树脂。但是，树脂不限于环氧树脂，还可以例如是丙烯酸树脂、聚氨酯树脂或者硅酮树脂。填料例如是二氧化硅、氧化铝等无机填料。密封部4除了树脂以及填料之外，还可以包含例如炭黑等黑色颜料。
(2.4)金属层
如图1的A所示，金属层5被设置为覆盖密封部4。更详细而言，金属层5被设置为与密封部4的主面41的一部分以及侧面42接触。
金属层5具有主部51和侧部52。主部51和侧部52一体地设置。主部51被设置为覆盖密封部4的主面41。侧部52被设置为从主部51的周围沿着基板2的厚度方向D1延伸。侧部52被设置为与密封部4的侧面42接触。
金属层5与基板2中的成为接地电位的布线层(未图示)电连接。更详细而言，金属层5的侧部52与基板2的侧面23接触，并与从该侧面23露出的基板2的布线层(未图示)电连接。与金属层5电连接的布线层是成为接地电位的布线层。
金属层5具有高的电导率。金属层5的材料例如是铜。金属层5的材料还可以是银、铝。另外，金属层5也可以是层叠了多层不同的金属材料的结构。例如，也可以是在与密封部4的接触面形成容易与树脂密接的钛、铬、镍、不锈钢等金属，并在其上形成铜、银、铝那样的电导率高的金属，进一步在其上形成不易生锈的钛、铬、镍、不锈钢等金属的层叠构造。例如通过溅射法形成金属层5。
金属层5与基板2的布线层中成为接地电位的布线层电连接，因此能够提高高频的屏蔽效果。另一方面，若在金属层5内存在电断开的部位，则与在金属层5内没有断开部位的情况相比，高频的屏蔽效果降低。在本说明书中，“高频的电磁波”是指如上述那样比低频的频率高的频带的电磁波。
(2.5)磁性层
如图1的A所示，磁性层6在基板2的厚度方向D1上设置于密封部4与金属层5之间。
磁性层6具有高的导磁率。由此，磁性层6能够提高低频的屏蔽效果。在本说明书中，“低频的电磁波”是指如上述那样数MHz以下的频带的电磁波。
(2.6)电连接部
如图1的A所示，多个电连接部7设置于基板2的第二主面22上。各电连接部7与基板2的布线层(未图示)电连接，是用于将上述布线层和外部基板(未图示)电连接的部件。各电连接部7是导电性凸块。各电连接部7的材料例如是金属或者合金。
(2.7)磁性层的详细
如图2的A所示，磁性层6具备磁性主体部61、第一覆盖片62以及第二覆盖片63。
磁性主体部61在基板2的厚度方向D1上设置在第一覆盖片62与第二覆盖片63之间。磁性主体部61具有磁性。磁性主体部61的材料是具有软磁性特性的磁性金属。上述磁性金属例如是铁、镍、钴、或者铁-镍系合金。磁性主体部61的形态包括非晶、纳米晶体、烧结体，磁性主体部61的形状有箔、块状片、含有磁性材料填料的树脂片等。磁性主体部61的材料一般比金属层5的材料脆。磁性主体部61的厚度例如为30μm。此外，优选磁性主体部61的厚度为20μm以上且40μm以下。
第一覆盖片62在基板2的厚度方向D1上设置在磁性主体部61与金属层5之间。第一覆盖片62具有第一主面621和第二主面622。第一主面621在基板2的厚度方向D1上与磁性主体部61接触。第二主面622在基板2的厚度方向D1上与金属层5接触。换言之，第一主面621在基板2的厚度方向D1上与磁性主体部61对置。此处，“第一主面621在基板2的厚度方向D1上与磁性主体部61对置”包括在基板2的厚度方向D1上第一主面621与磁性主体部61接触的情况、和在基板2的厚度方向D1上第一主面621经由其它部件与磁性主体部61对置的情况。另外，第二主面622在基板2的厚度方向D1上与金属层5对置。此处，“第二主面622在基板2的厚度方向D1上与金属层5对置”包括在基板2的厚度方向D1上第二主面622与金属层5接触的情况、和在基板2的厚度方向D1上第二主面622经由其它部件与金属层5对置的情况。
第一覆盖片62具备基材64、黑色树脂层65以及粘合层66。第一覆盖片62的厚度为10μm以下。
基材64设置在黑色树脂层65与粘合层66之间。优选基材64具有耐热性。基材64的材料例如是聚酰亚胺。此外，基材64的材料不限定于聚酰亚胺，也可以是其它合成树脂。基材64的材料也可以例如是聚对苯二甲酸乙二醇酯。但是，优选基材64具有耐热性，从耐热性的点来看，优选为聚酰亚胺。
黑色树脂层65设置在基材64与金属层5之间。
粘合层66是为了使第一覆盖片62与磁性主体部61粘合而设置的。粘合层66具有弹性。粘合层66的材料是具有耐热性的材料。粘合层66的材料例如是在环氧系树脂中添加橡胶成分的材料。作为其它材料，也可以是硅酮系、丙烯酸系。
第二覆盖片63设置在密封部4与磁性主体部61之间。第二覆盖片63的厚度为10μm以下。虽然未图示，但第二覆盖片63具备基材、第一粘合层以及第二粘合层。基材在基板2的厚度方向D1上设置在第一粘合层与第二粘合层之间。第一粘合层是用于使磁性层6与密封部4粘合的层。第二粘合层是用于使第二覆盖片63与磁性主体部61粘合的层。
在上述那样的结构的磁性层6中，如图1的B、图1的C以及图2的C所示，第一覆盖片62中的基材64以及黑色树脂层65位于比磁性主体部61更靠内侧。更详细而言，在从基板2的厚度方向D1俯视时，基材64的侧面642以及黑色树脂层65的侧面652位于比磁性主体部61的侧面611更靠内侧。也就是说，在图1的C的例子中，磁性层6在磁性主体部61与第一覆盖片62的基材64及黑色树脂层65之间具有台阶625。
换言之，在磁性层6的第一覆盖片62中，第二主面622的第二外周端部624位于比第一主面621的第一外周端部623更靠内侧。特别是，在图2的C的例子中，第一覆盖片62具有台阶625，使得第二主面622的第二外周端部624位于比第一主面621的第一外周端部623更靠内侧。
通过磁性层6具有上述形状，从而如图1的B以及图1的C所示，金属层5设置于磁性层6上，因此能够减少在磁性层6的角部断开这种情况。由此，金属层5不易断开，金属层5成为电一体。例如，在金属层5中，能够减少主部51和侧部52断开，或者侧部52中的与磁性层6接触的部位的一部分断开。其结果，能够使电子部件模块1的屏蔽稳定而成为接地电位，因此能够抑制金属层5的屏蔽效果降低。
然而，在图1的A的例子中，磁性层6在基板2的厚度方向D1上设置在密封部4与金属层5之间的一部分。换言之，电子部件模块1中存在未在密封部4与金属层5之间设置磁性层6的区域。由此，仅在需要的部分设置磁性层6即可，因此能够减少成本。
如图3的A以及图3的B所示，磁性层6通过切断磁性片600而形成。磁性片600具备：作为磁性主体部61的基础的磁性主体部、作为第一覆盖片62的基础的第一片体以及作为第二覆盖片63的基础的第二片体。磁性主体部的材料与磁性主体部61的材料相同。第一片体的材料与第一覆盖片62的材料相同。第二片体的材料与第二覆盖片63的材料相同。
在实施方式1中，磁性片600由激光切断。在利用激光切断时，由于从激光产生的热量，磁性层6的第一覆盖片62收缩。并且，通过利用激光的切断，能够使磁性层6的第一覆盖片62的侧面626(切断面，参照图2的C)的凹凸变小。特别是，通过利用YAG激光或者UV激光切断磁性片600，即使第一覆盖片62的基材64为聚酰亚胺，也能够减小磁性层6的第一覆盖片62的侧面626的凹凸。
另外，通过利用激光切断磁性片600，也能够减小磁性层6的磁性主体部61的侧面611(切断面)的凹凸与第一覆盖片62的侧面626的凹凸。特别是，通过利用YAG激光或者UV激光切断磁性片600，能够减小磁性层6的磁性主体部61的侧面611的凹凸。
(3)电子部件模块的制造方法
以下，参照图3的A、图3的B以及图4的A～图4的F对电子部件模块1的制造方法进行说明。通过第一工序～第八工序来制造电子部件模块1。
在第一工序中，如图3的A所示，准备作为磁性层6(参照图1的A)的基础的磁性片600。
在第二工序中，如图3的A以及图3的B所示，切断磁性片600以形成多个(在图示例中12个)磁性层6。沿图3的A的点划线切断磁性片600。
此时，如图2的C所示，在第一覆盖片62中，切断磁性片600以形成多个磁性层6，使得第二主面622的第二外周端部624位于比第一主面621的第一外周端部623更靠内侧。在实施方式1中，利用激光切断磁性片600以形成多个磁性层6。作为激光，例如使用YAG激光或者UV激光。
在第三工序中，准备基板2(参照图1的A)。更详细而言，如图4的A所示，准备作为多个电子部件模块1的每个基板2的基础的基板主体200。在基板主体200中，在主面201上设置有图案金属(未图示)。
在第四工序中，在基板2设置电子部件3。更详细而言，如图4的B所示，在基板主体200安装多个电子部件3。在基板主体200的主面201上例如使用导电性凸块、焊料那样的电连接部31来固定多个电子部件3。
在第五工序中，设置密封电子部件3的密封部4(参照图1的A)。更详细而言，如图4的C所示，形成作为将设置于基板主体200的多个电子部件3密封的密封部4的基础的密封主体400。使用成为密封主体400的材料的树脂来形成密封主体400，以全部覆盖多个电子部件3。并且，在第五工序中，在基板2设置多个(在图示例中四个)电连接部7。
在第六工序中，在密封部4(参照图1的A)的主面41(参照图1的A)的一部分设置磁性层6。更详细而言，如图4的D所示，使用各磁性层6的第二覆盖片63(参照图2的A)的第二粘合层(未图示)将第二工序中切断磁性片600所形成的多个(在图示例中两个)磁性层6粘贴在密封主体400的主面401。由此，在密封主体400的主面401上形成磁性层6。
在第七工序中，如图4的D和图4的E所示，切断基板主体200以及密封主体400。更详细而言，例如，使用激光切断基板主体200以及密封主体400。沿图4的D所示的点划线切断基板主体200以及密封主体400。此外，在切断基板主体200以及密封主体400时，磁性片600没有被切断，维持图2的C的截面形状。作为其它切断方法，也可以使用切割。
在第八工序中，如图4的F所示，设置金属层5以覆盖密封部4以及磁性层6。更详细而言，通过溅射形成金属层5。此外，金属层5的形成方法并不限定于溅射。金属层5例如也可以通过蒸镀、镀覆、银糊剂，或者喷涂而形成。
通过进行第一工序～第八工序，能够制造电子部件模块1。此外，第一工序和第二工序只要在第六工序之前进行即可，也可以与第三工序～第五工序中的至少一个并行进行。
(4)效果
在电子部件模块1中，在磁性层6的第一覆盖片62中，第二主面622的第二外周端部624位于比第一主面621的第一外周端部623更靠内侧。由此，能够在磁性层6上连续地形成金属层5，因此能够在金属层5中得到稳定的导通。换言之，能够在磁性层6上不断开地形成金属层5，并能够得到稳定的导通。
在电子部件模块1中，磁性层6设置在密封部4与金属层5之间的一部分。由此，仅在需要的部分设置磁性层6即可，因此能够减少成本。
在电子部件模块1中，第一覆盖片62具有台阶625。由此，能够容易连续地形成金属层5，因此在金属层5中，能够得到更稳定的导通。
在电子部件模块1的制造方法中，在磁性层6的第一覆盖片62中，切断磁性片600以形成磁性层6，使得第二主面622的第二外周端部624位于比第一主面621的第一外周端部623更靠内侧。由此，能够连续地形成金属层5，因此能够在金属层5中得到稳定的导通。
在电子部件模块1的制造方法中，利用YAG激光或者UV激光切断磁性片600以形成磁性层6。由此，能够通过激光的热量使第一覆盖片62收缩，因此能够容易连续地形成金属层5。
(5)变形例
以下，对实施方式1的变形例进行说明。
作为实施方式1的变形例1，在电子部件模块1的制造方法中，也可以在切断基板主体200和密封主体400之后，在密封部4设置磁性层6。该情况下，通过图3的A、图3的B、图5的A～图5的F所示的第一工序～第八工序来制造电子部件模块1。
在第一工序中，如图3的A所示，与实施方式1的第一工序同样地准备作为磁性层6的基础的磁性片600。在第二工序中，如图3的A和图3的B所示，与实施方式1的第二工序同样地切断磁性片600以形成磁性层6。
在第三工序中，如图5的A所示，与实施方式1的第三工序同样地准备作为多个电子部件模块1的每个基板2的基础的基板主体200。在第四工序中，如图5的B所示，与实施方式1的第四工序同样地在基板主体200上设置多个电子部件3。在第五工序中，如图5的C所示，与与实施方式1的第五工序同样地形成密封多个电子部件3的密封主体400以及多个电连接部7。
在第六工序中，如图5的C和图5的D所示，切断基板主体200和密封主体400。更详细而言，例如，使用激光切断基板主体200和密封主体400。沿图5的C所示的点划线切断基板主体200和密封主体400。
在第七工序中，如图5的E所示，在密封部4的主面41上形成磁性层6。更详细而言，通过使用磁性层6的第二覆盖片63的第二粘合层(未图示)将第二工序中切断磁性片600所形成的磁性层6粘贴在作为密封部4的基础的密封部4的主面41，从而在密封部4的主面41上形成磁性层6。
在第八工序中，如图5的F所示，与实施方式1的第八工序同样地形成金属层5。
即使是变形例1所涉及的电子部件模块1的制造方法，也能够通过进行第一工序～第八工序来制造电子部件模块1。
作为实施方式1的变形例2，如图6的A所示，电子部件模块1a也可以具备磁性层6a和金属层5a来代替磁性层6和金属层5。
磁性层6a在基板2的厚度方向D1上设置在密封部4与金属层5a之间的所有区域。在变形例2所涉及的电子部件模块1a中，如图6的B和图6的C所示，磁性层6a也具有台阶625。
金属层5a与实施方式1的金属层5同样地具备主部51a和侧部52a。主部51a和侧部52a一体地设置。如上述那样，在密封部4与金属层5a之间的所有区域(密封部4与金属层5a的主部51a之间的区域)设置有磁性层6a，因此主部51a与主部51相比，没有台阶，是平坦的。
在上述的变形例1、2所涉及的电子部件模块1、1a以及电子部件模块1、1a的制造方法中，也起到与实施方式1所涉及的电子部件模块1以及电子部件模块1的制造方法同样的效果。
(实施方式2)
实施方式2所涉及的电子部件模块1与实施方式1所涉及的电子部件模块1不同的点在于，具备图7所示那样的磁性层6b来代替磁性层6。此外，关于实施方式2所涉及的电子部件模块1，对于与实施方式1所涉及的电子部件模块1同样的构成要素，标注相同的附图标记并省略说明。
如图7所示，实施方式2所涉及的电子部件模块1具备磁性层6b。此外，实施方式2所涉及的电子部件模块1与实施方式1所涉及的电子部件模块1同样地具备基板2、多个电子部件3、密封部4以及金属层5(参照图1的A)。
磁性层6b具备：磁性主体部61b、第一覆盖片62b以及第二覆盖片63b。磁性主体部61b设置在第一覆盖片62b与第二覆盖片63b之间。此外，关于实施方式2的磁性层6b，对于与实施方式1的磁性层6(参照图2的A～图2的C)同样的结构和功能省略说明。
第一覆盖片62b具有：第一主面621、第二主面622以及侧面626，在第二主面622与侧面626之间还具有倾斜面627。
倾斜面627是外周端部随着从第一主面621接近第二主面622而位于内侧的面。在图7的例子中，倾斜面627是凸状的曲面。也就是说，在第一覆盖片62中，第二主面622和侧面626的边界区域变圆。
通过上述那样的形状的磁性层6b，当金属层5设置在磁性层6b上时，能够减少在金属层5的一部分产生断开。能够抑制金属层5的屏蔽效果的降低。
在实施方式2所涉及的电子部件模块1的制造方法中，不是用激光，而是利用超硬金属模具切断磁性片600(参照图3的A)。上述超硬金属模具形成为格子状。通过从磁性片600的第一片体侧(图3的A的近前侧)压入上述超硬金属模具，从而切断磁性片600。
通过如上述那样利用超硬金属模具切断磁性片600形成磁性层6b，能够在第一覆盖片62b形成作为凸状的曲面的倾斜面627。
在实施方式2所涉及的电子部件模块1中，第一覆盖片62具有作为凸状的曲面的倾斜面627。由此，由于能够容易连续地形成金属层5，因此能够在金属层5中得到更稳定的导通。
在实施方式2所涉及的电子部件模块1的制造方法中，利用超硬金属模具(未图示)切断磁性片600以形成磁性层6b。由此，能够在第一覆盖片62中容易形成外周端部随着从第一主面621接近第二主面622而位于内侧的凸状的曲面，因此能够容易连续地形成金属层5。
此外，作为实施方式2的变形例1，在电子部件模块1的制造方法中，与实施方式1的变形例1同样地，也可以切断基板主体200和密封主体400之后，将磁性层6b设置于密封部4。
另外，作为实施方式2的变形例2，在电子部件模块1中，与实施方式1的变形例2同样地，也可以在密封部4与金属层5之间的所有区域设置磁性层6b。在变形例2所涉及的电子部件模块1中，磁性层6b也具有台阶625。
在上述的各变形例所涉及的电子部件模块1以及电子部件模块1的制造方法中，也起到与实施方式2所涉及的电子部件模块1以及电子部件模块1的制造方法同样的效果。
(实施方式3)
实施方式3所涉及的电子部件模块1与实施方式1所涉及的电子部件模块1不同的点在于，具备图8的A所示那样的磁性层6c来代替磁性层6。此外，关于实施方式3所涉及的电子部件模块1，对于与实施方式1所涉及的电子部件模块1同样的构成要素，标注相同的附图标记并省略说明。
如图8的A所示，实施方式3所涉及的电子部件模块1具备磁性层6c。此外，实施方式3所涉及的电子部件模块1与实施方式1所涉及的电子部件模块1同样地具备基板2、多个电子部件3、密封部4以及金属层5(参照图1的A)。
在从磁性层6c的厚度方向俯视时，磁性层6c具有凹部67。换言之，磁性层6c设置在密封部4(参照图1的A)与金属层5(参照图1的A)之间时，当从基板2的厚度方向D1俯视时，具有凹部67。根据电子部件3，也存在不需要磁性层6c的屏蔽效果的情况。或者，也存在从上面侧使电子部件3和其它部件等导通的情况。在这些情况下，在基板2的厚度方向D1(参照图1的A)上，在磁性层6c中的与相应的电子部件3重叠的位置形成凹部67。此外，关于实施方式3的磁性层6c，对于与实施方式1的磁性层6(参照图1的A)同样的结构以及功能省略说明。
在实施方式3所涉及的电子部件模块1中，如上述那样，磁性层6c具有凹部67。由此，能够应对存在不需要磁屏蔽的区域的情况。
作为实施方式3的变形例1，电子部件模块1也可以具备图8的B所示那样的磁性层6d来代替磁性层6c。在从磁性层6d的厚度方向俯视时，磁性层6d具有圆弧状的凹部67d。换言之，磁性层6d设置在密封部4(参照图4的A)与金属层5(参照图1的A)之间时，当从基板2的厚度方向D1俯视时，具有圆弧状的凹部67d。由此，与实施方式3同样地能够应对存在不需要磁屏蔽的区域的情况。
作为实施方式3的变形例2，电子部件模块1也可以具备图8的C所示那样的磁性层6e来代替磁性层6c。在从磁性层6e的厚度方向俯视时，磁性层6e具有通孔67e。换言之，磁性层6e设置在密封部4(参照图1的A)与金属层5(参照图1的A)之间时，当从基板2的厚度方向D1俯视时，具有通孔67e。通孔67e在磁性层6e的厚度方向上贯通。在磁性层6e中，第一覆盖片62、磁性主体部61以及第二覆盖片63在磁性层6e的厚度方向上排列设置。由此，与实施方式3同样地能够应对存在不需要磁屏蔽的区域的情况。
在上述的各变形例所涉及的电子部件模块1以及电子部件模块1的制造方法中，也起到与实施方式3所涉及的电子部件模块1以及电子部件模块1的制造方法同样的效果。
此外，在实施方式1～3以及各个变形例所涉及的电子部件模块1、1a中，也可以在磁性层6上有印字。印字例如是激光印字。具体而言，在黑色树脂层上进行印字。
以上说明的实施方式及变形例只是本发明的各种实施方式及变形例的一部分。另外，实施方式以及变形例只要能够实现本发明的目的，则能够根据设计等进行各种变更。
(方式)
根据以上说明的实施方式以及变形例，公开了以下的方式。
第一方式所涉及的电子部件模块(1、1a)具备基板(2)、电子部件(3)、密封部(4)、金属层(5、5a)以及磁性层(6、6a、6b、6c、6d、6e)。基板(2)具有主面(第一主面21)。电子部件(3)设置于基板(2)的主面(第一主面21)。密封部(4)密封电子部件(3)。金属层(5、5a)覆盖密封部(4)。磁性层(6)设置在密封部(4)与金属层(5、5a)之间。磁性层(6)具有磁性主体部(61、61b)和覆盖片(第一覆盖片62、62b)。覆盖片(第一覆盖片62、62b)设置在磁性主体部(61、61b)与金属层(5、5a)之间。覆盖片(第一覆盖片62、62b)具有第一主面(621)和第二主面(622)。第一主面(621)与磁性主体部(61、61b)对置。第二主面(622)与金属层(5、5a)对置。第二主面(622)的外周端部(第二外周端部624)位于比第一主面(621)的外周端部(第一外周端部623)更靠内侧。
根据第一方式所涉及的电子部件模块(1、1a)，由于能够在磁性层(6、6a、6b、6c、6d、6e)上连续地形成金属层(5、5a)，因此能够在金属层(5、5a)中得到稳定的导通。
在第二方式所涉及的电子部件模块(1)中，在第一方式中，磁性层(6、6b、6c、6d、6e)设置于密封部(4)的一部分。
根据第二方式所涉及的电子部件模块(1)，由于仅在需要的部分设置磁性层(6、6b、6c、6d、6e)即可，因此能够减少成本。
在第三方式所涉及的电子部件模块(1)中，在第一或第二方式中，在从基板(2)的厚度方向(D1)俯视时，磁性层(6c、6d、6e)具有凹部(67、67d)或者通孔(67e)。
根据第三方式所涉及的电子部件模块(1)，能够应对存在不需要磁屏蔽的区域的情况。
在第四方式所涉及的电子部件模块(1、1a)中，在第一～第三方式任意一个中，覆盖片(第一覆盖片62)具有台阶(625)，使得第二主面(622)的外周端部(第二外周端部624)位于比第一主面(621)的外周端部(第一外周端部623)更靠内侧。
根据第四方式所涉及的电子部件模块(1、1a)，由于能够容易连续地形成金属层(5、5a)，因此能够得到更稳定的导通。
在第五方式所涉及的电子部件模块(1)中，在第一～第三方式任意一个中，覆盖片(第一覆盖片62b)具有外周端部随着从第一主面(621)接近第二主面(622)而位于内侧的倾斜面(627)。
根据第五方式所涉及的电子部件模块(1)，由于能够容易连续地形成金属层(5)，因此能够在金属层(5)中得到更稳定的导通。
在第六方式所涉及的电子部件模块(1)中，在第五方式中，倾斜面(627)是凸状的曲面。
根据第六方式所涉及的电子部件模块(1)，由于能够更容易连续地形成金属层(5)，因此能够在金属层(5)中得到更稳定的导通。
第七方式所涉及的电子部件模块(1、1a)的制造方法具有：准备基板(2)的工序、以及在基板(2)设置电子部件(3)的工序。电子部件模块(1)的制造方法具有：设置密封部(4)的工序，该密封部密封电子部件(3)；以及切断磁性片(600)以形成磁性层(6、6a、6b、6c、6d、6e)的工序。电子部件模块(1)的制造方法具有在密封部(4)的至少一部分设置磁性层(6、6a、6b、6c、6d、6e)的工序。电子部件模块(1、1a)的制造方法具有设置金属层(5、5a)以覆盖密封部(4)和磁性层(6、6a、6b、6c、6d、6e)的工序。磁性层(6、6a、6b、6c、6d、6e)具有磁性主体部(61、61b)和覆盖片(第一覆盖片62、62b)。覆盖片(第一覆盖片62、62b)设置在磁性主体部(61、61b)与金属层(5、5a)之间。覆盖片(第一覆盖片62、62b)具有第一主面(621)和第二主面(622)。第一主面(621)与磁性主体部(61、61b)对置。第二主面(622)与金属层(5、5a)对置。在形成磁性层(6、6a、6b、6c、6d、6e)的工序中，切断磁性片(600)以形成磁性层(6、6a、6b、6c、6d、6e)，使得第二主面(622)的外周端部(第二外周端部624)位于比第一主面(621)的外周端部(第一外周端部623)更靠内侧。
根据第七方式所涉及的电子部件模块(1、1a)的制造方法，由于能够连续地形成金属层(5、5a)，因此能够在金属层(5、5a)中得到稳定的导通。
在第八方式所涉及的电子部件模块(1、1a)中，在第七方式中，在形成磁性层(6、6a、6c、6d、6e)的工序中，利用YAG激光或者UV激光切断磁性片(600)以形成磁性层(6、6a、6c、6d、6e)。
根据第八方式所涉及的电子部件模块(1、1a)的制造方法，由于能够通过激光的热量使覆盖片(第一覆盖片62)收缩，因此能够容易连续地形成金属层(5、5a)。
在第九方式所涉及的电子部件模块(1)中，在第七方式中，在形成磁性层(6b)的工序中，利用超硬金属模具切断磁性片(600)以形成磁性层(6b)。
根据第九方式所涉及的电子部件模块(1)的制造方法，由于能够在覆盖片(第一覆盖片62、62b)中容易形成外周端部随着从第一主面(621)接近第二主面(622)而位于内侧的凸状的曲面，因此能够容易连续地形成金属层(5、5a)。
附图标记说明
1、1a…电子部件模块；2…基板；21…第一主面；3…电子部件；4…密封部；5、5a…金属层；6、6a、6b、6c、6d、6e…磁性层；61、61b…磁性主体部；62、62b…第一覆盖片；621…第一主面；622…第二主面；623…第一外周端部；624…第二外周端部；625…台阶；627…倾斜面；67、67d…凹部；67e…通孔；600…磁性片；D1…厚度方向。

Claims (9)

1.一种电子部件模块，具备：
基板，具有主面；
电子部件，设置于所述基板的所述主面；
密封部，密封所述电子部件；
金属层，覆盖所述密封部；以及
磁性层，设置在所述密封部与所述金属层之间，
所述磁性层具有：
磁性主体部；以及
覆盖片，设置在所述磁性主体部与所述金属层之间，
所述覆盖片具有：
第一主面，与所述磁性主体部对置；以及
第二主面，与所述金属层对置，
所述第二主面的外周端部位于比所述第一主面的外周端部更靠内侧。
2.根据权利要求1所述的电子部件模块，其中，
所述磁性层设置于所述密封部的一部分。
3.根据权利要求1或2所述的电子部件模块，其中，
在从所述基板的厚度方向俯视时，所述磁性层具有凹部或者通孔。
4.根据权利要求1～3中任意一项所述的电子部件模块，其中，
所述覆盖片具有台阶，使得所述第二主面的外周端部位于比所述第一主面的外周端部更靠内侧。
5.根据权利要求1～3中任意一项所述的电子部件模块，其中，
所述覆盖片具有外周端部随着从所述第一主面接近所述第二主面而位于内侧的倾斜面。
6.根据权利要求5所述的电子部件模块，其中，
所述倾斜面是凸状的曲面。
7.一种电子部件模块的制造方法，具有：
准备基板的工序；
在所述基板设置电子部件的工序；
设置密封部的工序，所述密封部密封所述电子部件；
切断磁性片以形成磁性层的工序；
在所述密封部的至少一部分设置所述磁性层的工序；以及
设置金属层以覆盖所述密封部以及所述磁性层的工序，
所述磁性层具有：
磁性主体部；以及
覆盖片，设置在所述磁性主体部与所述金属层之间，
所述覆盖片具有：
第一主面，与所述磁性主体部对置；以及
第二主面，与所述金属层对置，
在形成所述磁性层的工序中，切断所述磁性片以形成所述磁性层，使得所述第二主面的外周端部位于比所述第一主面的外周端部更靠内侧。
8.根据权利要求7所述的电子部件模块的制造方法，其中，
在形成所述磁性层的工序中，利用YAG激光或者UV激光切断所述磁性片以形成所述磁性层。
9.根据权利要求7所述的电子部件模块的制造方法，其中，
在形成所述磁性层的工序中，利用超硬金属模具切断所述磁性片以形成所述磁性层。
CN201980069754.3A 2018-10-25 2019-10-23 电子部件模块以及电子部件模块的制造方法 Active CN112913341B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-200597 2018-10-25
JP2018200597 2018-10-25
PCT/JP2019/041526 WO2020085380A1 (ja) 2018-10-25 2019-10-23 電子部品モジュール及び電子部品モジュールの製造方法

Publications (2)

Publication Number Publication Date
CN112913341A true CN112913341A (zh) 2021-06-04
CN112913341B CN112913341B (zh) 2023-09-05

Family

ID=70331588

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980069754.3A Active CN112913341B (zh) 2018-10-25 2019-10-23 电子部件模块以及电子部件模块的制造方法

Country Status (4)

Country Link
US (1) US11744005B2 (zh)
JP (1) JP7131626B2 (zh)
CN (1) CN112913341B (zh)
WO (1) WO2020085380A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102424202B1 (ko) * 2020-05-11 2022-07-25 엔트리움 주식회사 필름 구조체, 반도체 패키지 및 그 제조 방법
KR102418343B1 (ko) * 2020-05-14 2022-07-08 엔트리움 주식회사 반도체 디바이스 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123854A (zh) * 2006-08-10 2008-02-13 新光电气工业株式会社 电容器内置基板及其制造方法和电子元件装置
CN101796622A (zh) * 2007-09-04 2010-08-04 京瓷株式会社 半导体元件、其制造方法及实装其的实装构造体
CN102278181A (zh) * 2005-08-10 2011-12-14 揖斐电株式会社 保持密封件及其制造方法、排气净化设备
JP5988003B1 (ja) * 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ
JP2017199871A (ja) * 2016-04-28 2017-11-02 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． 電子部品モジュールおよびその製造方法
US20180033738A1 (en) * 2016-07-26 2018-02-01 Tdk Corporation Electronic circuit package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002290131A (ja) * 2000-12-18 2002-10-04 Mitsubishi Materials Corp トランスポンダ用アンテナ
JP4818519B2 (ja) 2001-02-06 2011-11-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US7364628B2 (en) * 2001-04-24 2008-04-29 Asahi Kasei Kabushiki Kaisha Solid material for magnet
US6717485B2 (en) * 2002-02-19 2004-04-06 Hewlett-Packard Development Company, L.P. Interference signal decoupling using a board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
CN101471329B (zh) * 2007-12-29 2012-06-20 清华大学 半导体封装件
US8279625B2 (en) * 2010-12-14 2012-10-02 Apple Inc. Printed circuit board radio-frequency shielding structures
US9484313B2 (en) * 2013-02-27 2016-11-01 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal-enhanced conformal shielding and related methods
US9522511B2 (en) * 2013-07-04 2016-12-20 Skc Co., Ltd Cut-out laminated sheet and preparation method thereof
US9871005B2 (en) * 2016-01-07 2018-01-16 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
JP6107998B1 (ja) * 2016-03-23 2017-04-05 Tdk株式会社 電子回路パッケージ
JP5988004B1 (ja) 2016-04-12 2016-09-07 Tdk株式会社 電子回路パッケージ
US10529661B2 (en) * 2016-05-05 2020-01-07 Cyntec Co., Ltd Multilayer inductor and the fabrication method thereof
KR102639555B1 (ko) * 2017-01-13 2024-02-23 삼성전자주식회사 열분산유닛을 가지는 전자파 차폐구조 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102278181A (zh) * 2005-08-10 2011-12-14 揖斐电株式会社 保持密封件及其制造方法、排气净化设备
CN101123854A (zh) * 2006-08-10 2008-02-13 新光电气工业株式会社 电容器内置基板及其制造方法和电子元件装置
CN101796622A (zh) * 2007-09-04 2010-08-04 京瓷株式会社 半导体元件、其制造方法及实装其的实装构造体
JP5988003B1 (ja) * 2016-03-23 2016-09-07 Tdk株式会社 電子回路パッケージ
CN107230664A (zh) * 2016-03-23 2017-10-03 Tdk株式会社 电子电路封装
JP2017199871A (ja) * 2016-04-28 2017-11-02 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． 電子部品モジュールおよびその製造方法
US20180033738A1 (en) * 2016-07-26 2018-02-01 Tdk Corporation Electronic circuit package

Also Published As

Publication number Publication date
CN112913341B (zh) 2023-09-05
JPWO2020085380A1 (ja) 2021-09-24
WO2020085380A1 (ja) 2020-04-30
JP7131626B2 (ja) 2022-09-06
US20210243887A1 (en) 2021-08-05
US11744005B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
CN109411423B (zh) 半导体封装件及包括半导体封装件的电子装置
KR102408079B1 (ko) 고주파 모듈
KR101991644B1 (ko) 전자 장치 및 그 제조 방법
JP6571124B2 (ja) 電子部品モジュールの製造方法
US20120104571A1 (en) Semiconductor package and manufacturing method thereof
US20150296667A1 (en) Method of manufacturing electronic component
US6072238A (en) Semiconductor component
US10217711B2 (en) Semiconductor package and manufacturing method thereof
US11744005B2 (en) Electronic component module and manufacturing method of electronic component module
US11871523B2 (en) Electronic component module and method for manufacturing electronic component module
JP7151906B2 (ja) 電子部品モジュール、および、電子部品モジュールの製造方法
WO2021085269A1 (ja) Ｒｆｉｄタグ用基板およびｒｆｉｄタグならびにｒｆｉｄシステム
US11406013B2 (en) Resin multilayer substrate and electronic device
US20230103130A1 (en) Module
JP2010258137A (ja) 高周波モジュールおよびその製造方法
CN114762098A (zh) 电子部件收纳用封装件、电子装置及电子模块
JP6953557B2 (ja) Ｒｆｉｄタグ用基板、ｒｆｉｄタグおよびｒｆｉｄシステム
US10388628B2 (en) Electronic component package
CN112233990A (zh) 5g通信用封装组件及其制造方法
JP6913622B2 (ja) Ｒｆｉｄタグ用基板、ｒｆｉｄタグおよびｒｆｉｄシステム
JP2018186488A (ja) 配線基板およびｒｆｉｄモジュール
JP7397926B2 (ja) Ｒｆｉｄタグ用基板、ｒｆｉｄタグおよびｒｆｉｄシステム
JP7344003B2 (ja) Ｒｆｉｄタグおよびｒｆｉｄシステム
WO2020184180A1 (ja) 電子部品の製造方法及び電子部品
US20190156991A1 (en) Electronic component and method of manufacturing electronic component

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant