JP2004063907A - ビルドアップ多層プリント配線板の製造方法 - Google Patents
ビルドアップ多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2004063907A JP2004063907A JP2002222041A JP2002222041A JP2004063907A JP 2004063907 A JP2004063907 A JP 2004063907A JP 2002222041 A JP2002222041 A JP 2002222041A JP 2002222041 A JP2002222041 A JP 2002222041A JP 2004063907 A JP2004063907 A JP 2004063907A
- Authority
- JP
- Japan
- Prior art keywords
- build
- wiring pattern
- plating
- copper plating
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】コア材2とコア配線パターン3とからなるコア基板上に、樹脂絶縁層4,6,8と配線パターン5,7をビルドアッププロセスにより交互に形成する。絶縁樹脂層8に、その下の配線パターン7が底となるバイア14を穿孔して、めっきレジスト31でマスクしつつ導電パッド10を形成する。電解半田めっき法により導電パッド10の上に半田バンプ11を形成し、めっきレジスト31を除去することにより、ビルドアップ多層プリント配線板1を得る。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、ビルドアップ多層プリント配線板の製造方法に関する。
【0002】
【従来の技術】
樹脂絶縁層と配線パターンとを交互に積層させた構造を有する多層プリント配線板はよく知られている。近年は、レーザーや写真法で穿孔したバイアを介して層間の電気的接続を取りながら樹脂絶縁層および配線パターンを1層ずつ順次積層した製品、すなわちビルドアップ多層プリント配線板が主流になっている。その構造は、たとえば図3に示すようなものである。
【0003】
図3は、従来のビルドアップ多層プリント配線板100の一部を拡大して模式的に示す断面図である。コア材2’の上には、コア配線パターン35、第1および第2のビルドアップ樹脂絶縁層40,60(以下、単に樹脂絶縁層ともいう)、配線パターン36,37が積層形成されている。樹脂絶縁層40,60には、バイア31,32,33,34が形成されており、それらを介して層間の電気的接続が図られている。また、配線パターンのうち最上層に形成された配線パターン37は、ソルダーレジスト層80に被覆されている。ソルダーレジスト層80は、電子部品と導通を取るための導電パッド50,51が露出するように開口され、この開口に半田ペーストが印刷充填された後、リフローされて半田バンプが形成されることとなる。なお、普通はコア材2’を貫通するスルーホールが設けられる(図示省略)。
【0004】
ところで、搭載する電子部品の高集積化が進むと、それに合わせて導電パッド50,51の中心間距離を縮小する必要がある。そのような必要性に対応するためには、導電パッド50,51同士の間隔D1を小さくすることが考え得る。そうすれば、導電パッド50,51を縮小することなく、半田ペーストが充填されるソルダーレジスト層80の開口径D2を比較的大きく取ることができるので、半田ペーストの充填が困難にならずに済む。
【0005】
【発明が解決しようとする課題】
しかしながら、導電パッド50、51同士の間隔D1を小さくすると、半田ブリッジが起こりやすくなるし、パッド−パッド間を通る配線パターン37を大幅に微細化する必要に迫られる。
【0006】
上記の手段に代わる別の手段としては、図4に示す従来のビルドアップ多層プリント配線板101のように、小径の導電パッド62,63を採用して、ソルダーレジスト層80の開口径D21を小さくすることが考え得る。これによれば、導電パッド62,63同士の間隔D11を比較的大きく取れるものの、今度はソルダーレジスト層80の開口径D21を小さくする必要に迫られる。ソルダーレジスト層80の開口径D21を小さくしすぎると、その開口に半田ペーストを十分に充填できない、半田内ボイドが生じやすい等の不具合を招く。そのような状態では、電子部品との良好な導通を補償できない。かといって、半田ペーストを過剰に印刷すると半田ブリッジの発生を招く。
【0007】
そこで本発明は、搭載すべき電子部品との良好な導通も確保でき、かつ配線ショート等の不具合が起こりにくいように導電パッドおよび半田バンプが形成され、電子部品の高集積化に対応したビルドアップ多層プリント配線板の製造方法を提供することを課題とする。
【0008】
【課題を解決するための手段及び作用・効果】
上記課題を解決するために本発明は、コア基板上に樹脂絶縁層と配線パターンとを交互に積層し、外部接続端子としての導電パッドを複数形成したビルドアップ多層プリント配線板の製造方法であって、コア材とコア配線パターンとからなるコア基板上に、配線パターンが基板表面に露出しないように、樹脂絶縁層と配線パターンとを所定数積層させる工程と、絶縁樹脂層のうち最も表層側に位置するものに、その樹脂絶縁層の下の配線パターンが底となるバイアを穿孔する工程と、バイアの開口周縁部を露出させる形でめっきレジストを形成する工程と、バイアに銅めっきを施して、そのバイアの開口周縁部に拡がる導電パッドを形成する工程と、電解半田めっき法により導電パッドの上に半田バンプを形成する工程と、めっきレジストを除去する工程とをこの順に行うことを特徴とする。
【0009】
電解半田めっき法によれば、均一な厚さの半田バンプを形成することができる。しかしながら、それだけでは配線パターンの高集積化に応え得るものとはならない。そこで本発明の方法においては、上記した工程順を遵守することで、ビルドアップ多層プリント配線板の最上層を、電子部品の接続部となる導電パッド専用の層としている。すなわち、配線パターンは、樹脂絶縁層を1層挟んで導電パッドの下に形成している。そのため、半田バンプが配線パターンにブリッジする恐れも少ない。また、半田バンプを形成する際のめっきレジストを、バイア内に銅めっきを施す際のめっきレジストに兼用できるため簡便である。
【0010】
好適な態様において、バイアに充填された銅めっきは、無電解銅めっき法と電解銅めっき法とにより形成されたものとすることができる。すなわち、めっきレジストを形成する前に、絶縁樹脂層の表面とともにバイアの内面を粗化する工程と、無電解銅めっき工程とを行う一方、めっきレジストを形成したのち、電解銅めっき法により導電パッドを形成する工程を行い、めっきレジストを除去したあとで、導電パッドの形成されていない部分の無電解銅めっき層を除去する工程を行うようにする。すなわち、セミアディティブ法によれば、めっき条件の調整によりバイア内を銅めっきで充填することも可能であるため、本発明に好適に採用できる。
【0011】
また、バイアを穿孔する工程において、導電パッドを形成するために、バイアを1層下のフィルドバイアにスタックさせる位置関係で穿孔することが望ましい。このようにすると、バイアをオフセットさせない分、1層下の配線パターンを作りこむスペースに余裕が生じる。
【0012】
【発明の実施の形態】
以下、添付の図面を参照しつつ本発明の実施形態を説明する。
図1は、本発明のビルドアップ多層プリント配線板1の要部を拡大して示す断面図である。ビルドアップ多層プリント配線板1は、コア基板上に樹脂絶縁層と配線パターンが交互に積み上げられてなる。本実施形態では、フリップチップ用の配線板として構成された例を示しており、このようなビルドアップ多層プリント配線板1に対し、リフロー工程を経てフリップチップにより、図示しないICチップ等の電子部品が搭載される。
【0013】
耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された板状のコア材2と、コア材2の両表面に所定のパターンに形成されたコア配線パターン3は、ビルドアップ多層プリント配線板1のコア基板として構成されるものである。なお、通常はコア材2を貫通するスルーホールが形成されるが、本図では省略している。また、コア基板の内部には、図示しない配線パターンが形成されていてもよい。
【0014】
コア配線パターン3の上層には、エポキシ樹脂(紫外線硬化性または熱硬化性を有するもの)等の絶縁性の有機樹脂材料により第1ビルドアップ樹脂絶縁層4が形成されている。さらに、その表面にはそれぞれ第1配線パターン5が銅めっきにより形成されている。なお、コア配線パターン3と第1配線パターン5とは、孔内が銅めっきで充填されたバイア21,22により層間接続がなされている。なお、バイア21,22は孔内が導電ペーストで充填された形態でもよい。
【0015】
同様に、第1配線パターン層5の上層には、第1ビルドアップ樹脂絶縁層4と同様の材料により第2ビルドアップ樹脂絶縁層6が形成されている。その表面には第2配線パターン7が銅めっきにより形成されている。これら第1配線パターン5と第2配線パターン7とも、銅めっきで充填されたバイア19,20により層間接続がなされている。
【0016】
図3,4の従来品と比較すると分かるが、通常ならば配線パターン7を直接ソルダーレジスト層で被覆して、ソルダーレジスト層の開口に半田バンプが形成される。ところが本発明においては、配線パターンのうち最上層の配線パターン7を形成したのちに、さらにもう一層、第1ビルドアップ樹脂絶縁層4と同様の材料により第3ビルドアップ樹脂絶縁層8を設けるようにしている。そして、その第3ビルドアップ樹脂絶縁層8の上に外部接続端子としての導電パッド10,12が形成され、それら導電パッド10,12の各々に半田バンプ11,13が形成されている。すなわち、1対の隣り合う導電パッド10,12間を横切る配線パターンおよびその配線パターンを被覆すべきソルダーレジスト層が形成されていない。
【0017】
上記のような構造にすると、隣り合う導電パッド10,12の中心間距離D3を縮小すること、すなわち導電パッド10と導電パッド12との距離D4を、配線パターンの存在を気にすることなく縮小することが可能になる。別の観点からは、樹脂絶縁層のうち最も表層側に位置するもの(図1では樹脂絶縁層8)の表面上に、導電パッド10,12だけの層を形成した、と捉えることもできる。つまり、外部接続端子としての導電パッド10,12と同じ層に、配線パターンは作りこまないようにすることができる。これにより、当該ビルドアップ多層プリント配線板1の主板面は、第3ビルドアップ樹脂絶縁層8の表面8aと、導電パッド10,12および半田バンプ11,13とにより構成されることとなる。このように、最上層の配線パターン7と導電パッド10,12とを別々の層に形成したことにより、それぞれの寸法に余裕を持たせることが可能になる。なお、主板面とは、配線板の側面を除いた表面および裏面を示す。
【0018】
具体的に本実施形態において、ビルドアッププロセスによって形成された全ての配線パターン5,7(コア配線パターン3を含めて考えることも可)は、樹脂絶縁層6,8に被覆されている。そして、導電パッド10,12は、樹脂絶縁層4,6,8のうち最も表層側に位置するもの、すなわち樹脂絶縁層8に形成されたバイア14,16を介して、1層下の配線パターン7との導通が取られている。このようにすると、ソルダーレジスト層を設けずとも、配線パターンが表面に露出しないので絶縁劣化等の問題も生じない。なお、層間接続のためのバイアは、一般には配線パターンの一部として形成されたランド上に位置することとなるが、ランドレスの構造を採用することもあり得る。
【0019】
また、本実施形態において導電パッド10,12は略円形であり、最も近接し合うもの同士の中心間距離D3は150μm以下に調整されている。換言すると、ビルドアップ多層プリント配線板1は、端子間距離が150μm以下のフリップチップ用基板として好適に採用される。このような場合、導電パッド10,12の径は、たとえば90μm以上110μm以下に調整することにより、パッド−パッド間距離D4を40μm以上に保つことができる。なお、バイア14,16,19,20,21,22は円筒状に穿孔されるとして、その径はおよそ60μmとすることができる。また、バイア19,20,21,22の真上に形成され、配線パターン5,7の一部をなすランドは、バイアの穿孔時の位置決め限界まで小さくすることが可能である。
【0020】
導電パッド10,12は、銅めっきにより樹脂絶縁層8の表面8a上に台地状に形成されたものであり、導電パッド10,12それぞれ自身の上に搭載すべき部品(たとえばフリップチップ)の端子に直接接する半田バンプ11,13が半田めっきにより形成されている。スクリーン印刷法による半田バンプの形成は、めっき法によるそれと比べて簡易であるが、本実施形態のビルドアップ多層プリント配線板1のように、隣接する導電パッド間の距離が小さくなると、一定量を均質に印刷形成することが困難になってくる。他方、めっき法はめっき条件の調整によりめっき厚を均一にできるので、微細な半田バンプの形成に好適である。
【0021】
上記では、導電パッド10,12に直接半田バンプ11,13がそれぞれ形成されるが、これに限ることはない。たとえば、導電パッド10,12上に、NiめっきおよびAuめっきを行い、Auめっき上に半田バンプ11,13をそれぞれ形成してもよい。
【0022】
次に、図1に示したビルドアップ多層プリント配線板1の製造方法について説明する。図2に示すのが、その製造工程を説明する図である。まず、公知のビルドアッププロセスにより、コア基板の上に最上層の配線パターン7まで積層形成する(工程▲1▼)。次に、配線パターン7を樹脂絶縁層8で被覆する(工程▲2▼)。ここまでの工程により、配線パターンが基板表面に露出しない形にて、樹脂絶縁層と配線パターンとが所定数積層されている。
【0023】
次に、樹脂絶縁層のうち最も表層側に位置するもの、すなわち樹脂絶縁層8に、その樹脂絶縁層8の下の配線パターン7(具体的には配線パターン7の一部をなすランド)が底となるバイア14を穿孔する(工程▲3▼)。この孔明け工程は、Nd:YAGレーザ、CO2レーザ、エキシマレーザなどを用いたレーザ加工により行うことが好ましい。また、本実施形態では、導電パッド10を形成するためのバイア14を、一層下のフィルドバイア19にスタックさせる位置関係で穿孔している。このようにすると、バイアをオフセットさせない分、配線パターンを作りこむスペースに余裕が生じるので好ましい。フィルドバイア19は、その上にバイア14をスタックさせなければならないので、コンフォーマルバイアに置換不可である。なお、レーザによる孔明け終了後には、バイア14の底に残余したスミアをデスミア処理により除去するとよい。
【0024】
バイア14を形成したのち、セミアディティブ法によりバイア14内にめっき層を形成するために、樹脂絶縁層8の表面とともにバイア14の内面を粗化する(工程▲4▼)。粗化した面に公知の無電解めっき法により無電解銅めっき層30を薄付けし(工程▲5▼)、バイア14の開口周縁部(導電パッド10の形成予定位置)が露出するようにめっきレジスト31を形成する(工程▲6▼)。めっきレジスト31には、感光性のドライフィルムを使用し、写真法によりバイア14の開口周縁部を露出させるとよい。
【0025】
めっきレジスト31の形成後、電解銅めっき法によりバイア14内を銅めっきで充填して導電パッド10を形成する(工程▲7▼)。本実施形態においては、導電パッド10を下層の配線パターンと導通させるためのバイア14を、銅めっきで充填したフィルドバイアとしているが、このバイア14に関していえば、どのみち半田めっきで充填されるのでコンフォーマルバイアにしても構わない。
【0026】
導電パッド10を形成したのち、電解半田めっき法により導電パッド10の上に直接半田バンプ11を形成する(工程▲8▼)。電解半田めっきに関していえば、公知のほうふっ化浴や酸性浴を用いて、Pb−Sn―Sb半田めっき、あるいは鉛フリーのSn−Sb半田めっきを形成することができる。そして、めっきレジスト31を除去するとともに、導電パッド10の形成されていない部分の無電解銅めっき層30を除去する(工程▲9▼)。以上のようにして、図1に示したビルドアップ多層プリント配線板1が作製される。
【図面の簡単な説明】
【図1】本発明のビルドアップ多層プリント配線板の要部拡大断面図。
【図2】図1のビルドアップ多層プリント配線板の製造工程を説明する図。
【図3】従来のビルドアップ多層プリント配線板を示す断面図。
【図4】図3と同様の断面図。
【符号の説明】
1 ビルドアップ多層プリント配線板
2 コア材
3 コア配線パターン
4,6,8 ビルドアップ樹脂絶縁層
5,7 配線パターン
8a ビルドアップ樹脂絶縁層の表面
10,12 導電パッド
11,13 半田バンプ
14,16 バイア
19,20 フィルドバイア
30 無電解銅めっき層
31 ドライフィルム(めっきレジスト)
Claims (3)
- コア基板上に樹脂絶縁層と配線パターンとを交互に積層し、外部接続端子としての導電パッドを複数形成したビルドアップ多層プリント配線板の製造方法であって、
コア材とコア配線パターンとからなる前記コア基板上に、前記配線パターンを基板表面に露出させないように、前記樹脂絶縁層と前記配線パターンとを所定数積層させる工程と、
前記絶縁樹脂層のうち最も表層側に位置するものに、その樹脂絶縁層の下の前記配線パターンが底となるバイアを穿孔する工程と、
前記バイアの開口周縁部を露出させる形でめっきレジストを形成する工程と、前記バイアに銅めっきを施して、そのバイアの開口周縁部に拡がる前記導電パッドを形成する工程と、
電解半田めっき法により前記導電パッドの上に半田バンプを形成する工程と、
前記めっきレジストを除去する工程と、
をこの順に行うことを特徴とするビルドアップ多層プリント配線板の製造方法。 - 前記バイアに充填された前記銅めっきは、無電解銅めっき法と電解銅めっき法とにより形成されたものであり、
前記めっきレジストを形成する前に、前記絶縁樹脂層の表面とともに前記バイアの内面を粗化する工程と、無電解銅めっき工程とを行う一方、
前記めっきレジストを形成したのち、電解銅めっき法により前記導電パッドを形成する工程を行い、
前記めっきレジストを除去したあとで、前記導電パッドの形成されていない部分の無電解銅めっき層を除去する工程を行う請求項1記載のビルドアップ多層プリント配線板の製造方法。 - 前記バイアを穿孔する工程において、前記導電パッドを形成するために、前記バイアを1層下のフィルドバイアにスタックさせる位置関係で穿孔する請求項1または2記載のビルドアップ多層プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002222041A JP3913632B2 (ja) | 2002-07-30 | 2002-07-30 | ビルドアップ多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002222041A JP3913632B2 (ja) | 2002-07-30 | 2002-07-30 | ビルドアップ多層プリント配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004063907A true JP2004063907A (ja) | 2004-02-26 |
JP3913632B2 JP3913632B2 (ja) | 2007-05-09 |
Family
ID=31942189
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002222041A Expired - Fee Related JP3913632B2 (ja) | 2002-07-30 | 2002-07-30 | ビルドアップ多層プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3913632B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010016522A1 (ja) * | 2008-08-08 | 2010-02-11 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法および電子機器 |
KR20120010209A (ko) * | 2010-07-22 | 2012-02-02 | 니혼도꾸슈도교 가부시키가이샤 | 다층배선기판 및 그의 제조방법 |
-
2002
- 2002-07-30 JP JP2002222041A patent/JP3913632B2/ja not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010016522A1 (ja) * | 2008-08-08 | 2010-02-11 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法および電子機器 |
JPWO2010016522A1 (ja) * | 2008-08-08 | 2012-01-26 | イビデン株式会社 | プリント配線板、プリント配線板の製造方法および電子機器 |
TWI393497B (zh) * | 2008-08-08 | 2013-04-11 | Ibiden Co Ltd | 印刷電路板、製造印刷電路板的方法及電子機器 |
KR20120010209A (ko) * | 2010-07-22 | 2012-02-02 | 니혼도꾸슈도교 가부시키가이샤 | 다층배선기판 및 그의 제조방법 |
JP2012044158A (ja) * | 2010-07-22 | 2012-03-01 | Ngk Spark Plug Co Ltd | 多層配線基板及びその製造方法 |
KR101596066B1 (ko) | 2010-07-22 | 2016-02-19 | 니혼도꾸슈도교 가부시키가이샤 | 다층배선기판 및 그의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3913632B2 (ja) | 2007-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101375998B1 (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
JP4538486B2 (ja) | 多層基板およびその製造方法 | |
KR101281410B1 (ko) | 다층 배선기판 | |
KR20120067968A (ko) | 다층배선기판 및 그의 제조방법 | |
JPWO2008053833A1 (ja) | 多層プリント配線板 | |
JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP2009277916A (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP2010135720A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
US20120011716A1 (en) | Method of manufacturing printed circuit board including outmost fine circuit pattern | |
JP3577421B2 (ja) | 半導体装置用パッケージ | |
TW200945987A (en) | Multilayer flexible printed wiring board and the manufacturing method thereof | |
JP2003188314A (ja) | 素子内蔵基板の製造方法および素子内蔵基板 | |
JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
US20120152606A1 (en) | Printed wiring board | |
JP4717316B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2004063904A (ja) | ビルドアップ多層プリント配線板 | |
JP4279090B2 (ja) | 部品内蔵配線板の製造方法、部品内蔵配線板 | |
JP3913632B2 (ja) | ビルドアップ多層プリント配線板の製造方法 | |
JP4082995B2 (ja) | 配線基板の製造方法 | |
JP2002305360A (ja) | 配線基板およびその製造方法 | |
JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
JP2001308484A (ja) | 回路基板及びその製造方法 | |
JP2001257476A (ja) | 多層配線基板及びその製造方法 | |
WO2014073126A1 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070131 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |