TWI813006B - 印刷電路板 - Google Patents

印刷電路板 Download PDF

Info

Publication number
TWI813006B
TWI813006B TW110131310A TW110131310A TWI813006B TW I813006 B TWI813006 B TW I813006B TW 110131310 A TW110131310 A TW 110131310A TW 110131310 A TW110131310 A TW 110131310A TW I813006 B TWI813006 B TW I813006B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
circuit pattern
surface treatment
top metal
Prior art date
Application number
TW110131310A
Other languages
English (en)
Other versions
TW202203721A (zh
Inventor
黃貞鎬
李漢洙
崔大榮
權純圭
鄭東憲
丁仁晧
孫吉東
金相和
李相永
田在訓
李珍鶴
裵允美
Original Assignee
韓商Ｌｇ伊諾特股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商Ｌｇ伊諾特股份有限公司 filed Critical 韓商Ｌｇ伊諾特股份有限公司
Publication of TW202203721A publication Critical patent/TW202203721A/zh
Application granted granted Critical
Publication of TWI813006B publication Critical patent/TWI813006B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

揭示一種印刷電路板，該印刷電路板包含一絕緣層，以及形成於該絕緣層之上的一電路圖案，其中該電路圖案包含一第一局部與一第二局部，該第一局部形成於該絕緣層之上且包含一上方部之一角隅部，具有一預定的曲度，該第二局部形成於該第一局部之上，其係覆蓋包含有該角隅部之該第一局部的一上方表面。

Description

印刷電路板
本實施例關於一種印刷電路板(PCB)，特別是一種印刷電路板及其製造方法，該印刷電路板包含一第一局部，該第一局部之一上方部具有一曲度；一電路圖案，具有一第二局部，形成於該第一局部之上；以及一表面處理層，藉由電鍍而形成於該電路圖案之上。
隨著一印刷電路板係藉由在一電氣絕緣板上使用一導電材料(如銅)來印刷一線路圖案而形成，所述印刷電路板在未有電子組件架設之前僅為一板體。也就是說，為利於在平板面上架設各種型式的電子組件，所述印刷電路板係指述一電路板，具有一平板面，其上固設有供每一組件架設的位置，以及固印有連接數個組件之一電路圖案。
一般來說，用於包含在前述印刷電路板之一電路圖案的表面處理方法係使用一有機可焊性保護劑(OSP)、一電鍍鎳//黃金、一電鍍鎳/黃金-鈷合金、以及一化學鍍鎳/鈀/黃金等方法。
在此，前述之表面處理方法係基於操作目的來選擇，比如使用於焊接、引線搭接、以及用作連接器等。
圖1係顯示依據習知技術所製造印刷電路板的方法中，描述其過程順序之剖面視圖，圖2係繪示依據習知技術之該印刷電路板的一上方表面的視圖。
參看圖1A，首先提供一絕緣層10，以及一晶種層20，形成在該絕緣層10之上。
進一步地，一光罩30，包含一開口(未圖示)，該開口暴露該晶種層20之一上方表面的至少一部分，該光罩30係形成於在已形成之該晶種層20之上。
之後，基於該晶種層20執行一電鍍，以及一電路圖案40形成於該晶種層20之上，該電路圖案之下方埋覆該光罩30的該開口。
之後，參看圖1B，當該電路圖案40形成，執行一研磨製程，用以平坦化已形成的該電路圖案40之一上方表面。
在執行該研磨製程之同時，該電路圖案40之上方部的至少一部分在該光罩30之內擴張，且因此該電路圖案40之一上方末端部包含一突起(未繪示)，依該光罩30之一方向突出。
之後，參看圖1C，執行一前置處理製程以施行一表面處理製程。
在此，該前置處理製程係使用一酸性基底化學物，蝕刻該電路圖案40之一表面。在這裡，當該前置處理製程經執行，所述蝕刻不單在該電路圖案40的該上方表面進行，亦包含電路圖案40之上方與側邊表面的邊界表面。
因此，當該前置處理製程經執行，該電路圖案40之每一角隅部50呈一凸形，具有預定的一曲度。
換言之，當該前置處理製程經執行，該光罩30與該電路圖案40之間產生間隙(gaps)。
進一步地，在習知技術上，如圖2所示，隨著間隙的產生，在該電路圖案40之上執行一表面處理製程以形成一表面處理層60。
然而，當該表面處理層60係隨所產生的間隙形成時，該表面處理層60亦形成在該電路圖案40之該角隅部50之上。
據此，如圖2所示，習知技術中的該表面處理層60可包含一突部70，依該電路圖案40之一側邊表面的方向突出，而此大大影響印刷電路板的可靠度。
本實施例係提供一種印刷電路板(PCB)，具有一新的結構及其製造方法。
此外，本實施例提供一種印刷電路板以及其製造方法，該印刷電路板係藉由使用形成一電路圖案所使用的一電鍍晶種層來電鍍該電路圖案之一表面處理層來加以形成。
進一步地，本實施例提供一種印刷電路板及其製造方法，該印刷電路板係包含一第一局部及一電路圖案，其中該第一局部之一角隅部的至少一部分具有一曲狀表面，該電路圖案包含一第二局部，形成於該第一局部之上且覆蓋該曲狀表面之一角隅部。
另，本實施例提供一種印刷電路板及其製造方法，該印刷電路板係包含一表面處理層，形成在該電路圖案之上，該表面處理層具有大於該電路圖案之寬度，並且係以自該電路圖案之一側邊表面朝外突出。
本發明之目的不受限於上文所述，並且對熟習此項技術者而言，可由下文描述輕易了解本發明的其它目的。
依據本實施例所提供的一種印刷電路板係包含：一絕緣層；以及一電路圖案，形成於該絕緣層之上，其中該電路圖案包含一第一局部及一第二局部，該第一局部形成在該絕緣層之上且包含一上方部之一角隅部，其具有一預定的曲度，該第二局部形成在該第一局部之上，用以覆蓋包含有該角隅部之該第一局部的一上方表面。
依據本實施例，提供製造一印刷電路板之一方法，該方法包含：提供一絕緣層，該絕緣層具有一上方表面，其上形成有一電鍍晶種層；以及電鍍該電鍍晶種層，該電鍍晶種層作為一晶種層，並且形成一電路圖案於已提供之該絕緣層之上，其中該電路圖案之形成係包含：形成該電路圖案之一第一局部於該電鍍晶種層之上，進行該第一局部之一上方表面的前置處理以使該第一局部之上方的一角隅部具有預定的一曲度，以及在該第一局部之上形成該電路圖案之一第二局部，該第二局部覆蓋具有預定的該曲度之該第一局部之該上方表面。
依據本發明實施例，執行一快閃電鍍製程來填充於一前置處理製程中經蝕刻的一電路圖案的角隅部，之後連同已填充之該角隅部進行一表面處理製程，因此，可移除導因於過度擴張而損毀的表面處理層，並藉此可增強一印刷電路板的可靠度。
另外，依據本發明之實施例，由於一表面處理層之形成係藉由運用形成一電路圖案所使用的一電鍍晶種層，可以選用電解表面處理方法與化學鍍(electroless)表面處理方法中的一者，設計上也不會受限。
進一步地，依據本發明之實施例，由於包含黃金之一表面處理層之形成係藉由使用形成該電路圖案所使用的該電鍍晶種層，習知的一 黃金表面處理層中充當一晶種層功能的一鎳表面處理層可被移除，因此可減小產品的厚度，且因為移除了鎳表面處理層，生產成本亦降低。
更進一步地，依據本發明之實施例，由於藉著快閃電鍍製程而使該表面處理層中始於該電路圖案之一側邊朝外突出的一部分最小化，進而確保該表面處理層之結構穩定度。
下文中將隨所附圖式細述本發明的一或多個實施例。其它的特徵由其說明與圖式以及請求項中將為顯而易見。
10:絕緣層
20:晶種層
30:光罩
40:電路圖案
50:角隅部
60:表面處理層
70:突部
100:印刷電路板
110:絕緣層
120:電鍍晶種層
125:第一光罩
130:第一局部
135:角隅部
140:第二局部
150:電路圖案
155:第二光罩
160:表面處理層
S110:形成圖案
S120:研磨
S130:前置處理
S140:堆疊乾膜
S150:電漿處理
S160:快閃電鍍
S170:形成表面處理層
S180:移除晶種層
圖1係顯示依據習知技術所製造印刷電路板的方法中，描述其過程順序之剖面視圖，
圖2係繪示依據習知技術之該印刷電路板的一上方表面的視圖，
圖3係依據本發明之一實施例的一種印刷電路板之結構的剖面視圖，
圖4係為圖3中之一局部A的放大視圖；
圖5係依據本發明之實施例所製造印刷電路板的方法中，描述其過程順序之製程圖，以及
圖6至15係為顯示圖3之印刷電路板的製造方法中，描述其過程順序之剖面視圖。
在下文中，本發明之數個例示性實施例，其為所屬技術領域中具有通常知識者可輕易實現，將搭配隨附圖式細述。然而，本發明可依各種不同形式來實施，並不受限於下文所描述的實施例。
在下文中，當表達某部分「包含」某些結構元件時，其指述並不排除另一其它結構元件，除非另有相反陳述，則進一步可包含有另一其它結構元件。
此外，在描述本發明時，與其不相關的結構及元件無顯示於圖式之中，為了清楚說明各種分層與區域，可誇張性地繪示其厚度，以及相似性的元件將以相似符號來指述。
應當理解的是，當描述一層、薄膜、區、板或其相似者之一部分係於另一部分之「上」時，一部分包括「直接」或「間接」於另一層部分之「上」，或呈現一第三部分插入其間。反之，當一部分係「直接形成」於另一部分之「上」時，則無一第三部分插入其間。
本發明之實施例提供新的一種印刷電路板(PCB)以及其製造方法，其中由一前置處理製程被蝕刻之一電路圖案的角隅部，藉由基於快閃製程(flash process)來填充之後，其上可進行一表面處理製程。
圖3係依據本發明之一實施例的一種印刷電路板之結構的剖面視圖，以及圖4係為圖3中之一局部A的放大視圖。
參看圖3與4，一印刷電路板100，包含一絕緣層110、一電鍍晶種層120、一電路圖案150以及一表面處理層160。
該絕緣層110可為一印刷電路板之一支撐基板，其上形成有一單一電路圖案，或是該絕緣層110可為具有一多分層堆疊結構之一印刷電路板的一絕緣層區域，其中形成有該電路圖案150。
當該絕緣層110係指包含在該多分層堆疊結構中的一絕緣層時，複數個該電路圖案可連續地形成於該絕緣層110之一上方表面或一下方 表面之上。
該絕緣層110可形成一絕緣板，可為一熱固性或熱塑性聚合基板、一陶瓷基板、一有機-無機組合材料基板(organic-inorganic composition material board)、或是一玻璃纖維浸入基板(fiberglass immersion board)，並且當一聚合樹脂包含於其中時，可包含一環氧基絕緣樹脂，反之，則亦可包含聚亞醯胺基樹脂(polyimide-based resin)。
該電路圖案150係形成在該絕緣層110之上。
較佳地，在形成該電路圖案150中所使用的該電鍍晶種層120係形成於該絕緣層110與該電路圖案150之間。
該電鍍晶種層120之一上方及一下方表面的寬度可為相等寬度。
進一步地，該電路圖案150係形成在該電鍍晶種層120之上。
該電路圖案150亦可具有一形狀，其一上方及一下方表面的寬度相等，相似於該電鍍晶種層120之寬度。
該電鍍晶種層120及該電路圖案150係由具有銅(Cu)之一導電金屬材料來形成。
該電路圖案150可藉由製造印刷電路板的一般性製程來形成，像是加成法(additive process)、減去法(subtractive process)、模擬半加成法(modified semi additive process,MSAP)、半加成法(semi additive process,MSAP)等等，其等描述將略去不提。
在這裡，所述電路圖案150係包含一第一局部130及一第二局部140，該第一局部130之一上方部的角隅部具有預定的一曲度，而該第二局 部140形成於該第一局部130之上且覆蓋該第一局部130之該角隅部。
也就是說，該電路圖案150所包含的該第一局部130，其中藉由一前置處理製程來移除該角隅部，而使該第一局部130之上方與側邊表面的邊界部具有凸狀的曲狀表面。
進一步地，該第二局部140設置於該第一局部130之上。
該第二局部140係形成來覆蓋該第一局部130之所述凸狀的曲狀表面。換言之，該第二局部140係填充經該前置處理製程所移除之該第一局部130之角隅部。
該第二局部140之一上方表面可為平面，且該第二局部140之一下方表面可具有一曲度，其對應該第一局部130之該角隅部的一曲度。
該第二局部140之一下方端部的至少一部分係位處低於該第一局部130之一上方端部的水平位置。
也就是說，該第二局部140係形成來覆蓋該第一局部130之該角隅部，所述角隅部為該第一局部130之該上方與側邊表面的邊界表面。換言之，該第一局部130之該角隅部係包含該第一局部130之該上方表面的一部分，以及該第一局部130之該側邊表面的一部分。
據此，該第二局部140係經形成來實質上覆蓋該第一局部130之該上方表面及該側邊表面的一部分。
因此，該第二局部140之該下方端部之一部分係延伸至該第一局部130之一側邊表面部分，且因此位處低於該第一局部130之該上方端部的一水平位置。
該表面處理層160係形成於該電路圖案150之上。
該表面處理層160可由僅包含黃金(Au)之一金屬或是包含黃金(Au)之一合金來形成。
當該表面處理層160由包含黃金(Au)之合金來形成時，該表面處理層160可由包含鈷(cobalt)之一黃金合金來形成。此時該表面處理層160係經由電鍍來形成。
較佳地，該表面處理層160藉由電鍍形成於該電鍍晶種層120之上，該電鍍晶種層120係為使用來形成該電路圖案150的電鍍晶種層之相同的一分層。
該表面處理層160係形成於該電路圖案150之上，且因此該表面處理層160之一下方表面係與該電路圖案150之一上方表面直接地接觸。 更明確地說，該表面處理層160之該下方表面與該電路圖案150之該第二局部之一上方表面，兩者係直接相接觸。
在這裡，該表面處理層160包含一下方表面，相比該電路圖案150之該上方表面的一寬度，該下方表面具有更大的一寬度。
據此，該表面處理層160之該下方表面係包含一第一下方表面，其與該電路圖案150之該上方表面直接相接觸，以及包含一第二下方表面，不與該電路圖案150之該上方表面相接觸。
在此，該表面處理層160之該第一下方表面可為該表面處理層160之該下方表面之一中心區域，而該表面處理層160之該第二下方表面可為該表面處理層160之左方與右方區域。
進一步地，該表面處理層160可包含一形狀，其上方與下方表面的寬度係為相同。
同時，該表面處理層160之該上方與下方表面的寬度可大於該電路圖案150之該下方表面的寬度。
據此，如圖3與圖4所示，該表面處理層160包含一突出部，其自該電路圖案150之該上方部朝向該電路圖案150之該側邊表面之外突出。該突出部係為對應該表面處理層160之該第二下方表面的一部分。
如上所述，依據本發明之實施例，由於包含黃金之該表面處理層160使用該電鍍晶種層120來形成，該電鍍晶種層120亦用於形成該電路圖案150，因此一習知黃金(Au)表面處理層中充當一晶種層功能的一鎳(Ni)表面處理層可被移除。
雖然圖式係展示一個電路圖案150形成於該絕緣層110之上，該電路圖案150可形成在該絕緣層110之上方與下方表面中的至少任一者之上而成具有一規則間隙(gap)的複數個圖案。
當參照圖4細述該電路圖案150，該電路圖案150係包含該第一局部130，形成於該電鍍晶種層120之上並具有一下方表面與該電鍍晶種層120之一上方表面相接觸，以及包含該第二局部140，形成於該第一局部130之上並具有至少一部分之一上方表面與該表面處理層160之該下方表面相接觸。
在此，雖然該電路圖案150為一複數分層，具有該第一與第二局部130與140，但由於該第一與第二局部130與140係由相同材料形成，該第一與第二局部130與140實質上係形成為一單一分層。
該電路圖案150之該第一局部130的一下方表面係經形成與該電鍍晶種層120之該上方表面直接相接觸。
此時，該電路圖案150之該第一局部130之一上方部的角隅部經形成以在一縱向方向上具有一預定的曲度。較佳地，該第一局部130之該角隅部在該縱向方向上具有凸狀的一曲度。
該角隅部係為該第一局部130之上方與側邊表面的邊界部，因此包含該上方表面的一部分及該側邊表面的一部分。
進一步地，該電路圖案150之該第二局部140係形成在該第一局部130之上並且覆蓋該第一局部130之該角隅部。
也就是說，該電路圖案150之該第二局部140之該下方表面經形成為具有一預定的曲度，對應該第一局部130之該角隅部的曲度。
同時，該電路圖案150所包含的該一局部130與該第二局部140，其中該第二局部140形成在該第一局部130之該上方表面之上，且具有預定的一高度b。
在此，所述預定的高度b係指述該電路圖案150之該第二局部140的一高度，不包含該第一局部130之該角隅部的一填充部分。換言之，預定的高度b指的是該第二局部140始於該第一局部130的正上方表面而非自該角隅部突出於外之一高度。
這裡指的該第二局部140的高度b可為1μm至13μm的一範圍。較佳地，該第二局部140的該高度b可為3μm至10μm的一範圍。更佳地，該第二局部140的該高度b可為3μm至6μm的一範圍。
也就是說，當該第二局部140的高度超過1μm，可以避免依據本發明之實施例中表面處理層之過度擴張的現象。進一步地，當該第二局部140的高度介於3μm至6μm的範圍時，該表面處理層160之突出部係最小 化，且能全然避免該表面處理層160之過度擴張的現象。
同時，該表面處理層160之該下方表面包含與該電路圖案150之該上方表面相接觸的一接觸區域，以及包含一無接觸區域，其始自該接觸區域朝向該電路圖案150之該上方表面的外部突出且並不接觸該電路圖案150之該上方表面。
在此，該表面處理層160之該無接觸區域的一寬度可為3μm至7μm的一範圍。較佳地，該表面處理層160之該無接觸區域的該寬度可為3μm至4μm的一範圍。
也就是說，隨著該電路圖案150之該第二局部140無形成之情況，當形成該表面處理層160之時，該表面處理層160之該無接觸區域的該寬度相較於本發明之實施例中的該寬度係為增加，且因此該寬度通常是8μm至9μm的一範圍。
然而，本發明之實施例之中，由於該電路圖案150之該第二局部140經形成之後，始形成該表面處理層160，該表面處理層160之該無接觸區域的該寬度係最小化，且因此該無接觸區域具有7μm或少於7μm的一寬度。
依據本發明之實施例，執行一快閃製程來填充事先於一前置處理製程經蝕刻之一電路圖案的角隅部，之後隨同經填充後的該角隅部來進行一表面處理製程，因此，可移除導因於過度擴張而損毀的表面處理層，並藉此可增強一印刷電路板的可靠度。
另外，依據本發明之實施例，由於一表面處理層之形成係藉由運用形成一電路圖案所使用的一電鍍晶種層，可以選用電解表面處理方 法與無電鍍表面處理方法中的一者，設計上也不會受限。
進一步地，依據本發明之實施例，由於包含黃金之一表面處理層之形成係藉由使用形成該電路圖案所使用的該電鍍晶種層，習知的一黃金表面處理層中充當一晶種層功能的一鎳表面處理層可被移除，因此可減小產品的厚度，且因為移除了該鎳表面處理層，生產成本亦降低。
更進一步地，依據本發明之實施例，由於藉著快閃製程而使該表面處理層中始於該電路圖案之一側邊朝外突出的一部分最小化，進而確保該表面處理層之結構穩定度。
下文中，依據本發明之實施例製造印刷電路板之方法，如圖3所展示，將參照圖5至15詳述。
圖5係依據本發明之實施例所製造印刷電路板的方法中，描述其過程順序之流程圖，以及圖6至15係為顯示圖3之印刷電路板的製造方法中，描述其過程順序之剖面視圖。
參看圖5，依據本發明之實施例之印刷電路板可依照下列製程來製造。
依據本發明之實施例，首先開始的一製程係為使用一形成圖案製程(S110)來形成一圖案。
當該圖案係經形成，使用一研磨製程(S120)來研磨該圖案之一表面。
隨後，經歷研磨製程之該圖案之該表面的一部分於一前置處理製程(S130)中被蝕刻。
進一步地，當該前置處理製程完成，執行堆疊乾膜之一製程 以實施快閃電鍍與表面處理電鍍(S140)。在此，較佳地，乾膜係經堆疊以實施表面處理電鍍。換言之。所述快閃電鍍可於堆疊乾膜之後再執行，或是亦可於堆疊乾膜之前，先進行快閃電鍍。
之後，當乾膜係經堆疊，於已形成之該圖案的該表面上執行一電漿製程(S150)。
在這裡，所述電漿製程可選擇性地執行，並且為非必要包含的一製程。然而，當該電漿製程經執行，所製造之該表面處理層160之一無接觸區域的一寬度或一形狀係比無進行該電漿製程來的不同且更佳。因此，較佳地可加入該電漿製程以獲得較佳的效果。
當該電漿製程經執行，實施一快閃電鍍製程來填充事先於前置處理製程經蝕刻之該圖案的該角隅部(S160)。
之後，當該快閃電鍍製程完成，藉由實施該快閃電鍍製程，形成在一分層之上的一表面處理層形成(S170)。
當該表面處理層經形成，移除用於形成該表面處理層以及該圖案之一晶種層(S180)。
下文中，前述每一製程將參照圖6至15詳述之。
首先，參看圖6，提供一絕緣層110，以及一電鍍晶種層120形成於該絕緣層110之上。
該電鍍晶種層120可藉由化學鍍(electroless-plating)包含銅之一金屬形成於該絕緣層110之上。
該絕緣層110可為一熱固性或熱塑性聚合基板、一陶瓷基板、一有機-無機組合材料基板、或是一玻璃纖維浸入基板，並且當一聚合樹脂 包含於其中時，可包含一環氧基絕緣樹脂，反之，則亦可包含聚亞醯胺基樹脂。
也就是說，該絕緣層110係為一板材(plate)，其上設置能改變配線的一電路，且該絕緣層110可包含所有的印刷、一配線板、以及一絕緣板，其皆由一絕緣材料形成，該絕緣材料能夠在絕緣板上之一表面形成一導電圖案。
該絕緣層110可為剛性或可撓式。例如，該絕緣層110可包含玻璃或塑膠。明確的說，該絕緣層110可包含化學剛化/半剛化玻璃，如為鈉鈣玻璃、矽酸鋁玻璃等等，剛性或彈性塑膠，如聚亞醯胺(PI)、聚對苯二甲酸二乙酯(PET)、聚丙二醇(PPG)、聚碳酸酯(PC)等等，或是藍寶石。
進一步地，該絕緣層110可包含一光學等向性薄膜(optically isotropic film)。舉例來說，該絕緣層110可包含環烯烴共聚物(COC)、環烯烴聚合物(COP)、光學等向性聚碳酸酯(PC)、光學等向性聚甲基丙烯酸甲脂(PMMA)等等。
進一步地，該絕緣層110可具有一曲狀表面，其呈局部性彎曲。也就是說，該絕緣層110可具有一平面局部及呈彎曲狀的一局部，具有該曲狀表面。明確來說，該絕緣層110之一末端部可呈彎曲，具有該曲狀表面，該曲狀表面呈彎曲，其係有一表面具有隨機的曲度或是呈彎折狀。
進一步地，該絕緣層110可為可撓度之一可撓性基板。
進一步地，該絕緣層110可為一曲狀或是彎曲基板。在此，該絕緣層110基於一電路設計可形成一配線佈設，用來連接電路組件並且其上可供設置導電體。此外，電路組件可架設於該絕緣層110之上，且該絕緣 層110可形成配線，係用以連接電路組件而成一電路，以及除了發揮電性連接各組件的功能，亦能機械性固定組件。
該電鍍晶種層120可使用一般的銅箔基板(CCL)，而非藉由化學鍍形成在該絕緣層110之表面上。
在這裡，當該電鍍晶種層120係由化學鍍來形成，可引入粗糙度於該絕緣層110之上方表面以實施簡易鍍。
化學鍍法可由依序實施一去污製程(degreasing process)、一軟蝕製程(soft corrosion process)、一初步觸媒處理製程(preliminary catalyst processing)、一觸媒處理製程、一活化製程、一化學鍍製程以及一防止氧化處理(oxidation prevention processing process)製程來加工。進一步地，該電鍍晶種層120可藉由濺鍍金屬粒子來形成，該濺鍍係使用電漿而非電鍍。
在這裡，進行電鍍該電鍍晶種層120之前，可額外加上一除膠渣製程(de-smear process)，去除該絕緣層110表面的膠渣(smear)。該除膠渣製程係使該絕緣層110之一表面粗化，用於形成該電鍍晶種層120之電鍍則變得容易。
下一步，參看圖7，一第一光罩125，形成於該電鍍晶種層120之上。此處之第一光罩125可使用一乾膜。
此處，該第一光罩125可包含一開口(未繪示)，其暴露該電鍍晶種層120之一上方表面的至少一部分。
此處，由該第一光罩125之該開口暴露出的該上方表面，其為該電鍍晶種層120之該上方表面的一部分，該上方表面係對應之後一電路圖案150可形成於其中的一區域。
換言之，該第一光罩125係形成在該電鍍晶種層120之上，其具有的該開口係暴露用於形成該電路圖案150之該電鍍晶種層120之該上方表面的一局部。
在這裡，該第一光罩125可經形成以覆蓋該電鍍晶種層120之全體上方表面，且因此該開口可藉由移除已形成的該第一光罩125之一局部的一部分來形成，該電路圖案150可形成於該局部的該部分之中。
接著，其下方埋覆該第一光罩125之該開口的該電路圖案150係形成在該電鍍晶種層120之上。較佳地，其下方埋覆該第一光罩125之該開口之至少一部分的該電路圖案150之一第一局部130係形成在該電鍍晶種層120之上。
該電路圖案150之該第一局部130可藉由電鍍一導電材料(例如較佳為包含銅之一合金)形成於作為一晶種層之該電鍍晶種層120之上，以埋覆該第一光罩125之該開口的至少一部分。
之後，參看圖8，當該電路圖案150之該第一局部130形成，執行一研磨製程，用於平坦化已形成的該電路圖案150之該第一局部130之一上方表面。
執行所述研磨製程的同時，該電路圖案150之該第一局部130之該上方部的至少一部分擴入該第一光罩125，且因此該第一局部130之一上方末端部包含一突出部(未繪示)，以該第一光罩125之一方向突出。
之後，參看圖9，進行用於執行一表面處理製程之一前置處理製程。
此處，所述前置處理製程使用一酸性基底化學物，蝕刻該電 路圖案150之該第一局部130的一表面。在這裡，當該前置處理製程經執行，所述蝕刻不單在該第一局部130的該上方表面進行，亦包含該第一局部130之上方與側邊表面的邊界表面。
因此，當該前置處理製程經執行，該第一局部130之一角隅部135呈一凸形，具有預定的一曲度。
此處，該前置處理製程係蝕刻該第一局部130之該表面，且在這裡之蝕刻較佳係以0.4μm至10μm的一範圍進行。
換言之，當該前置處理製程經執行，該第一光罩125與該電路圖案的該第一局部130之間產生一間隙(gap)。
之後，參看圖10，執行一快閃電鍍製程以在該第一局部130之上形成該電路圖案150之一第二局部140。
此處，該電路圖案150所包含之該第一局部130，其一上方部之一角隅部具有預定的一曲度，以及所包含該第二局部140，其係形成在該第一局部130之上，並且覆蓋該第一局部130之該角隅部。
也就是說，該電路圖案150所包含之該第一局部130，其中該上方與側邊表面之邊界部係藉由該前置處理製程中移除該角隅部而具有凸狀的曲狀表面。
進一步地，該第二局部140係設置在該第一局部130之上。
該第二局部140經形成以覆蓋該第一局部130之所述凸狀的曲狀表面。換言之，於該前置處理製程中遭移除之該第一局部130之該角隅部係由該第二局部140填充。
該第二局部140之一上方表面可為平面，且其一下方表面可 具有一曲度，其對應該第一局部130之該角隅部的一曲度。
該第二局部140之一下方端部的至少一部分係位處低於該第一局部130之一上方端部的一水平位置。
也就是說，該第二局部140係形成來覆蓋該第一局部130之該角隅部，所述角隅部為該第一局部130之該上方與側邊表面的邊界表面。換言之，該第一局部130之該角隅部係包含該第一局部130之上方表面的一部分，以及該第一局部130之側邊表面的一部分。
據此，該第二局部140係經形成來實質上覆蓋該第一局部130之該上方表面及側邊表面的一部分。
因此，該第二局部140之該下方端部之一部分係延伸至該第一局部130之一側邊表面部分，且因此位處低於該第一局部130之該上方端部的一水平位置。
在此，如先前所述，雖然該電路圖案150為一複數分層，具有該第一與第二局部130與140，但由於該第一與第二局部130與140係由相同材料形成，該第一與第二局部130與140實質上係為一單一分層。
該電路圖案150之該第一局部130的一下方表面係經形成與該電鍍晶種層120之該上方表面直接相接觸。
此時，該電路圖案150之該第一局部130之一上方部的角隅部經形成以在一縱向方向上具有一預定的曲度。較佳地，該第一局部130之該角隅部在該縱向方向上具有凸狀的一曲度。
該角隅部係為該第一局部130之上方與側邊表面的邊界部，因此包含該上方表面的一部分及該側邊表面的一部分。
進一步地，該電路圖案150之該第二局部140係形成在該第一局部130之上並且覆蓋該第一局部130之該角隅部。
也就是說，該電路圖案150之該第二局部140之該下方表面經形成為具有一預定曲度，對應該第一局部130之該角隅部的一曲度。
同時，該電路圖案150所包含的該一局部130與該第二局部140，其中該第二局部140形成在該第一局部130之該上方表面之上，且具有預定的一高度b。
在此，所述預定的高度b係指述該電路圖案150之該第二局部140的一高度，不包含該第一局部130之該角隅部的填充部分。換言之，預定的高度b指的是該第二局部140始於該第一局部130的正上方表面而非自該角隅部突出於外之一高度。
這裡指的該第二局部140的高度b可為1μm至13μm的一範圍。較佳地，該第二局部140的該高度b可為3μm至10μm的一範圍。更佳地，該第二局部140的該高度b可為3μm至6μm的一範圍。
也就是說，當該第二局部140的高度超過1μm，可以避免依據本發明之實施例中表面處理層之過度擴張的現象。進一步地，當該第二局部140的該高度介於3μm至6μm的範圍時，該表面處理層160之突出部最小化，且能全然避免該表面處理層160之過度擴張的現象。
之後，參看圖11，一第二光罩155，具有一開口，該開口暴露該電路圖案150之一上方表面，明確來說，即為該第二局部140之該上方表面，該第二光罩155係形成在該第一光罩125之上。
該第二光罩155可包含相似於該第一光罩125之一乾膜。
之後，參看圖12，藉由使用該電鍍晶種層120與該電路圖案150作為晶種層，該表面處理層160係形成在該電路圖案150之上。
該表面處理層160係經形成具有一寬度，等同於該第二光罩155之該開口的一寬度。
該表面處理層160可由僅包含黃金的一金屬或是由包含黃金的一合金來形成。
當該表面處理層160由包含黃金(Au)之該合金來形成時，該表面處理層160可由包含鈷(cobalt)之一黃金合金來形成。此時該表面處理層160係經由電鍍來形成。
較佳地，該表面處理層160藉由電鍍形成於該電鍍晶種層120之上，該電鍍晶種層120係為使用來形成該電路圖案150的電鍍晶種層之相同的一分層。也就是說，執行用於該表面處理層160之電鍍係歸因於該電路圖案150與該電鍍晶種層120之間的連結而導致的一電性連接。
該表面處理層160係形成於該電路圖案150之上，且因此該表面處理層之一下方表面係與該電路圖案150之該上方表面直接地相接觸。
之後，參看圖13，當該表面處理層160經形成，移除用來形成該表面處理層160之該第二光罩155。
之後，參看圖14，當該第二光罩155移除，移除用於形成該電路圖案150之該第一光罩。
當該第二光罩155係經移除，如圖15所示，執行一製程，其移除形成於該絕緣層110之上的該電鍍晶種層120。在這裡，移除該電鍍晶種層120之同時，不移除形成於該電路圖案150之下方，屬該電鍍晶種層120之 一部分，而僅選擇移除其上無形成該電路圖案150之一部分。
在這裡，移除該電鍍晶種層120的製程中，亦移除該電路圖案150之一邊緣部。
也就是說，移除該電鍍晶種層120的同時，該電路圖案150之側邊部的至少一部分係隨該電鍍晶種層120而被移除。
據此，該電路圖案150可具有一寬度，該寬度小於該表面處理層160之寬度，以及該表面處理層160係自該電路圖案150之一側邊表面朝外突出。
該表面處理層160形成於該電路圖案150之上，且因此該表面處理層160之該下方表面係與該電路圖案150之該上方表面直接地相接觸。 更明確地說，該表面處理層160之該下方表面係與該電路圖案150之該第二局部140之該上方表面係直接地相接觸。
在此，該表面處理層160包含一下方表面，該下方表面具有的一寬度係大於該電路圖案150之該上方表面的一寬度。
據此，該表面處理層160之該下方表面包含一第一下方表面與一第二下方表面，該第一下方表面與該電路圖案150之該上方表面直接地相接觸，而該第二下方表面不與該電路圖案150之上方表面相接觸。
在此，該表面處理層160之該第一下方表面可為該表面處理層160之該下方表面的一中心區域，而該表面處理層160之該第二下方表面可為該表面處理層160的左側與右側區域。
進一步地，該表面處理層160可具有上方表面與下方表面寬度皆相同之一形狀。
同時，該表面處理層160之該上方表面與下方表面可具有寬度大於該電路圖案150之該下方表面的寬度。
同時，該表面處理層160之該下方表面包含與該電路圖案150之該上方表面相接觸的一接觸區，以及藉由自該接觸區朝向該電路圖案150之該上方表面的外部突出，該表面處理層160之該下方表面包含不與該電路圖案150之該上方表面相接觸的一無接觸區。
在此，該表面處理層160之該無接觸區之一寬度可為至3μm至7μm的一範圍。較佳地，該表面處理層160之該無接觸區之該寬度可為3μm至4μm的一範圍。
也就是說，無形成該電路圖案150之該第二局部140之情況下，當該表面處理層160形成，與本發明實施例相較之下，該表面處理層160之該無接觸區之該寬度係為增加，且因此該寬度大致上為8μm至9μm的一範圍。
然而，本發明之實施例中，由於該電路圖案150之該第二局部140係經形成之後始形成該表面處理層160，該表面處理層160之該無接觸區之該寬度可最小化，以及因此該無接觸區具有7μm或更少的一寬度。
如上所述，依據本發明之實施例，執行一快閃電鍍製程來填充先於一前置處理製程中蝕刻之一電路圖案之角隅部，之後隨經填充之該角隅部執行一表面處理製程，且因此可移除導因於過度擴張而損毀之表面處理層，藉此增強一印刷電路板的可靠度。
進一步，依據本發明之實施例，由於一表面處理層之形成係藉由運用形成一電路圖案所使用的一電鍍晶種層，可以選用電解表面處理 與無電鍍表面處理方法中的一者，設計上也不會受限。
進一步地，依據本發明之實施例，由於包含黃金之一表面處理層之形成係藉由使用形成一電路圖案所使用的一電鍍晶種層，習知的一黃金表面處理層中充當一晶種層功能的一鎳表面處理層可被移除，因此可減小產品的厚度，且因為移除了鎳表面處理層，生產成本亦降低。
更進一步地，依據本發明之實施例，由於藉著快閃製程而使該表面處理層中始於該電路圖案之一側邊朝外突出的一部分最小化，進而確保該表面處理層之結構穩定度。
如上所述，實施例中述及標的，組成與效益包含在至少一實施例中，但並不因一實施例而受限。甚而，熟習此項技術者可在不背離本發明之精神或是基本特徵下在每一實施例中的主體，在組成與效益進行修改，其範疇定義於所附申請專利範圍及其相等物中。
儘管已參考本發明之許多說明性實施例來描述實施例，但應瞭解的是，所屬技術領域中具有通常知識者可設想出眾多其他修改及實施例，其等皆落入本揭露之原理之精神及範疇內。更特定而言，在本揭露、圖式及隨附的申請專利範圍之範疇內，對標的組合配置之組成部分及/或配置的各種變化及修改均為可能的。除對組成部分及/或配置之變化及修改之外，其他替代使用方式，對所屬技術領域中具有通常知識者而言亦是明顯可知的。
110:絕緣層
120:電鍍晶種層
130:第一局部
140:第二局部
150:電路圖案
160:表面處理層

Claims (20)

  1. 一種電路基板，其包含：一絕緣層，其包括一上方表面及相對於該上方表面之一下方表面；一電路層，其設置於該絕緣層之該上方表面上；一頂部金屬層，其設置於該電路層上；其中該電路層包括一局部，該局部相對該絕緣層之該下方表面安置高於該絕緣層之該上方表面，其中該頂部金屬層設置於該電路層之該局部上，其中該頂部金屬層包括一第一局部及自該第一局部向外延伸之一第二局部，其中該第一局部與該電路層之該局部垂直重疊且與該電路層之該局部相接觸，及其中該第二局部不接觸該電路層之該局部且不與該電路層之該局部垂直重疊。
  2. 如請求項1所述之電路基板，其中該電路層之該局部包括一第一層及設置於該第一層上之一第二層，其中該第一層之一厚度大於該第二層之一厚度。
  3. 如請求項2所述之電路基板，其中該第二層之該厚度係在1μm至13μm之一範圍。
  4. 如請求項1所述之電路基板，其中該頂部金屬層之一寬度大 於該電路層之該局部之一寬度。
  5. 如請求項4所述之電路基板，其中該頂部金屬層安置於該絕緣層之該上方表面上。
  6. 如請求項2所述之電路基板，其中該電路層之該第一層之一上方表面相對於該絕緣層具有一凸部，其中該電路層之該第二層之一下方表面相對於該絕緣層具有一凹部。
  7. 如請求項6所述之電路基板，其中該電路層之該第二層之一外部相較於該電路層之該第一層之一中央部更接近該絕緣層。
  8. 如請求項2所述之電路基板，其中該電路層之該第一層及該電路層之該第二層包含一銅(Cu)材料，其中該頂部金屬層包含一金(Au)材料。
  9. 如請求項8所述之電路基板，進一步包含：一電鍍晶種層設置於該電路層之該第一層與該絕緣層之間。
  10. 如請求項1所述之電路基板，其中該頂部金屬層之該第一局部之一下方表面直接接觸該電路層之該局部之一上方表面，及其中該頂部金屬層之該第二局部之一下方表面自該電路層 之該局部之一側表面分隔開。
  11. 如請求項10所述之電路基板，進一步包含：一半導體裝置，其透過焊料球或打線接合與該頂部金屬層相接。
  12. 如請求項10所述之電路基板，其中該頂部金屬層包括一材料，此材料非包括在該電路層中。
  13. 如請求項6所述之電路基板，其中該第一層之該凸部係位處該第一層之外部。
  14. 如請求項13所述之電路基板，其中該第二層之該凹部與該第一層之該凸部垂直重疊。
  15. 一種半導體封裝，其包含：一絕緣層，其包括一上方表面及相對於該上方表面之一下方表面；一電路層，其相對該絕緣層之該下方表面安置高於該絕緣層之該上方表面；一頂部金屬層，其設置於該電路層上，及其中該頂部金屬層包括一第一局部及一第二局部，該第一局部與該電路層垂直重疊，該第二局部不與該電路層垂直重疊，其中該頂部金屬層之該第一局部之一下方表面接觸該電路層，及該頂部金屬層之該第二局部之一下方表面不接觸該電 路層。
  16. 如請求項15所述之半導體封裝，其中該絕緣層之該下方表面與該電路層之一上方表面間之一第一垂直長度係大於該絕緣層之該上方表面與該絕緣層之該下方表面間之一第二垂直長度。
  17. 如請求項16所述之半導體封裝，其中該電路層包括設置於該電路層之該上方表面與該絕緣層之該上方表面間之一側表面，且其中該頂部金屬層之該第二局部係自該電路層之該側表面分隔開。
  18. 如請求項17所述之半導體封裝，其中該電路層包括一第一層及該第一層上所設置之一第二層，其中該電路層之該第一層之一上方表面相對於該絕緣層具有一凸部，其中該電路層之該第二層之一下方表面相對於該絕緣層具有一凹部。
  19. 如請求項17所述之半導體封裝，其中該頂部金屬層之該第一局部直接接觸該電路層之該第二層，及其中該電路層之該第二層直接接觸該電路層之該第一層。
  20. 如請求項15所述之半導體封裝，其中該頂部金屬層之一寬度大於該電路層之一寬度。
TW110131310A 2015-08-19 2016-08-12 印刷電路板 TWI813006B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150116680A KR102326505B1 (ko) 2015-08-19 2015-08-19 인쇄회로기판 및 그의 제조 방법
KR10-2015-0116680 2015-08-19

Publications (2)

Publication Number Publication Date
TW202203721A TW202203721A (zh) 2022-01-16
TWI813006B true TWI813006B (zh) 2023-08-21

Family

ID=56682020

Family Applications (4)

Application Number Title Priority Date Filing Date
TW107123235A TWI705740B (zh) 2015-08-19 2016-08-12 印刷電路板的製造方法
TW110131310A TWI813006B (zh) 2015-08-19 2016-08-12 印刷電路板
TW109127680A TWI741736B (zh) 2015-08-19 2016-08-12 印刷電路板
TW105125760A TWI636718B (zh) 2015-08-19 2016-08-12 印刷電路板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW107123235A TWI705740B (zh) 2015-08-19 2016-08-12 印刷電路板的製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW109127680A TWI741736B (zh) 2015-08-19 2016-08-12 印刷電路板
TW105125760A TWI636718B (zh) 2015-08-19 2016-08-12 印刷電路板

Country Status (5)

Country Link
US (3) US9820378B2 (zh)
EP (2) EP4040924A1 (zh)
KR (3) KR102326505B1 (zh)
CN (3) CN106470525B (zh)
TW (4) TWI705740B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550325A (en) * 1993-09-27 1996-08-27 Fujitsu Limited Printed-circuit board including circuit pattern having location to be cut if necessary
US6249053B1 (en) * 1998-02-16 2001-06-19 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US20120068335A1 (en) * 2010-09-16 2012-03-22 Samsung Electronics Co., Ltd. Printed circuit board having hexagonally aligned bump pads for substrate of semiconductor package, and semiconductor package including the same
TWI419628B (zh) * 2011-10-17 2013-12-11 Samsung Electro Mech 印刷電路板
CN103929875A (zh) * 2013-01-10 2014-07-16 欣兴电子股份有限公司 电路基板及其制造方法
TW201434623A (zh) * 2012-10-26 2014-09-16 Jx Nippon Mining & Metals Corp 附載體銅箔、使用其之覆銅積層板、印刷配線板、印刷電路板及印刷配線板之製造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134460A (en) * 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
US5110299A (en) * 1990-02-28 1992-05-05 Hughes Aircraft Company High density interconnect
US5738269A (en) * 1996-04-19 1998-04-14 Motorola, Inc. Method for forming a solder bump
US5904863A (en) * 1997-04-30 1999-05-18 Coates Asi, Inc. Process for etching trace side walls
US6199757B1 (en) * 2000-02-01 2001-03-13 Profold, Inc. Debit card having scratch-off label strip and method of applying same
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
DE10158809B4 (de) * 2001-11-30 2006-08-31 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
JP2004186665A (ja) 2002-10-09 2004-07-02 Murata Mfg Co Ltd 多層構造部品およびその製造方法
DE10258093B3 (de) * 2002-12-11 2004-08-26 Infineon Technologies Ag Anordnung zum Schutz von 3-dimensionalen Kontaktstrukturen auf Wafern
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
CN1781348A (zh) * 2003-12-05 2006-05-31 三井金属矿业株式会社 印刷电路板,制造方法及电路装置
JP4081052B2 (ja) * 2003-12-05 2008-04-23 三井金属鉱業株式会社 プリント配線基板の製造法
JP3736806B2 (ja) 2003-12-26 2006-01-18 三井金属鉱業株式会社 プリント配線基板、その製造方法および回路装置
US7357879B2 (en) 2004-03-03 2008-04-15 Ibiden Co., Ltd. Etching solution, method of etching and printed wiring board
JP4609074B2 (ja) 2005-01-13 2011-01-12 日立化成工業株式会社 配線板及び配線板の製造方法
TWI286454B (en) * 2005-03-09 2007-09-01 Phoenix Prec Technology Corp Electrical connector structure of circuit board and method for fabricating the same
US7456493B2 (en) * 2005-04-15 2008-11-25 Alps Electric Co., Ltd. Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US7666291B2 (en) * 2005-09-28 2010-02-23 Chunghwa Picture Tubes, Ltd. Method for fabricating metal wires
JP4951981B2 (ja) * 2006-01-23 2012-06-13 凸版印刷株式会社 インプリント用モールド及びその製造方法
JP2007194540A (ja) * 2006-01-23 2007-08-02 Toshiba Corp 半導体装置の製造方法及び研磨装置
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US20080308307A1 (en) * 2007-06-12 2008-12-18 Advanced Chip Engineering Technology Inc. Trace structure and method for fabricating the same
JP4706690B2 (ja) 2007-11-05 2011-06-22 パナソニック電工株式会社 回路基板及びその製造方法
US20090166848A1 (en) * 2007-12-29 2009-07-02 Volker Berghof Method for Enhancing the Adhesion of a Passivation Layer on a Semiconductor Device
DE102008020924A1 (de) * 2008-04-25 2009-11-05 Siemens Aktiengesellschaft Modul mit Niedertemperatur-Lötverbindung und dazugehöriges Verfahren zur Herstellung
KR20100029561A (ko) 2008-09-08 2010-03-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2010140725A1 (ko) * 2009-06-05 2010-12-09 (주)탑엔지니어링 박막 금속 전도선의 형성 방법
JPWO2011099597A1 (ja) * 2010-02-15 2013-06-17 株式会社Ｊｃｕ プリント配線板の製造方法
US8492891B2 (en) * 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
JP5502624B2 (ja) * 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板
KR20120040892A (ko) 2010-10-20 2012-04-30 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN102569171B (zh) * 2010-11-18 2015-02-04 精材科技股份有限公司 改善冠状缺陷的线路结构及其制作方法
KR101219905B1 (ko) 2011-04-08 2013-01-09 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2012176392A1 (ja) * 2011-06-24 2012-12-27 パナソニック株式会社 半導体装置及びその製造方法
JP6013750B2 (ja) * 2011-08-17 2016-10-25 株式会社 大昌電子 プリント配線板およびその製造方法
TW201316852A (zh) * 2011-09-07 2013-04-16 Samsung Electro Mech 印製電路板及其製造方法
KR20130033678A (ko) * 2011-09-27 2013-04-04 삼성전기주식회사 인쇄회로기판의 제조방법
KR101255954B1 (ko) * 2011-12-22 2013-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
KR102040605B1 (ko) * 2015-07-15 2019-12-05 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5550325A (en) * 1993-09-27 1996-08-27 Fujitsu Limited Printed-circuit board including circuit pattern having location to be cut if necessary
US6249053B1 (en) * 1998-02-16 2001-06-19 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US20120068335A1 (en) * 2010-09-16 2012-03-22 Samsung Electronics Co., Ltd. Printed circuit board having hexagonally aligned bump pads for substrate of semiconductor package, and semiconductor package including the same
TWI419628B (zh) * 2011-10-17 2013-12-11 Samsung Electro Mech 印刷電路板
TW201434623A (zh) * 2012-10-26 2014-09-16 Jx Nippon Mining & Metals Corp 附載體銅箔、使用其之覆銅積層板、印刷配線板、印刷電路板及印刷配線板之製造方法
CN103929875A (zh) * 2013-01-10 2014-07-16 欣兴电子股份有限公司 电路基板及其制造方法

Also Published As

Publication number Publication date
CN110430665A (zh) 2019-11-08
EP4040924A1 (en) 2022-08-10
KR20210123282A (ko) 2021-10-13
US9820378B2 (en) 2017-11-14
TW202044946A (zh) 2020-12-01
CN110536558B (zh) 2023-06-23
TW201842832A (zh) 2018-12-01
TWI741736B (zh) 2021-10-01
US20210120677A1 (en) 2021-04-22
TW202203721A (zh) 2022-01-16
KR20220146383A (ko) 2022-11-01
EP3145284A1 (en) 2017-03-22
TWI705740B (zh) 2020-09-21
KR102457304B1 (ko) 2022-10-20
US20170135223A1 (en) 2017-05-11
US11889634B2 (en) 2024-01-30
TWI636718B (zh) 2018-09-21
CN106470525A (zh) 2017-03-01
KR20170022107A (ko) 2017-03-02
CN106470525B (zh) 2019-08-16
KR102686488B1 (ko) 2024-07-19
KR102326505B1 (ko) 2021-11-16
US20170055347A1 (en) 2017-02-23
EP3145284B1 (en) 2024-04-17
US10912202B2 (en) 2021-02-02
TW201709785A (zh) 2017-03-01
CN110536558A (zh) 2019-12-03
CN110430665B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
US10531569B2 (en) Printed circuit board and method of fabricating the same
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
TWI387423B (zh) 印刷電路板及其製造方法
KR101742433B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
TWI813006B (zh) 印刷電路板
CN106332444B (zh) 电路板及其制作方法
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
US7807034B2 (en) Manufacturing method of non-etched circuit board
KR102119807B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2016213422A (ja) プリント配線板及びその製造方法