KR102457304B1 - 인쇄회로기판 및 그의 제조 방법 - Google Patents

인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR102457304B1
KR102457304B1 KR1020210131988A KR20210131988A KR102457304B1 KR 102457304 B1 KR102457304 B1 KR 102457304B1 KR 1020210131988 A KR1020210131988 A KR 1020210131988A KR 20210131988 A KR20210131988 A KR 20210131988A KR 102457304 B1 KR102457304 B1 KR 102457304B1
Authority
KR
South Korea
Prior art keywords
layer
circuit
circuit pattern
circuit board
surface treatment
Prior art date
Application number
KR1020210131988A
Other languages
English (en)
Other versions
KR20210123282A (ko
Inventor
황정호
권순규
김상화
손길동
이진학
이한수
정동헌
정인호
최대영
전재훈
이상영
배윤미
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020210131988A priority Critical patent/KR102457304B1/ko
Publication of KR20210123282A publication Critical patent/KR20210123282A/ko
Priority to KR1020220133129A priority patent/KR102686488B1/ko
Application granted granted Critical
Publication of KR102457304B1 publication Critical patent/KR102457304B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0588—Second resist used as pattern over first resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

실시 예에 따른 인쇄회로기판은 절연층; 및 상기 절연층 위에 형성된 회로 패턴을 포함하며, 상기 회로 패턴은, 상기 절연층 위에 형성되며, 상부의 모서리 부분이 일정 곡률을 가지는 제 1 부분과, 상기 제 1 부분 위에 형성되며, 상기 모서리 부분을 포함한 상기 제 1 부분의 상면을 덮는 제 2 부분을 포함한다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}
본 발명은 인쇄회로기판의 관한 것으로, 특히 상부가 곡률을 가지는 제 1 부분과, 상기 제 1 부분 위에 형성된 제 2 부분을 포함하는 회로 패턴과, 전해 도금에 의해 상기 회로 패턴 위에 형성된 표면 처리층을 포함하는 인쇄회로기판 및 이의 제조 방법에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
일반적으로, 상기와 같은 인쇄회로기판에 포함된 회로 패턴의 표면처리 방법으로, OSP(Organic Solderability Preservative), 전해 니켈/골드, 전해 니켈/골드-코발트 합금, 무전해 니켈/팔라듐/골드 등이 사용되고 있다.
이때, 상기 용되는 표면 처리 방법들은 그의 용도에 따라 달라지는데, 예를 들어, 상기 용도에는 솔더링용, 와이어 본딩용 및 커넥터용 등이 있다.
도 1은 종래 기술에 따른 인쇄회로기판의 제조 방법을 공정순으로 설명하는 단면도이고, 도 2는 종래 기술에 따른 인쇄회로기판의 상면을 보여주는 도면이다.
도 1의 (a)를 참조하면, 먼저 절연층(10)을 준비하고, 상기 준비된 절연층(10) 위에 시드층(20)을 형성한다.
그리고, 상기 형성된 시드층(20) 위에 상기 시드층(20)의 상면 중 적어도 일부 상면을 노출하는 개구부(도시하지 않음)를 포함하는 마스크(30)를 형성한다.
이후, 상기 시드층(20)을 토대로 전해 도금을 수행하여, 상기 시드층(20) 위에 상기 마스크(30)의 개구부를 매립하는 회로 패턴(40)을 형성한다.
다음으로, 도 1의 (b)를 참조하면, 상기 회로 패턴(40)이 형성되면, 상기 형성된 회로 패턴(40)의 상면을 평탄화하는 그라인딩(Grinding) 공정을 진행한다.
상기 그라인딩 공정이 진행되면, 상기 회로 패턴(40)의 상부의 적어도 일부는, 상기 마스크(30)의 내부로 번지게 되며, 이에 따라 상기 회로 패턴(40)의 상단부는 상기 마스크(30) 방향으로 돌출되는 돌출부(도시하지 않음)를 포함하게 된다.
다음으로, 도 1의 (c)를 참조하면, 표면 처리 공정을 진행하기 위한 전처리 공정을 진행한다.
이때, 상기 전처리 공정은 산성계 약품으로 상기 회로 패턴(40)의 표면을 식각하는 것으로 이루어진다. 여기에서, 상기 전처리 공정이 진행되면, 상기 회로 패턴(40)의 상면만이 식각되는 것이 아니라, 상기 회로 패턴(40)의 상면 및 측면의 경계면에서도 식각이 발생하게 된다.
따라서, 상기 전처리 공정이 진행되면, 상기 회로 패턴(40)의 모서리 부분(50)은 볼록 형상의 일정 곡률을 가지게 된다.
다시 말해서, 상기 전처리 공정이 진행되면, 상기 마스크(30)와 상기 회로 패턴(40) 사이에 갭(gap)이 생기게 된다.
그리고, 종래에서는 도 2에 도시된 바와 같이 상기 갭이 생긴 상태에서, 상기 회로 패턴(40) 위에 표면 처리 공정을 진행하여 표면 처리층(60)을 형성한다.
그러나, 상기 갭이 생긴 상태에서 상기 표면 처리층(60)이 형성되면, 상기 회로 패턴(40)의 모서리 부분(50)으로도 상기 표면 처리층(60)이 형성된다.
이에 따라, 도 2에 도시된 바와 같이, 종래 기술에 따른 표면 처리층(60)은 회로 패턴(40)의 측면 방향으로 돌출되는 돌출 부분(70)을 포함하게 되며, 이는 인쇄회로기판의 신뢰성에 큰 영향을 주게 된다.
본 발명에 따른 실시 예서는, 새로운 구조의 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 본 발명에 따른 실시 예에서는, 회로 패턴 형성 시에 사용한 도금 시드층을 이용하여 상기 회로 패턴의 표면 처리층을 전해 도금하여 형성한 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 본 발명에 따른 실시 예에서는 적어도 일부의 모서리 부분이 곡면을 가지는 제 1 부분과, 상기 제 1 부분 위에 형성되어 상기 곡면의 모서리 부분을 덮는 제 2 부분을 포함하는 회로 패턴을 포함한 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 본 발명에서는 상기 회로 패턴 위에 상기 회로 패턴의 폭보다 넓은 폭을 가지면서, 상기 회로 패턴의 측면으로부터 바깥쪽으로 돌출된 표면 처리층을 포함한 인쇄회로기판 및 이의 제조 방법을 제공한다.
또한, 본 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 인쇄회로기판은 절연층; 및 상기 절연층 위에 형성된 회로 패턴을 포함하며, 상기 회로 패턴은, 상기 절연층 위에 형성되며, 상부의 모서리 부분이 일정 곡률을 가지는 제 1 부분과, 상기 제 1 부분 위에 형성되며, 상기 모서리 부분을 포함한 상기 제 1 부분의 상면을 덮는 제 2 부분을 포함한다.
또한, 상기 회로 패턴의 제 1 부분의 모서리 부분은, 상기 제 1 부분의 상면 및 측면의 경계면이며, 상기 경계면은, 볼록한 곡면을 가진다.
또한, 상기 회로 패턴의 제 1 부분과 제 2 부분은, 동일한 금속 물질로 형성된다.
또한, 상기 제 1 부분의 상면으로부터 돌출된 제 2 부분의 높이는, 3㎛~10㎛ 사이의 범위를 만족한다.
또한, 상기 회로 패턴의 제 2 부분의 하단부는, 상기 회로 패턴의 제 1 부분의 상단부보다 낮은 곳에 위치한다.
또한, 상기 절연층과 상기 회로 패턴의 제 1 부분 사이에 형성된 도금 시드층을 더 포함한다.
또한, 상기 회로 패턴의 제 2 부분 위에 형성된 표면 처리층을 더 포함한다.
또한, 상기 표면 처리층은, 금(Au)을 포함하는 금속 물질로 형성된 금 표면 처리층을 포함하며, 상기 금 표면 처리층의 하면은, 상기 회로 패턴의 제 2 부분의 상면과 직접 접촉한다.
또한, 상기 표면 처리층의 하면은, 상기 회로 패턴의 상기 제 2 부분의 상면 폭보다 넓은 폭을 가진다.
또한, 상기 표면 처리층의 하면은, 상기 제 2 부분의 상면과 접촉하는 제 1 영역과, 상기 제 2 부분의 상면과 비접촉하는 적어도 하나의 제 2 영역을 포함한다.
또한, 상기 표면 처리층의 상기 적어도 하나의 제 2 영역은, 3㎛~7㎛ 범위 내의 폭을 가진다.
한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 상면에 도금 시드층이 형성된 절연층을 준비하는 단계; 및, 상기 준비된 절연층 위에 상기 도금 시드층을 시드층으로 전해 도금하여 회로 패턴을 형성하는 단계를 포함하며, 상기 회로 패턴을 형성하는 단계는, 상기 도금 시드층 위에 상기 회로 패턴의 제 1 부분을 형성하는 단계와, 상기 제 1 부분의 상부 모서리 부분이 일정 곡률을 가지도록, 상기 제 1 부분의 상면을 전처리 하는 단계와, 상기 일정 곡률을 가지는 상기 제 1 부분의 상면을 덮는 상기 회로 패턴의 제2 부분을 상기 제 1 부분 위에 형성하는 단계를 포함한다.
또한, 상기 전처리 하는 단계는, 0.4㎛~10㎛ 사이의 범위 내에서 상기 제 1 부분의 상부를 식각하는 단계를 포함한다.
또한, 상기 회로 패턴의 제 1 부분의 모서리 부분은, 상기 제 1 부분의 상면 및 측면의 경계면이며, 상기 경계면은, 볼록한 곡면을 가진다.
또한, 상기 제 1 부분의 상면으로부터 돌출된 상기 제 2 부분의 높이는, 3㎛~10㎛ 사이의 범위를 만족한다.
또한, 상기 회로 패턴의 제 2 부분의 하단부는, 상기 회로 패턴의 제 1 부분의 상단부보다 낮은 곳에 위치한다.
또한, 상기 도금 시드층 위에 상기 제 2 부분의 상면을 개방하는 개구부를 갖는 마스크를 형성하는 단계; 상기 도금 시드층을 시드층으로 전해 도금하여 상기 회로 패턴의 제 2 부분 위에 표면 처리층을 형성하는 단계; 상기 마스크를 제거하는 단계; 및 상기 절연층 위에 형성된 도금 시드층을 제거하는 단계를 더 포함한다.
또한, 상기 도금 시드층 제거 후의 상기 회로 패턴의 제 2 부분의 폭은, 상기 표면 처리층의 폭보다 좁다.
또한, 상기 표면 처리층은, 금(Au)을 포함하는 금속물질로 형성된 금 표면 처리층을 포함하며, 상기 금 표면 처리층의 하면은, 상기 회로 패턴의 제 2 부분의 상면과 직접 접촉한다.
또한, 상기 표면 처리층의 하면은, 상기 제 2 부분의 상면과 접촉하는 제 1 영역과, 상기 제 2 부분의 상면과 비접촉하는 적어도 하나의 제 2 영역을 포함하며, 상기 표면 처리층의 상기 적어도 하나의 제 2 영역은, 3㎛~7㎛ 범위 내의 폭을 가진다.
본 발명에 따른 실시 예에 의하면, 플래시 도금 공정을 진행하여, 전처리 공정에서 식각된 회로 패턴의 모서리 부분을 채우고, 상기 모서리 부분이 채워진 상태에서 표면 처리 공정을 진행함으로써, 상기 표면 처리층의 번짐 불량을 해결할 수 있으며, 이에 따른 인쇄회로기판의 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 회로 패턴 형상에 사용한 도금 시드층을 활용하여 표면 처리층을 형성함으로써, 디자인 제약 없이 전해 표면 처리와 무전해 표면 처리 방식을 선택적으로 가능하다.
또한, 본 발명에 따른 실시 예에 의하면, 회로 패턴 형성 시에 사용한 도금 시드층을 이용하여 금(Au)을 포함하는 표면 처리층을 형성함으로써, 기존의 금(Au) 표면 처리층의 시드층 역할을 수행한 니켈(Ni) 표면 처리층을 제거할 수 있으며, 이에 따라 제품의 두께를 낮출 수 있을 뿐 아니라, 상기 니켈 표면 처리층의 삭제로 인한 제품 단가를 낮출 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 상기와 같은 플래시 도금 공정을 진행하여 상기 표면 처리층 중 회로 패턴의 측면으로부터 바깥쪽으로 돌출된 부분을 최소화함으로써, 상기 표면 처리층의 구조적 안정성을 확보할 수 있다.
도 1은 종래 기술에 따른 인쇄회로기판의 제조 방법을 공정순으로 설명하는 단면도이다.
도 2는 종래 기술에 따른 인쇄회로기판의 상면을 보여주는 도면이다.
도 3은 본 발명의 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이고, 도 4는 도 3의 A 부분의 확대도이다.
도 5는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 설명하는 흐름도이다.
도 6 내지 도 15는 도 3에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명에서는 전처리 공정에 의해 식각된 회로 패턴의 모서리 부분을 플래시 공정을 토대로 채운 후에 표면 처리 공정을 진행할 수 있도록 한 새로운 인쇄회로기판 및 이의 제조 방법을 제공한다.
도 3은 본 발명의 실시 예에 따른 인쇄회로기판의 구조를 나타낸 단면도이고, 도 4는 도 3의 A 부분의 확대도이다.
도 3 및 도 4을 참조하면, 인쇄회로기판(100)은 절연층(110), 도금 시드층(120), 회로 패턴(150) 및 표면 처리층(160)을 포함한다.
상기 절연층(110)은 단일 회로 패턴이 형성되는 인쇄회로기판의 지지 기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(150)이 형성되어 있는 절연층 영역을 의미할 수도 있다.
상기 절연층(110)이 복수의 적층 구조 중 어느 한 절연층을 의미하는 경우, 상기 절연층(110)의 상면 또는 하면에 복수의 회로 패턴이 연속적으로 형성될 수 있다.
상기 절연층(110)은 절연 플레이트를 형성하며, 열 경화성 또는 열 가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연층(110) 위에는 회로 패턴(150)이 형성된다.
바람직하게, 상기 절연층(110)과 상기 회로 패턴(150) 사이에는, 상기 회로 패턴(150)의 형성 시에 사용한 도금 시드층(120)이 형성된다.
상기 도금 시드층(120)은 상면 및 하면의 폭이 동일할 수 있다.
그리고, 상기 도금 시드층(120) 위에는 회로 패턴(150)이 형성된다.
상기 회로 패턴(150)도 상기 도금 시드층(120)과 같이 상면 및 하면의 폭이 서로 동일한 형상을 가질 수 있다.
상기 도금 시드층(120)과 회로 패턴(150)은 구리(Cu)를 포함하면서 전도성을 가진 금속 물질로 형성된다.
상기 회로 패턴(150)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
이때, 상기 회로 패턴(150)은 상부의 모서리 부분이 일정 곡률을 가지는 제 1 부분(130)과, 상기 제 1 부분(130) 위에 형성되며 상기 제 1 부분(130)의 모서리 부분을 덮는 제 2 부분(140)을 포함한다.
즉, 회로 패턴(150)은 전처리 공정에 의해 모서리 부분이 제거되어 상면 및 측면의 경계 부분이 볼록한 곡면을 가지는 제 1 부분(130)을 포함한다.
그리고, 상기 제 1 부분(130) 위에는 제 2 부분(140)이 배치된다.
상기 제 2 부분(140)은 상기 제 1 부분(130)의 볼록한 곡면을 덮으며 형성된다. 다시 말해서, 상기 제 2 부분(140)은 상기 전처리 공정에서 제거된 제 1 부분(130)의 모서리 부분을 채운다.
상기 제 2 부분(140)의 상면은 편평할 수 있으며, 하면은 상기 제 1 부분(130)의 모서리 부분이 가지는 곡률에 대응하는 곡률을 가질 수 있다.
상기 제 2 부분(140)의 하단 중 적어도 일 부분은, 상기 제 1 부분(130)의 상단보다 낮게 위치한다.
즉, 상기 제 2 부분(140)이 상기 제 1 부분(130)의 모서리 부분을 덮으며 형성되며, 상기 모서리 부분은 상기 제 1 부분(130)의 상면 및 측면의 경계면이다. 다시 말해서, 상기 제 1 부분(130)의 모서리 부분은 상기 제 1 부분(130)의 일부 상면 및 일부 측면을 포함한다.
이에 따라, 상기 제 2 부분(140)은 실질적으로 상기 제 1 부분(130)의 상면 및 측면의 일부를 덮으며 형성된다.
따라서, 상기 제 2 부분(140)의 하단의 일부는, 상기 제 1 부분(130)의 측면 부분까지 연장되며, 이에 따라 상기 제 1 부분(130)의 상단보다 낮은 곳에 위치하게 된다.
상기 회로 패턴(150) 위에는 표면 처리층(160)이 형성된다.
상기 표면 처리층(160)은 금(Au)만을 포함하는 금속으로 형성되거나, 금(Au)을 포함하는 합금으로 형성될 수 있다.
상기 표면 처리층(160)이 금(Au)을 포함하는 합금으로 형성되는 경우, 상기 표면 처리층(160)은 코발트를 포함하는 금 합금으로 형성될 수 있다. 이때, 상기 표면 처리층(160)은 전해도금에 의해 형성된다.
바람직하게, 상기 표면 처리층(160)은 상기 회로 패턴(150)의 형성 시에 사용한 도금 시드층과 동일한 층인 상기 도금 시드층(120)으로 전해 도금하여 형성된다.
상기 표면 처리층(160)은 상기 회로 패턴(150) 위에 형성되며, 이에 따라 상기 표면 처리층(160)의 하면은 상기 회로 패턴(150)의 상면과 직접 접촉한다. 보다 명확하게는, 상기 표면 처리층(160)의 하면은 상기 회로 패턴(150)의 제 2 부분(140)의 상면과 직접 접촉한다.
이때, 상기 표면 처리층(160)은 상기 회로 패턴(150)의 상면의 폭보다 넓은 폭을 가진 하면을 포함한다.
이에 따라, 상기 표면 처리층(160)의 하면은 상기 회로 패턴(150)의 상면과 직접 접촉하는 제 1 하면과, 상기 회로 패턴(150)의 상면과 접촉하지 않는 제 2 하면을 포함한다.
이때, 상기 표면 처리층(160)의 제 1 하면은, 상기 표면 처리층(160)의 하면의 중앙 영역일 수 있으며, 상기 표면 처리층(160)의 제 2 하면은 상기 표면 처리층(160)의 좌측 영역 및 우측 영역일 수 있다.
그리고, 상기 표면 처리층(160)은 상면 및 하면의 폭이 서로 동일한 형상을 가질 수 있다.
한편, 상기 표면 처리층(160)의 상면 및 하면은 상기 회로 패턴(150)의 하면의 폭보다는 넓은 폭을 가질 수 있다.
이에 따라, 도 3 및 도 4에 도시된 바와 같이, 상기 표면 처리층(160)은 상기 회로 패턴(150)의 상부에서, 상기 회로 패턴(150)의 측면의 바깥부분으로 돌출된 돌출 부분을 포함한다. 상기 돌출 부분은 상기 표면 처리층(160)의 제 2 하면에 대응하는 부분이다.
상기와 같이 본 발명은 회로 패턴(150)의 형성 시에 사용한 도금 시드층(120)을 이용하여 금(Au)을 포함하는 표면 처리층(160)을 형성함으로써, 기존의 금(Au) 표면 처리층의 시드층 역할을 수행한 니켈(Ni) 표면 처리층을 제거할 수 있다.
도면 상에는, 상기 회로 패턴(150)이 상기 절연층(110) 위에 단일 개로 형성되는 것으로 도시하였지만, 상기 회로 패턴(150)은 상기 절연층(110)의 상면 및 하면 중 적어도 어느 하나의 표면에 일정 간격을 두고 복수 개 형성될 수 있다.
도 4을 참조하여 상기 회로 패턴(150)에 대해 보다 구체적으로 설명하면, 상기 회로 패턴(150)은 상기 도금 시드층(120) 위에 형성되어 하면이 상기 도금 시드층(120)의 상면과 접촉하는 제 1 부분(130)과, 상기 제 1 부분(130) 위에 형성되어 적어도 일부의 상면이 상기 표면 처리층(160)의 하면과 접촉하는 제 2 부분(140)을 포함한다.
여기에서, 상기 회로 패턴(150)이 제 1 부분(130)과 제 2 부분(140)으로 구성되어 복수의 층으로 구성되는 것으로 설명하였지만, 상기 제 1 부분(130)과 제 2 부분(140)는 동일한 물질에 의해 형성됨에 따라 실질적으로 상기 제 1 부분(130)과 제 2 부분(140)은 하나의 층으로 구성된다.
상기 회로 패턴(150)의 제 1 부분(130)은 하면이 상기 도금 시드층(120)의 상면과 직접 접촉하며 형성된다.
이때, 상기 회로 패턴(150)의 제 1 부분(130)은 상부의 모서리 부분이 길이 방향으로 일정 곡률을 가지며 형성된다. 바람직하게, 상기 제 1 부분(130)의 모서리 부분은 길이 방향으로 볼록한 곡률을 가지며 형성된다.
상기 모서리 부분은 상기 제 1 부분(130)의 상면 및 측면의 경계 부분이며, 이에 따라 상기 상면의 일부와 상기 측면의 일부를 포함한다.
그리고, 회로 패턴(150)의 제 2 부분(140)은 상기 제 1 부분(130) 위에 형성되어, 상기 제 1 부분(130)의 모서리 부분을 덮는다.
즉, 상기 회로 패턴(150)의 제 2 부분(140)의 하면은 상기 제 1 부분(130)의 모서리 부분이 가지는 곡률에 대응하는 일정 곡률을 가지며 형성된다.
한편, 회로 패턴(150)은 제 1 부분(130)과 제 2 부분(140)을 포함하는데, 상기 제 2 부분(140)은 상기 제 1 부분(130)의 상면 위에 일정 높이(b)를 가지며 형성된다.
여기에서, 상기 일정 높이(b)는 상기 회로 패턴(150)의 제 2 부분(140) 중 상기 제 1 부분(130)의 모서리 부분을 채운 부분을 제외한 높이를 의미한다. 다시 말해서, 상기 일정 높이(b)는 상기 모서리 부분을 제외한 상기 제 1 부분(130)의 순수한 상면 위로 돌출된 제 2 부분(140)의 높이를 의미한다.
이때, 상기 제 2 부분(140)의 높이(b)는 1㎛~13㎛ 사이의 범위를 가질 수 있다. 바람직하게, 상기 제 2 부분(140)의 높이(b)는 3㎛~10㎛ 사이의 범위를 가질 수 있다. 더욱 바람직하게, 상기 제 2 부분(140)의 높이(b)는 3㎛~6㎛ 사이의 범위를 가질 수 있다.
즉, 상기 제 2 부분(140)의 높이 1㎛를 초과하는 경우에 본 발명에 따른 표면 처리층의 번짐 현상을 방지할 수 있었다. 그리고, 상기 제 2 부분(140)의 높이가 3㎛~6㎛ 사이의 범위를 가지는 경우, 상기 표면 처리층(160)의 돌출 부분을 최소화하면서, 상기 표면 처리층(160)의 번짐 현상을 완벽하게 방지할 수 있다.
한편, 상기 표면 처리층(160)의 하면은 상기 회로 패턴(150)의 상면과 접촉하는 접촉 영역과, 상기 접촉영역으로부터 상기 회로 패턴(150)의 상면의 바깥쪽으로 돌출되어 상기 회로 패턴(150)의 상면과 접촉하지 않는 비접촉 영역을 포함한다.
여기에서, 상기 표면 처리층(160) 중 상기 비접촉 영역의 폭은 3㎛~7㎛ 사이의 범위를 가질 수 있다. 바람직하게, 상기 표면 처리층(160)의 상기 비접촉 영역의 폭은 3㎛~4㎛ 사이의 범위를 가질 수 있다.
즉, 상기 회로 패턴(150)의 제 2 부분(140)을 형성하지 않은 상태에서, 상기 표면 처리층(160)을 형성하는 경우, 상기 표면 처리층(160)의 비접촉 영역의 폭은 본 발명에서보다 증가하여 보통 8㎛~9㎛ 범위를 가지게 된다.
그러나, 본 발명에서는 상기 회로 패턴(150)의 제 2 부분(140)을 형성한 후에 상기 표면 처리층(160)을 형성함으로써, 상기 표면 처리층(160)의 비접촉 영역의 폭을 최소화하여, 7㎛ 이하의 폭을 가지도록 한다.
본 발명에 따른 실시 예에 의하면, 플래시 도금 공정을 진행하여, 전처리 공정에서 식각된 회로 패턴의 모서리 부분을 채우고, 상기 모서리 부분이 채워진 상태에서 표면 처리 공정을 진행함으로써, 상기 표면 처리층의 번짐 불량을 해결할 수 있으며, 이에 따른 인쇄회로기판의 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 회로 패턴 형상에 사용한 도금 시드층을 활용하여 표면 처리층을 형성함으로써, 디자인 제약 없이 전해 표면 처리와 무전해 표면 처리 방식을 선택적으로 가능하다.
또한, 본 발명에 따른 실시 예에 의하면, 회로 패턴 형성 시에 사용한 도금 시드층을 이용하여 금(Au)을 포함하는 표면 처리층을 형성함으로써, 기존의 금(Au) 표면 처리층의 시드층 역할을 수행한 니켈(Ni) 표면 처리층을 제거할 수 있으며, 이에 따라 제품의 두께를 낮출 수 있을 뿐 아니라, 상기 니켈 표면 처리층의 삭제로 인한 제품 단가를 낮출 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 상기와 같은 플래시 도금 공정을 진행하여 상기 표면 처리층 중 회로 패턴의 측면으로부터 바깥쪽으로 돌출된 부분을 최소화함으로써, 상기 표면 처리층의 구조적 안정성을 확보할 수 있다.
이하에서는, 도 5 내지 도 15를 참조하여, 도 3에 도시된 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법에 대해 상세하게 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 설명하는 흐름도이고, 도 6 내지 도 15는 도 3에 도시된 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 단면도이다.
도 5를 참조하면, 본 발명에 따른 인쇄회로기판은 아래와 같은 제조 공정에 의해 제조될 수 있다.
먼저, 본 발명에 따른 인쇄회로기판은 패턴 형성 단계를 통해 패턴을 형성하는 공정으로 시작된다(110단계).
상기 패턴이 형성되면, 연마 단계를 거쳐 상기 패턴의 표면을 연마하는 공정을 진행하게 된다(120단계).
이후, 상기 연마 단계가 진행되면, 전처리 단계를 거쳐 상기 패턴의 표면의 일부를 식각한다(130단계).
그리고, 상기 전처리 단계가 종료되면, 플래시 도금 및 표면 처리 도금을 진행하기 위하여, 드라이 필름을 적층하는 단계를 진행한다(140단계). 여기에서, 바람직하게 상기 드라이 필름은 상기 표면 처리 도금을 위해 적층된다. 다시 말해서, 상기 플래시 도금은 상기 드라이 필름이 적층된 이후에 진행될 수 있으며, 이와 다르게 상기 드라이 필름이 적층되기 전에 먼저 진행될 수 있다.
이후, 상기 드라이 필름이 적층되면, 상기 형성된 패턴의 표면을 플라즈마 처리한다(150단계).
이때, 상기 플라즈마 처리 단계는 선택적으로 진행되며, 필수적으로 포함되어야 하는 공정은 아니다. 다만, 상기 플라즈마 처리 단계가 진행되면, 상기 표면 처리층(160)의 비접촉 영역의 폭이나 형태가 다르게 나타나며, 상기 플라즈마 처리를 진행한 경우에 보다 나은 폭이나 형태가 나타났다. 따라서, 상기 보다 나은 결과물을 얻기 위하여, 상기 플라즈마 처리 단계를 진행하는 것이 바람직할 것이다.
상기 플라즈마 처리 단계가 진행되면, 플래시 도금 단계를 진행하여, 상기 전처리 단계에서 식각된 패턴의 모서리 부분이 채워지도록 한다(160단계).
이후, 상기 플래시 도금 단계가 종료되면, 상기 플래시 도금이 진행됨에 따라 형성된 층 위에 표면 처리층을 형성한다(170단계).
상기 표면 처리층이 형성되면, 상기 표면 처리층 및 상기 패턴을 형성하기 위해 사용한 시드층을 제거하는 단계를 진행한다(180단계).
이하에서는, 도 6 내지 도 15를 참조하여, 상기 각각의 단계에 대해 보다 구체적으로 설명하기로 한다.
먼저, 도 6을 참조하면, 절연층(110)을 준비하고, 상기 준비한 절연층(110) 위에 도금 시드층(120)을 형성한다.
상기 도금 시드층(120)은 상기 절연층(110) 위에 구리를 포함하는 금속을 무전해 도금하여 형성할 수 있다.
상기 절연층(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
즉, 상기 절연층(110)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 판으로, 절연기판 표면에 도체 패턴을 형성할 수 있는 절연 재료로 만들어진, 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
상기 절연층(110)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 절연층(110)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 절연층(110)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 상기 절연층(110)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 절연층(110)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 절연층(110)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 절연층(110)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 절연층(110)의 끝단이 곡면을 가지면서 휘어지거나 Random한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 절연층(110)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다.
또한, 상기 절연층(110)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이 때, 절연층(110)은, 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 전기부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
상기 도금 시드층(120)은 상기 절연층(110)의 표면에 무전해 도금하여 형성하는 것과는 달리 일반적인 CCL(Copper Clad Laminate)을 사용할 수 있다.
이때, 상기 도금 시드층(120)을 무전해 도금하여 형성하는 경우, 상기 절연층(110)의 상면에 조도를 부여하여 도금이 원활히 진행되도록 할 수 있다.
무전해 도금 방식은 탈지과정, 소프트 부식과정, 예비 촉매 처리 과정, 촉매 처리 과정, 활성화 과정, 무전해 도금 과정 및 산화 방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 도금 씨드층(120)은 도금이 아닌 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있을 것이다.
이때, 상기 도금 씨드층(120)을 도금하기 이전에 상기 절연층(110)의 표면의 스미어를 제거하는 디스미어 공정을 추가로 수행할 수 있다. 상기 디스미어 공정은 상기 절연층(110)의 표면에 조도를 부여하여, 상기 도금 씨드층(120) 형성에 대한 도금력을 높이기 위해 수행된다.
다음으로, 도 7을 참조하면, 상기 도금 시드층(120) 위에 제 1 마스크(125)를 형성한다. 이때, 상기 제 1 마스크(125)는 드라이 필름(Dry Film)을 사용할 수 있다.
이때, 상기 제 1 마스크(125)는 상기 도금 시드층(120)의 상면 중 적어도 일부를 노출하는 개구부(도시하지 않음)를 포함할 수 있다.
여기에서, 상기 도금 시드층(120)의 상면 중 상기 제 1 마스크(125)의 개구부에 의해 노출되는 상면은 추후 회로 패턴(150)이 형성될 영역에 대응된다.
다시 말해서, 상기 도금 시드층(120)의 상면 중 회로 패턴(150)이 형성될 부분을 노출하는 개구부를 갖는 제 1 마스크(125)를 상기 도금 시드층(120) 위에 형성한다.
이때, 상기 제 1 마스크(125)는 상기 도금 시드층(120)의 전체 상면을 덮도록 형성될 수 있으며, 이에 따라 상기 형성된 제 1 마스크(125) 중 상기 회로 패턴(150)이 형성될 부분의 일부를 제거하여 상기 개구부를 형성할 수도 있다.
다음으로, 상기 도금 시드층(120) 위에 상기 제 1 마스크(125)의 개구부를 매립하는 회로 패턴(150)을 형성한다. 바람직하게, 상기 도금 시드층(120) 위에 상기 제 1 마스크(125)의 개구부 중 적어도 일부를 매립하는 회로 패턴(150)의 제 1 부분(130)을 형성한다.
상기 회로 패턴(150)의 제 1 부분(130)은 상기 도금 시드층(120)을 시드층으로 하여, 전도성의 물질, 바람직하게는 구리를 포함하는 합금을 전해도금하여 상기 제 1 마스크(125)의 개구부의 적어도 일부를 매립하여 형성될 수 있다.
다음으로, 도 8을 참조하면, 상기 회로 패턴(150)의 제 1 부분(130)이 형성되면, 상기 형성된 회로 패턴(150)의 제 1 부분(130)의 상면을 평탄화하는 그라인딩(Grinding) 공정을 진행한다.
상기 그라인딩 공정이 진행되면, 상기 회로 패턴(150)의 제 1 부분(130)의 상부의 적어도 일부는, 상기 제 1 마스크(125)의 내부로 번지게 되며, 이에 따라 상기 제 1 부분(130)의 상단부는 상기 제 1 마스크(125) 방향으로 돌출되는 돌출부(도시하지 않음)를 포함하게 된다.
다음으로, 도 9를 참조하면, 표면 처리 공정을 진행하기 위한 전처리 공정을 진행한다.
이때, 상기 전처리 공정은 산성계 약품으로 상기 회로 패턴(150)의 제 1 부분(130)의 표면을 식각하는 것으로 이루어진다. 여기에서, 상기 전처리 공정이 진행되면, 상기 제 1 부분(130)의 상면만이 식각되는 것이 아니라, 상기 제 1 부분(130)의 상면 및 측면의 경계면에서도 식각이 발생하게 된다.
따라서, 상기 전처리 공정이 진행되면, 상기 제 1 부분(130)의 모서리 부분(135)은 볼록 형상의 일정 곡률을 가지게 된다.
여기에서, 상기 전처리 공정은 상기 제 1 부분(130)의 표면을 식각하는 것이며, 이때, 상기 식각은 0.4㎛~10㎛ 내의 범위로 진행되는 것이 바람직하다.
다시 말해서, 상기 전처리 공정이 진행되면, 상기 제 1 마스크(125)와 상기 회로 패턴의 제 1 부분(130) 사이에 갭(gap)이 생기게 된다.
다음으로, 도 10을 참조하면, 플래시 도금 공정을 진행하여, 상기 제 1 부분(130) 위에 상기 회로 패턴(150)의 제 2 부분(140)을 형성한다.
이때, 상기 회로 패턴(150)은 상부의 모서리 부분이 일정 곡률을 가지는 제 1 부분(130)과, 상기 제 1 부분(130) 위에 형성되며 상기 제 1 부분(130)의 모서리 부분을 덮는 제 2 부분(140)을 포함한다.
즉, 회로 패턴(150)은 전처리 공정에 의해 모서리 부분이 제거되어 상면 및 측면의 경계 부분이 볼록한 곡면을 가지는 제 1 부분(130)을 포함한다.
그리고, 상기 제 1 부분(130) 위에는 제 2 부분(140)이 배치된다.
상기 제 2 부분(140)은 상기 제 1 부분(130)의 볼록한 곡면을 덮으며 형성된다. 다시 말해서, 상기 제 2 부분(140)은 상기 전처리 공정에서 제거된 제 1 부분(130)의 모서리 부분을 채운다.
상기 제 2 부분(140)의 상면은 편평할 수 있으며, 하면은 상기 제 1 부분(130)의 모서리 부분이 가지는 곡률에 대응하는 곡률을 가질 수 있다.
상기 제 2 부분(140)의 하단 중 적어도 일 부분은, 상기 제 1 부분(130)의 상단보다 낮게 위치한다.
즉, 상기 제 2 부분(140)이 상기 제 1 부분(130)의 모서리 부분을 덮으며 형성되며, 상기 모서리 부분은 상기 제 1 부분(130)의 상면 및 측면의 경계면이다. 다시 말해서, 상기 제 1 부분(130)의 모서리 부분은 상기 제 1 부분(130)의 일부 상면 및 일부 측면을 포함한다.
이에 따라, 상기 제 2 부분(140)은 실질적으로 상기 제 1 부분(130)의 상면 및 측면의 일부를 덮으며 형성된다.
따라서, 상기 제 2 부분(140)의 하단의 일부는, 상기 제 1 부분(130)의 측면 부분까지 연장되며, 이에 따라 상기 제 1 부분(130)의 상단보다 낮은 곳에 위치하게 된다.
여기에서, 상기 회로 패턴(150)이 제 1 부분(130)과 제 2 부분(140)으로 구성되어 복수의 층으로 구성되는 것으로 설명하였지만, 상기 제 1 부분(130)과 제 2 부분(140)는 동일한 물질에 의해 형성됨에 따라 실질적으로 상기 제 1 부분(130)과 제 2 부분(140)은 하나의 층으로 구성된다.
상기 회로 패턴(150)의 제 1 부분(130)은 하면이 상기 도금 시드층(120)의 상면과 직접 접촉하며 형성된다.
이때, 상기 회로 패턴(150)의 제 1 부분(130)은 상부의 모서리 부분이 길이 방향으로 일정 곡률을 가지며 형성된다. 바람직하게, 상기 제 1 부분(130)의 모서리 부분은 길이 방향으로 볼록한 곡률을 가지며 형성된다.
상기 모서리 부분은 상기 제 1 부분(130)의 상면 및 측면의 경계 부분이며, 이에 따라 상기 상면의 일부와 상기 측면의 일부를 포함한다.
그리고, 회로 패턴(150)의 제 2 부분(140)은 상기 제 1 부분(130) 위에 형성되어, 상기 제 1 부분(130)의 모서리 부분을 덮는다.
즉, 상기 회로 패턴(150)의 제 2 부분(140)의 하면은 상기 제 1 부분(130)의 모서리 부분이 가지는 곡률에 대응하는 일정 곡률을 가지며 형성된다.
한편, 회로 패턴(150)은 제 1 부분(130)과 제 2 부분(140)을 포함하는데, 상기 제 2 부분(140)은 상기 제 1 부분(130)의 상면 위에 일정 높이(b)를 가지며 형성된다.
여기에서, 상기 일정 높이(b)는 상기 회로 패턴(150)의 제 2 부분(140) 중 상기 제 1 부분(130)의 모서리 부분을 채운 부분을 제외한 높이를 의미한다. 다시 말해서, 상기 일정 높이(b)는 상기 모서리 부분을 제외한 상기 제 1 부분(130)의 순수한 상면 위로 돌출된 제 2 부분(140)의 높이를 의미한다.
이때, 상기 제 2 부분(140)의 높이(b)는 1㎛~13㎛ 사이의 범위를 가질 수 있다. 바람직하게, 상기 제 2 부분(140)의 높이(b)는 3㎛~10㎛ 사이의 범위를 가질 수 있다. 더욱 바람직하게, 상기 제 2 부분(140)의 높이(b)는 3㎛~6㎛ 사이의 범위를 가질 수 있다.
즉, 상기 제 2 부분(140)의 높이 1㎛를 초과하는 경우에 본 발명에 따른 표면 처리층의 번짐 현상을 방지할 수 있었다. 그리고, 상기 제 2 부분(140)의 높이가 3㎛~6㎛ 사이의 범위를 가지는 경우, 상기 표면 처리층(160)의 돌출 부분을 최소화하면서, 상기 표면 처리층(160)의 번짐 현상을 완벽하게 방지할 수 있다.
다음으로, 도 11을 참조하면, 상기 제 1 마스크(125) 위에 상기 회로 패턴(150)의 상면, 명확하게는 상기 제 2 부분(140)의 상면을 노출하는 개구부를 갖는 제 2 마스크(155)를 형성한다.
상기 제 2 마스크(155)는 상기 제 1 마스크(125)와 같이 드라이 필름을 포함할 수 있다.
다음으로, 도 12를 참조하면, 상기 도금 시드층(120) 및 회로 패턴(150)을 시드층으로 하여, 상기 회로 패턴(150) 위에 표면 처리층(160)을 형성한다.
상기 표면 처리층(160)은 상기 제 2 마스크(155)의 개구부의 폭과 동일한 폭을 가지며 형성된다.
상기 표면 처리층(160)은 금(Au)만을 포함하는 금속으로 형성되거나, 금(Au)을 포함하는 합금으로 형성될 수 있다.
상기 표면 처리층(160)이 금(Au)을 포함하는 합금으로 형성되는 경우, 상기 표면 처리층(160)은 코발트를 포함하는 금 합금으로 형성될 수 있다. 이때, 상기 표면 처리층(160)은 전해도금에 의해 형성된다.
바람직하게, 상기 표면 처리층(160)은 상기 회로 패턴(150)의 형성 시에 사용한 도금 시드층과 동일한 층인 상기 도금 시드층(120)으로 전해 도금하여 형성된다. 즉, 상기 표면 처리층(160)은 상기 도금 시드층(120)과 상기 회로 패턴(150)가 연결되어 있음에 따른 도통 상태에 의해 전해 도금이 이루어진다.
상기 표면 처리층(160)은 상기 회로 패턴(150) 위에 형성되며, 이에 따라 상기 표면 처리층(160)의 하면은 상기 회로 패턴(150)의 상면과 직접 접촉한다.
다음으로, 도 13을 참조하면, 상기 표면 처리층(160)이 형성되면, 상기 표면 처리층(160)의 형성을 위해 사용한 제 2 마스크(155)를 제거한다.
다음으로, 도 14를 참조하면, 상기 제 2 마스크(155)가 제거되면, 상기 회로 패턴(150)의 형성 시에 사용한 제 1 마스크(125)를 제거한다.
상기 제 1 마스크(125)가 제거되면, 도 15에 도시된 바와 같이, 상기 절연층(110) 위에 형성된 도금 시드층(120)을 제거하는 공정을 진행한다. 이때, 상기 도금 시드층(120)을 제거하는 공정이 진행되면, 상기 도금 시드층(120) 중 상기 회로 패턴(150) 아래에 형성된 부분은 상기 회로 패턴(150)에 의해 제거되지 않고, 상기 회로 패턴(150)이 형성되지 않은 부분만이 선택적으로 제거된다.
이때, 상기 회로 패턴(150)의 가장 자리 부분은, 상기 도금 시드층(120)의 제거 공정에서 함께 제거가 이루어진다.
즉, 상기 회로 패턴(150)의 측부의 적어도 일부는, 상기 도금 시드층(120)의 제거 시에 상기 도금 시드층(120)과 함께 제거된다.
이에 따라, 상기 회로 패턴(150)의 폭은 상기 표면 처리층(160)의 폭보다 좁은 폭을 가질 수 있으며, 상기 표면 처리층(160)은 상기 회로 패턴(150)의 측면에서 바깥쪽 방향으로 돌출되게 된다.
상기 표면 처리층(160)은 상기 회로 패턴(150) 위에 형성되며, 이에 따라 상기 표면 처리층(160)의 하면은 상기 회로 패턴(150)의 상면과 직접 접촉한다. 보다 명확하게는, 상기 표면 처리층(160)의 하면은 상기 회로 패턴(150)의 제 2 부분(140)의 상면과 직접 접촉한다.
이때, 상기 표면 처리층(160)은 상기 회로 패턴(150)의 상면의 폭보다 넓은 폭을 가진 하면을 포함한다.
이에 따라, 상기 표면 처리층(160)의 하면은 상기 회로 패턴(150)의 상면과 직접 접촉하는 제 1 하면과, 상기 회로 패턴(150)의 상면과 접촉하지 않는 제 2 하면을 포함한다.
이때, 상기 표면 처리층(160)의 제 1 하면은, 상기 표면 처리층(160)의 하면의 중앙 영역일 수 있으며, 상기 표면 처리층(160)의 제 2 하면은 상기 표면 처리층(160)의 좌측 영역 및 우측 영역일 수 있다.
그리고, 상기 표면 처리층(160)은 상면 및 하면의 폭이 서로 동일한 형상을 가질 수 있다.
한편, 상기 표면 처리층(160)의 상면 및 하면은 상기 회로 패턴(150)의 하면의 폭보다는 넓은 폭을 가질 수 있다.
한편, 상기 표면 처리층(160)의 하면은 상기 회로 패턴(150)의 상면과 접촉하는 접촉 영역과, 상기 접촉영역으로부터 상기 회로 패턴(150)의 상면의 바깥쪽으로 돌출되어 상기 회로 패턴(150)의 상면과 접촉하지 않는 비접촉 영역을 포함한다.
여기에서, 상기 표면 처리층(160) 중 상기 비접촉 영역의 폭은 3㎛~7㎛ 사이의 범위를 가질 수 있다. 바람직하게, 상기 표면 처리층(160)의 상기 비접촉 영역의 폭은 3㎛~4㎛ 사이의 범위를 가질 수 있다.
즉, 상기 회로 패턴(150)의 제 2 부분(140)을 형성하지 않은 상태에서, 상기 표면 처리층(160)을 형성하는 경우, 상기 표면 처리층(160)의 비접촉 영역의 폭은 본 발명에서보다 증가하여 보통 8㎛~9㎛ 범위를 가지게 된다.
그러나, 본 발명에서는 상기 회로 패턴(150)의 제 2 부분(140)을 형성한 후에 상기 표면 처리층(160)을 형성함으로써, 상기 표면 처리층(160)의 비접촉 영역의 폭을 최소화하여, 7㎛ 이하의 폭을 가지도록 한다.
상기와 같이, 본 발명에 따른 실시 예에 의하면, 플래시 도금 공정을 진행하여, 전처리 공정에서 식각된 회로 패턴의 모서리 부분을 채우고, 상기 모서리 부분이 채워진 상태에서 표면 처리 공정을 진행함으로써, 상기 표면 처리층의 번짐 불량을 해결할 수 있으며, 이에 따른 인쇄회로기판의 신뢰성을 향상시킬 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 회로 패턴 형상에 사용한 도금 시드층을 활용하여 표면 처리층을 형성함으로써, 디자인 제약 없이 전해 표면 처리와 무전해 표면 처리 방식을 선택적으로 가능하다.
또한, 본 발명에 따른 실시 예에 의하면, 회로 패턴 형성 시에 사용한 도금 시드층을 이용하여 금(Au)을 포함하는 표면 처리층을 형성함으로써, 기존의 금(Au) 표면 처리층의 시드층 역할을 수행한 니켈(Ni) 표면 처리층을 제거할 수 있으며, 이에 따라 제품의 두께를 낮출 수 있을 뿐 아니라, 상기 니켈 표면 처리층의 삭제로 인한 제품 단가를 낮출 수 있다.
또한, 본 발명에 따른 실시 예에 의하면, 상기와 같은 플래시 도금 공정을 진행하여 상기 표면 처리층 중 회로 패턴의 측면으로부터 바깥쪽으로 돌출된 부분을 최소화함으로써, 상기 표면 처리층의 구조적 안정성을 확보할 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 절연층
120: 도금 시드층
125: 제 1 마스크
130: 회로 패턴의 제 1 부분
140: 회로 패턴의 제 2 부분
150: 회로 패턴
155: 제 2 마스크
160: 표면 처리층

Claims (20)

  1. 상면 및 상기 상면과 반대되는 하면을 포함하는 절연층;
    상기 절연층의 상면에 배치된 회로층; 및
    상기 회로층 상에 배치된 상부 금속층;을 포함하고,
    상기 회로층은 상기 절연층의 하면을 기준으로 상기 절연층의 상면보다 높게 위치하는 전극 부분을 포함하고,
    상기 상부 금속층은 상기 회로층의 상기 전극 부분 상에 위치하고,
    상기 상부 금속층은 제1 부분 및 상기 제1 부분으로부터 외측으로 연장된 제2 부분을 포함하고,
    상기 상부 금속층의 제1 부분은 상기 회로층의 상기 전극 부분과 수직으로 중첩되고, 상기 회로층의 상기 전극 부분과 접촉하며,
    상기 상부 금속층의 제2 부분은 상기 회로층의 상기 전극 부분과 접촉하지 않고, 상기 회로층의 상기 전극 부분과 수직으로 중첩되지 않는
    회로 기판.
  2. 제1항에 있어서,
    상기 회로층의 상기 전극 부분은 제1층 및 상기 제1층 상에 배치된 제2층을 포함하고,
    상기 회로층의 제1 층의 두께는 상기 회로층의 제2 층의 두께보다 두꺼운,
    회로 기판.
  3. 제2항에 있어서,
    상기 회로층의 제2 층의 두께는 1 ㎛ 내지 13 ㎛의 범위를 가지는,
    회로 기판.
  4. 제1항에 있어서,
    상기 상부 금속층의 폭은 상기 회로층의 상기 전극 부분의 폭보다 큰,
    회로 기판.
  5. 제4항에 있어서,
    상기 상부 금속층은 상기 절연층의 상면 위에 위치하는,
    회로 기판.
  6. 제2항에 있어서,
    상기 회로층의 제1층의 상면은 상기 절연층을 기준으로 볼록한 부분을 포함하고,
    상기 회로층의 제2층의 하면은 상기 절연층을 기준으로 오목한 부분을 포함하는,
    회로 기판.
  7. 제6항에 있어서,
    상기 회로층의 제2층의 외곽 부분은 상기 회로층의 제1층의 중심 부분보다 상기 절연층에 가까운,
    회로 기판.
  8. 제2항에 있어서,
    상기 회로층의 제1 층 및 상기 회로층의 제2 층은 구리 재료를 포함하고,
    상기 상부 금속층은 금 재료를 포함하는,
    회로 기판.
  9. 제8항에 있어서,
    상기 회로층의 제1층과 상기 절연층 사이에 배치된 도금 시드층을 포함하는,
    회로 기판.
  10. 제1항에 있어서,
    상기 상부 금속층의 제1 부분의 하면은 상기 회로층의 상기 전극 부분의 상면과 직접 접촉하고,
    상기 상부 금속층의 제2 부분의 하면은 상기 회로층의 상기 전극 부분의 측면과 이격된,
    회로 기판.
  11. 제10항에 있어서,
    솔더 볼 또는 와이어 본딩을 통해 상기 상부 금속층에 연결된 반도체 소자를 포함하는,
    회로 기판.
  12. 제10항에 있어서,
    상기 상부 금속층은 상기 회로층에 포함되지 않은 재료를 포함하는,
    회로 기판.
  13. 제6항에 있어서,
    상기 회로층의 제1 층의 볼록 부분은 상기 회로층의 제1층의 중앙 부분에 위치하는,
    회로 기판.
  14. 제13항에 있어서,
    상기 회로층의 제2 층의 오목 부분은
    상기 회로층의 제1 층의 볼록 부분과 수직으로 중첩된,
    회로 기판.
  15. 상면 및 상기 상면과 반대되는 하면을 포함하는 절연층;
    상기 절연층의 하면을 기준으로 상기 절연층의 상면보다 높게 위치하는 회로층; 및
    상기 회로층 상에 배치된 상부 금속층;을 포함하고,
    상기 상부 금속층은 상기 회로층과 수직으로 중첩된 제1 부분, 및 상기 회로층과 수직으로 중첩되지 않는 제2 부분을 포함하고,
    상기 상부 금속층의 제1 부분의 하면은 상기 회로층과 접촉하고,
    상기 상부 금속층의 제2 부분의 하면은 상기 회로층과 접촉하지 않는,
    회로 기판.
  16. 제15항에 있어서,
    상기 절연층의 하면과 상기 회로층의 상면 사이의 제1 수직 길이는,
    상기 절연층의 상면과 상기 절연층의 하면 사이의 제2 수직 길이보다 긴,
    회로 기판.
  17. 제16항에 있어서,
    상기 회로층은 상기 회로층의 상면과 상기 절연층의 상면 사이에 배치된 측면을 포함하고,
    상기 상부 금속층의 제2 부분은 상기 회로층의 상기 측면과 이격된,
    회로 기판.
  18. 제17항에 있어서,
    상기 회로층은, 제1층 및 상기 제1층 상에 배치된 제2층을 포함하고,
    상기 회로층의 제1층의 상면은 상기 절연층을 기준으로 볼록한 부분을 가지고,
    상기 회로층의 제2층의 하면은 상기 절연층을 기준으로 오목한 부분을 가지는,
    회로 기판.
  19. 제17항에 있어서,
    상기 상부 금속층의 제1 부분은 상기 회로층의 제2층과 직접 접촉하고,
    상기 회로층의 제2층은 상기 회로층의 제1층과 직접 접촉하는,
    회로 기판.
  20. 제15항에 있어서,
    상기 상부 금속층의 폭은 상기 회로층의 폭보다 큰,
    회로 기판.
KR1020210131988A 2015-08-19 2021-10-05 인쇄회로기판 및 그의 제조 방법 KR102457304B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210131988A KR102457304B1 (ko) 2015-08-19 2021-10-05 인쇄회로기판 및 그의 제조 방법
KR1020220133129A KR102686488B1 (ko) 2015-08-19 2022-10-17 회로 기판 및 이를 포함하는 반도체 패키지

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150116680A KR102326505B1 (ko) 2015-08-19 2015-08-19 인쇄회로기판 및 그의 제조 방법
KR1020210131988A KR102457304B1 (ko) 2015-08-19 2021-10-05 인쇄회로기판 및 그의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020150116680A Division KR102326505B1 (ko) 2015-08-19 2015-08-19 인쇄회로기판 및 그의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220133129A Division KR102686488B1 (ko) 2015-08-19 2022-10-17 회로 기판 및 이를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20210123282A KR20210123282A (ko) 2021-10-13
KR102457304B1 true KR102457304B1 (ko) 2022-10-20

Family

ID=56682020

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020150116680A KR102326505B1 (ko) 2015-08-19 2015-08-19 인쇄회로기판 및 그의 제조 방법
KR1020210131988A KR102457304B1 (ko) 2015-08-19 2021-10-05 인쇄회로기판 및 그의 제조 방법
KR1020220133129A KR102686488B1 (ko) 2015-08-19 2022-10-17 회로 기판 및 이를 포함하는 반도체 패키지

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020150116680A KR102326505B1 (ko) 2015-08-19 2015-08-19 인쇄회로기판 및 그의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220133129A KR102686488B1 (ko) 2015-08-19 2022-10-17 회로 기판 및 이를 포함하는 반도체 패키지

Country Status (5)

Country Link
US (3) US9820378B2 (ko)
EP (2) EP3145284B1 (ko)
KR (3) KR102326505B1 (ko)
CN (3) CN110430665B (ko)
TW (4) TWI741736B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010140725A1 (ko) * 2009-06-05 2010-12-09 (주)탑엔지니어링 박막 금속 전도선의 형성 방법

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134460A (en) * 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
US5110299A (en) * 1990-02-28 1992-05-05 Hughes Aircraft Company High density interconnect
JP3370393B2 (ja) * 1993-09-27 2003-01-27 富士通株式会社 プリント回路基板
US5738269A (en) * 1996-04-19 1998-04-14 Motorola, Inc. Method for forming a solder bump
US5904863A (en) * 1997-04-30 1999-05-18 Coates Asi, Inc. Process for etching trace side walls
US6249053B1 (en) * 1998-02-16 2001-06-19 Sumitomo Metal (Smi) Electronics Devices Inc. Chip package and method for manufacturing the same
US6199757B1 (en) * 2000-02-01 2001-03-13 Profold, Inc. Debit card having scratch-off label strip and method of applying same
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
DE10158809B4 (de) * 2001-11-30 2006-08-31 Infineon Technologies Ag Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
JP2004186665A (ja) 2002-10-09 2004-07-02 Murata Mfg Co Ltd 多層構造部品およびその製造方法
DE10258093B3 (de) * 2002-12-11 2004-08-26 Infineon Technologies Ag Anordnung zum Schutz von 3-dimensionalen Kontaktstrukturen auf Wafern
US7008867B2 (en) * 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
JP4081052B2 (ja) * 2003-12-05 2008-04-23 三井金属鉱業株式会社 プリント配線基板の製造法
CN1781348A (zh) * 2003-12-05 2006-05-31 三井金属矿业株式会社 印刷电路板,制造方法及电路装置
JP3736806B2 (ja) 2003-12-26 2006-01-18 三井金属鉱業株式会社 プリント配線基板、その製造方法および回路装置
KR100828979B1 (ko) 2004-03-03 2008-05-14 이비덴 가부시키가이샤 에칭액, 에칭 방법 및 프린트 배선판
JP4609074B2 (ja) 2005-01-13 2011-01-12 日立化成工業株式会社 配線板及び配線板の製造方法
TWI286454B (en) * 2005-03-09 2007-09-01 Phoenix Prec Technology Corp Electrical connector structure of circuit board and method for fabricating the same
US7456493B2 (en) * 2005-04-15 2008-11-25 Alps Electric Co., Ltd. Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein
US7473999B2 (en) * 2005-09-23 2009-01-06 Megica Corporation Semiconductor chip and process for forming the same
US7666291B2 (en) * 2005-09-28 2010-02-23 Chunghwa Picture Tubes, Ltd. Method for fabricating metal wires
JP4951981B2 (ja) * 2006-01-23 2012-06-13 凸版印刷株式会社 インプリント用モールド及びその製造方法
JP2007194540A (ja) * 2006-01-23 2007-08-02 Toshiba Corp 半導体装置の製造方法及び研磨装置
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
US20080308307A1 (en) * 2007-06-12 2008-12-18 Advanced Chip Engineering Technology Inc. Trace structure and method for fabricating the same
JP4706690B2 (ja) 2007-11-05 2011-06-22 パナソニック電工株式会社 回路基板及びその製造方法
US20090166848A1 (en) * 2007-12-29 2009-07-02 Volker Berghof Method for Enhancing the Adhesion of a Passivation Layer on a Semiconductor Device
DE102008020924A1 (de) * 2008-04-25 2009-11-05 Siemens Aktiengesellschaft Modul mit Niedertemperatur-Lötverbindung und dazugehöriges Verfahren zur Herstellung
KR20100029561A (ko) 2008-09-08 2010-03-17 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JPWO2011099597A1 (ja) * 2010-02-15 2013-06-17 株式会社Ｊｃｕ プリント配線板の製造方法
US8492891B2 (en) * 2010-04-22 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with electrolytic metal sidewall protection
JP5502624B2 (ja) 2010-07-08 2014-05-28 新光電気工業株式会社 配線基板の製造方法及び配線基板
KR101736984B1 (ko) * 2010-09-16 2017-05-17 삼성전자 주식회사 벌집형 범프 패드를 갖는 반도체 패키지 기판용 인쇄회로기판 및 이를 포함하는 반도체 패키지
KR20120040892A (ko) 2010-10-20 2012-04-30 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN102569171B (zh) * 2010-11-18 2015-02-04 精材科技股份有限公司 改善冠状缺陷的线路结构及其制作方法
KR101219905B1 (ko) 2011-04-08 2013-01-09 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2012176392A1 (ja) * 2011-06-24 2012-12-27 パナソニック株式会社 半導体装置及びその製造方法
JP6013750B2 (ja) * 2011-08-17 2016-10-25 株式会社 大昌電子 プリント配線板およびその製造方法
TW201316852A (zh) * 2011-09-07 2013-04-16 Samsung Electro Mech 印製電路板及其製造方法
KR20130033678A (ko) * 2011-09-27 2013-04-04 삼성전기주식회사 인쇄회로기판의 제조방법
KR20130041645A (ko) * 2011-10-17 2013-04-25 삼성전기주식회사 인쇄회로기판
KR101255954B1 (ko) * 2011-12-22 2013-04-23 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
JP5352748B1 (ja) * 2012-10-26 2013-11-27 Ｊｘ日鉱日石金属株式会社 キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法
CN103929875B (zh) * 2013-01-10 2017-04-12 欣兴电子股份有限公司 电路基板及其制造方法
KR102040605B1 (ko) * 2015-07-15 2019-12-05 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010140725A1 (ko) * 2009-06-05 2010-12-09 (주)탑엔지니어링 박막 금속 전도선의 형성 방법

Also Published As

Publication number Publication date
EP3145284A1 (en) 2017-03-22
TWI813006B (zh) 2023-08-21
TW201709785A (zh) 2017-03-01
EP4040924A1 (en) 2022-08-10
TW202044946A (zh) 2020-12-01
US20210120677A1 (en) 2021-04-22
US9820378B2 (en) 2017-11-14
CN110430665B (zh) 2022-11-11
US10912202B2 (en) 2021-02-02
TW202203721A (zh) 2022-01-16
KR20220146383A (ko) 2022-11-01
US20170055347A1 (en) 2017-02-23
CN106470525B (zh) 2019-08-16
CN110430665A (zh) 2019-11-08
KR20210123282A (ko) 2021-10-13
TWI741736B (zh) 2021-10-01
KR102686488B1 (ko) 2024-07-19
KR102326505B1 (ko) 2021-11-16
US20170135223A1 (en) 2017-05-11
TWI705740B (zh) 2020-09-21
US11889634B2 (en) 2024-01-30
CN106470525A (zh) 2017-03-01
TW201842832A (zh) 2018-12-01
CN110536558B (zh) 2023-06-23
TWI636718B (zh) 2018-09-21
CN110536558A (zh) 2019-12-03
EP3145284B1 (en) 2024-04-17
KR20170022107A (ko) 2017-03-02

Similar Documents

Publication Publication Date Title
US20170256478A1 (en) Wiring substrate and method for manufacturing the same
US10531569B2 (en) Printed circuit board and method of fabricating the same
KR102464950B1 (ko) 회로기판
KR101742433B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR102697422B1 (ko) 회로기판
KR102457304B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR102119807B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN106332444B (zh) 电路板及其制作方法
KR102108433B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20200049748A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant