CN106470525B - 印刷电路板以及该印刷电路板的制造方法 - Google Patents
印刷电路板以及该印刷电路板的制造方法 Download PDFInfo
- Publication number
- CN106470525B CN106470525B CN201610694679.8A CN201610694679A CN106470525B CN 106470525 B CN106470525 B CN 106470525B CN 201610694679 A CN201610694679 A CN 201610694679A CN 106470525 B CN106470525 B CN 106470525B
- Authority
- CN
- China
- Prior art keywords
- circuit pattern
- layer
- pattern
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 238000007747 plating Methods 0.000 claims description 75
- 239000010931 gold Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 230000005611 electricity Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 222
- 238000000034 method Methods 0.000 description 85
- 238000007781 pre-processing Methods 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000004381 surface treatment Methods 0.000 description 12
- 239000000126 substance Substances 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000009832 plasma treatment Methods 0.000 description 7
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 6
- 238000007517 polishing process Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 230000000996 additive effect Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000005238 degreasing Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910000531 Co alloy Inorganic materials 0.000 description 2
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 125000003700 epoxy group Chemical group 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000002952 polymeric resin Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 239000003755 preservative agent Substances 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002335 surface treatment layer Substances 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000005341 toughened glass Substances 0.000 description 2
- RKUAZJIXKHPFRK-UHFFFAOYSA-N 1,3,5-trichloro-2-(2,4-dichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC=C1C1=C(Cl)C=C(Cl)C=C1Cl RKUAZJIXKHPFRK-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229920000965 Duroplast Polymers 0.000 description 1
- 101001134276 Homo sapiens S-methyl-5'-thioadenosine phosphorylase Proteins 0.000 description 1
- 102100022050 Protein canopy homolog 2 Human genes 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
- H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
- H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
- H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/467—Adding a circuit layer by thin film methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0588—Second resist used as pattern over first resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49147—Assembling terminal to base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
公开了一种印刷电路板以及该印刷电路板的制造方法。所述印刷电路板包括:绝缘层;以及电路图案,形成所述绝缘层上,其中,所述电路图案包括:第一部分,形成在所述绝缘层上并且包括具有预定曲率的上部的角部;以及第二部分,形成在所述第一部分上并且配置为覆盖包括所述角部的所述第一部分的上表面。
Description
技术领域
实施例涉及一种印刷电路板(PCB),更具体地,涉及下述PCB以及该PCB的制造方法,所述PCB包括:第一部分,所述第一部分的上部具有曲率;电路图案,所述电路图案具有在所述第一部分上形成的第二部分;以及表面处理层,所述表面处理层通过电镀在所述电路图案上形成。
背景技术
因为PCB通过用诸如铜的导电材料在电绝缘板上印刷电路线路图案形成,所以所述PCB指的是在安装电子元件之前的板。也就是说,为了在平面表面上安装各种类型的电子元件,所述PCB指的是具有平面表面的电路板,在所述电路板上,各元件的安装位置是固定的,并且连接所述元件的电路图案被固定地印刷在所述电路板上。
通常,用于包括在上述PCB中的电路图案的表面处理方法使用有机可焊性保护剂(organic solderability preservative,OSP)法、电镀(electro)镍/金法、电镀镍/金-钴合金法、化学镀(electroless)镍/钯/金法等。
这里,基于操作的目的,例如,用于焊接的用途、用于布线接合的用途、作为连接器的用途等,来选择上述表面处理方法。
图1示出用于描绘根据传统技术的PCB制造方法的过程顺序的横截面图,以及图2是示出了根据传统技术的PCB的上表面的视图。
首先,参见图1a,设置绝缘层10,并且在所设置的绝缘层10上形成籽晶层(seedlayer)20。
另外,包括开口(未示出)的掩模30形成在所形成的籽晶层20上,所述开口暴露籽晶层20的上表面的至少一部分。
然后,基于籽晶层20进行电镀,并且电路图案40形成在籽晶层20上,在电路图案40的下面隐藏(bury)有掩模30的开口。
然后,参见图1b,当形成电路图案40时,进行用于所形成的电路图案40的上表面的平面化的磨削处理。
当进行所述磨削处理时,电路图案40的上部的至少一部分扩展到掩模30的内部,并且因此,电路图案40的上端部包括在掩模30的方向上突出的突起(未示出)。
然后,参见图1c,进行用于进行表面处理过程的预处理过程。
这里,使用用于蚀刻电路图案40的表面的酸系化学制品进行所述预处理过程。在这一点上,当进行所述预处理过程时,所述蚀刻不仅在电路图案40的上表面上进行,而且也在电路图案40的上表面与侧表面的边界面上进行。
因此,当进行所述预处理过程时,电路图案40的各角部(corner portion)50具有预定曲率的凸状。
换句话说,当进行所述预处理过程时,在掩模30与电路图案40之间产生间隙。
另外,在传统技术中,在图2所示的产生的间隙的情况下,在电路图案40上进行表面处理过程以形成表面处理层60。
然而,当表面处理层60在产生间隙的情况下形成时,表面处理层60也形成在电路图案40的角部50上。
因此,如图2所示,根据传统技术的表面处理层60可以包括在电路图案40的侧表面的方向上突出的突起70,并且这对所述PCB的可靠性产生重大的影响。
发明内容
实施例提供一种具有新的结构的印刷电路板(PCB)以及该印刷电路板的制造方法。
另外,实施例提供一种PCB以及该PCB的制造方法,所述PCB通过利用在所述电路图案的形成中使用的镀覆籽晶层(plating seed layer)电镀电路图案的表面处理层而形成。
另外,实施例提供一种PCB以及该PCB的制造方法,所述PCB包括:第一部分,所述第一部分的角部的至少一部分具有曲面;电路图案,所述电路图案包括第二部分,所述第二部分形成在所述第一部分上并且覆盖所述曲面的角部。
此外,实施例提供一种PCB以及该PCB的制造方法,所述PCB包括在所述电路图案上形成的表面处理层,所述表面处理层具有比所述电路图案的宽度大的宽度,并且被配置为从所述电路图案的侧表面向外侧突出。
本发明的目标不限于上述目标,并且本领域的技术人员在下文的描述中将更加清楚地理解其他目标。
根据本实施例,提供一种PCB,其包括:绝缘层;以及电路图案,所述电路图案形成所述绝缘层上,其中,所述电路图案包括:第一部分,所述第一部分形成在所述绝缘层上并且包括具有预定曲率的上部的角部;第二部分,所述第二部分形成在所述第一部分上并且配置为覆盖包括所述角部的所述第一部分的上表面。
根据本实施例,提供一种印刷电路板的制造方法,所述方法包括:设置具有上表面的绝缘层,在所述上表面上形成镀覆籽晶层;以及,电镀作为籽晶层的镀覆籽晶层,并且在所设置的绝缘层上形成电路图案,其中,所述电路图案的形成包括:在所述镀覆籽晶层上形成所述电路图案的第一部分;预处理所述第一部分的上表面,以使得所述第一部分的上部角部具有预定曲率;以及在第一部分上形成所述电路图案的第二部分,所述第二部分覆盖具有预定曲率的所述第一部分的上表面。
根据本发明的实施例,进行闪镀过程以填充在预处理过程期间所蚀刻的电路图案的角部,然后在角部被填充的状态下进行表面处理过程,并且因此由于蔓延(overspreading)造成的所述表面处理层的缺陷能够被移除,从而能够提高PCB的可靠性。
另外,根据本发明的实施例,因为通过利用在电路图案的形成中使用的镀覆籽晶层形成表面处理层,所以可以选择电解表面处理法和化学表面处理法(electrolesssurface processing method)中的一种而没有设计限制。
另外,根据本发明的实施例,因为利用在所述电路图案的形成中使用的镀覆籽晶层形成包含金(Au)的表面处理层,所以能够移除用于的传统金(Au)表面处理层的籽晶层功能的镍(Ni)表面处理层,并且因此能够减小产品的厚度,并且由于所述镍表面处理层的移除也能够降低产品成本。
此外,根据本发明的实施例,因为所述表面处理层的从所述电路图案的侧表面向外侧突出的部分通过进行所述闪镀过程而被最小化,所以能够确保表面处理层的结构稳定性。
在下文的附图和描述中阐述一个或更多实施例的细节。从所述描述和附图以及从权利要求中,其他特征将更加清楚。
附图说明
图1示出了用于描绘根据传统技术的印刷电路板(PCB)的制造方法的过程顺序的横截面图。
图2是示出了根据传统技术的PCB的上表面的视图。
图3是示出了根据本发明的实施例的PCB的结构的横截面图。
图4是图3所示的部分A的放大视图。
图5是用于描绘根据本发明的实施例的PCB的制造方法的过程顺序的流程图。
图6至图15是用于描绘图3所示的PCB的制造方法的过程顺序的横截面图。
具体实施方式
下文中,将结合附图详细描述本领域的技术人员容易实施的本发明的示例性实施例。然而,本发明可以以各种不同方式实现,并且不限于本文所描述的实施例。
在下文描述中,当存在某个部“包括”某些结构零件时,这意味着某个部不排除另一结构零件,而是还可以包括另一结构零件,除非有相反的说明。
另外,不涉及详细描述的结构和零件没有在图中示出以清除的描述本发明,可以夸大厚度以清楚地解释多个层和多个区域,并且在下文的描述中相似的元件被赋予相似的附图标记。
应当理解,当层、膜、区域、盘等的一部分被称作在另一部分“之上”时,它能够“直接形成在另一部分之上”,或者第三部分可以插设在所述部分之间。另外,当一部分“直接形成在另一部之上”时,它意味着在所述部分之间不存第三部分。
本发明的实施例提供一种新的印刷电路板(PCB)以及该印刷电路板的制造方法,其中,在填充电路图案的角部之后可以基于闪镀过程在所述新印刷电路板上进行表面处理过程,其中,所述角部通过预处理过程蚀刻。
图3是示出了根据本发明的实施例的PCB的结构的横截面图,以及图4是图3所示的部分A的放大视图。
参见图3和图4,PCB 100包括绝缘层110、镀覆籽晶层120、电路图案150以及表面处理层160。
绝缘层110可以为PCB的形成有单个电路图案的支撑板或者可以为具有堆叠的多层结构的PCB的绝缘层区域,在所述绝缘层区域中形成电路图案150。
当绝缘层110指的是包括在所述堆叠的多层结构中的绝缘层时,多个电路图案可以连续地形成在绝缘层110的上表面上或下表面上。
绝缘层110可以形成绝缘板、可以为热固性或热塑性聚合物板、陶瓷板、有机-无机复合材料板或者玻璃纤维浸渍板,并且当包括聚合树脂时,可以包括环氧基绝缘树脂,另外,也可以包括聚酰亚胺基树脂。
电路图案150形成在绝缘层110上。
优选地,在电路图案150的形成中使用的镀覆籽晶层120形成在绝缘层110与电路图案150之间。
镀覆籽晶层120的上表面和下表面的宽度可以相同。
另外,电路图案150形成在镀覆籽晶层120上。
电路图案150也可以具有下述形状:与镀覆籽晶层120相似地,电路图案150的上表面和下表面的宽度相同。
镀覆籽晶层120和电路图案150由具有铜(Cu)的导电金属材料形成。
电路图案150可以通过诸如加成工艺、减成工艺、改性半加成工艺(modified semiadditive process,MSAP)、半加成工艺(SAP)等的PCB一般制造工艺形成,并且本文将省略详细的描述。
在这一点上,电路图案150包括:第一部分130,第一部分130的上部的角部具有预定曲率;以及第二部分140,该第二部分140形成在第一部分130上,并且覆盖第一部分130的角部。
也就是说,电路图案150包括第一部分130,在第一部分130中,第一部分130的上表面与侧表面的边界部分通过在预处理过程期间移除角部而具有凸出的曲面。
另外,第二部分140布置在第一部分130上。
第二部分140被形成以覆盖第一部分130的凸出的曲面。换句话说,第二部分140填充在所述预处理过程期间移除的第一部分130的角部。
第二部分140的上表面可以是平面的,并且第二部分140的下表面可以具有与第一部分130的角部的曲率对应的曲率。
第二部分140的下端的至少一部分位于比第一部分130的上端低的水平处。
也就是说,第二部分140被形成以覆盖第一部分130的角部,并且所述角部是第一部分130的上表面与侧表面的边界面。换句话说,第一部分130的中央部分包括第一部分130的上表面的一部分和侧表面的一部分。
因此,第二部分140被形成以基本上覆盖第一部分130的上表面和下表面的一部分。
因此,第二部分140的下端的一部分延伸直到第一部分130的侧表面部分,并且因此位于比第一部分130的上端低的水平处。
表面处理层160形成在电路图案150上。
表面处理层160可以由仅包括金(Au)的金属形成或可以由包括金(Au)的合金形成。
当表面处理层160由包括金(Au)的合金形成时,表面处理层160可以由包括钴的金合金形成。在这一点上,表面处理层160通过电镀形成。
优选地,表面处理层160通过在镀覆籽晶层120上电镀形成,镀覆籽晶层120是与在电路图案150的形成中使用的镀覆籽晶层相同的层。
表面处理层160形成在电路图案150上,并且因此,表面处理层160的下表面与电路图案150的上表面直接接触。更具体地讲,表面处理层160的下表面与电路图案150的第二部分140的上表面直接接触。
在这一点上,表面处理层160包括具有比电路图案150的上表面的宽度大的宽度的下表面。
因此,表面处理层160的下表面包括与电路图案150的上表面直接接触的第一下表面和不与电路图案150的上表面接触的第二下表面。
这里,表面处理层160的第一下表面可以为表面处理层160的下表面的中心区域,并且表面处理层160的第二下表面可以是表面处理层160的左侧和右侧区域。
另外,表面处理层160可以具有下述形状:表面处理层160的上表面和下表面的宽度相同。
同时,表面处理层160的上表面和下表面可以具有比电路图案150的下表面的宽度大的宽度。
因此,如图3和图4所示,表面处理层160包括从电路图案150的上部向电路图案150的侧表面的外侧突出的突起。所述突起为对应于表面处理层160的第二下表面的部分。
如上所述,因为根据本发明的实施例,包括金(Au)的表面处理层160通过利用在电路图案150的形成中使用的镀覆籽晶层120形成,所以可以移除用于传统的金(Au)表面处理层的籽晶层功能的镍(Ni)表面处理层。
尽管附图阐明一个电路图案150形成在绝缘层110上,但是电路图案150可以在绝缘层110的上表面和下表面中的至少一个表面上形成为具有规则间隙的多个图案。
当参见图4更详细地描述电路图案150时,电路图案150包括:第一部分130,该第一部分形成在镀覆籽晶层120上、具有与镀覆籽晶层120的上表面接触的下表面;以及第二部分140,该第二部分140形成在第一部分130上,并且具有与表面处理层160的下表面接触的上表面的至少一部分。
这里,尽管已经描述了电路图案150设置有作为多个层的第一部分130和第二部分140,但是因为第一部分130和第二部分140由相同材料形成,所以第一部分130和第二部分140实质上形成为单层。
电路图案150的第一部分130的下表面形成为与镀覆籽晶层120的上表面直接接触。
在这一点上,电路图案150的第一部分130的上部的角部被形成以在纵向方向上具有预定曲率。优选地,第一部分130的角部被形成以在纵向方向上具有凸的曲率。
所述角部为第一部分130的上表面与侧表面的边界部,并且因此包括所述上表面的一部分和所述侧表面的一部分。
另外,电路图案150的第二部分140形成在第一部分130上并且覆盖第一部分130的角部。
也就是说,电路图案150的第二部分140的下表面形成为具有对应于第一部分130的角部的曲率的预定曲率。
同时,电路图案150包括第一部分130和第二部分140,其中,第二部分140形成在第一部分130的上表面上并且具有预定高度b。
这里,预定高度b指的是除了第一部分130的角部的填充部分之外的电路图案150的第二部分140的高度。换句话说,预定高度b指的是从第一部分130的除了角部之外的纯上表面突出的第二部分140的高度。
在这一点上,第二部分140的高度b可以在从1μm至13μm的范围内。优选地,第二部分140的高度b可以在从3μm至10μm的范围内。更优选地,第二部分140的高度b可以在从3μm至6μm的范围内。
也就是说,当第二部分140的高度大于1μm时,能够防止根据本发明的实施例的表面处理层的蔓延现象(overspreading phenomenon),另外,当第二部分140的高度在从3μm至6μm的范围内时,表面处理层160的突起被最小化,并且能够完全防止表面处理层160的蔓延现象。
同时,表面处理层160的下表面包括:接触区域,所述接触区域与电路图案150的上表面接触;以及非接触区域,所述非接触区域从接触区域突出到电路图案150的上表面的外侧,并且不与电路图案150的上表面接触。
这里,表面处理层160的非接触区域的宽度可以在从3μm至7μm的范围内。优选地,表面处理层160的非接触区域的宽度可以在从3μm至4μm的范围内。
也就是说,在没有形成电路图案150的第二部分140的情况下,当形成表面处理层160时,与本发明的实施例的所述非接触区域的宽度相比,表面处理层160的非接触区域的宽度增加,并且因此所述宽度通常在从8μm至9μm的范围内。
然而,在本发明的实施例中,因为表面处理层160在形成电路图案150的第二部分140之后被形成,所以表面处理层160的非接触区域的宽度被最小化,并且因此所述非接触区域具有7μm或小于7μm的宽度。
根据本发明的实施例,进行闪镀过程以填充在预处理过程期间蚀刻的电路图案的角部,然后与所填充的角部一起进行表面处理过程,并且因此由于蔓延造成的所述表面处理层的缺陷能够被移除,从而能够提高PCB的可靠性。
另外,根据本发明的实施例,因为表面处理层通过利用在电路图案的形成中使用的镀覆籽晶层形成,所以可以选择电解表面处理法和化学表面处理法中的一种而没有设计限制。
另外,根据本发明的实施例,因为包括金(Au)的表面处理层利用在所述电路图案的形成中使用的镀覆籽晶层形成,所以能够移除用于传统金(Au)表面处理层的籽晶层功能的镍(Ni)表面处理层,因此,能够降低产品厚度,并且由于镍表面处理层的移除也可以降低产品成本。
另外,根据本发明的实施例,因为通过进行闪镀过程最小化所述表面处理层的从所述电路图案的侧表面向外部突出的部分,所以能够确保所述表面处理层的结构稳定性。
下文中,将参见图5至图15详细描述根据图3所示的本发明的实施例的PCB的制造方法。
图5是用于描绘根据本发明的实施例的PCB的制造方法的过程顺序的流程图,以及图6至图15是用于描绘图3所示的PCB的制造方法的过程顺序的横截面图。
参见图5,根据本发明的实施例的PCB可以通过下述制造过程制造。
首先,根据本发明的实施例的PCB的制造始于使用图案形成工艺形成图案的过程(S110)。
当形成所述图案时,使用抛光工艺进行所述图案的抛光过程(S120)。
然后,当进行所述抛光过程时,在预处理过程期间蚀刻所述图案的表面的一部分(S130)。
另外,当完成所述预处理过程时,进行堆叠干膜的过程以进行闪镀和表面处理镀层(S140)。这里,优选地,堆叠干膜以用于表面处理镀层。换句话说,可以在干膜被堆叠之后进行闪镀,或者可替代地,可以在干膜被堆叠之前预先进行闪镀。
然后,当干膜被堆叠时,在所形成的图案的表面上进行等离子处理过程(S150)。
在这一点上,所述等离子处理过程选择性地进行,并且所述等离子处理过程不是必须包括的过程。然而,当进行所述等离子处理过程时,所制得的表面处理层160的非接触区域的宽度或形状不同于并且好于通过进行所述等离子处理过程制得的宽度或形状。因此,为了获得更好的结果,优选地进行所述等离子处理过程。
当进行所述等离子处理过程时,进行闪镀过程以填充在预处理过程期间所蚀刻的图案的角部(S160)。
然后,当完成所述闪镀过程时,表面处理层形成在通过进行闪镀形成的层上(S170)。
当形成表面处理层时,进行移除用于形成所述表面处理层和所述图案的籽晶层的过程(S180)。
下文中,将参见图6至图15详细描述各上述过程。
首先,参见图6,设置绝缘层110,并且在所设置的绝缘层110上形成镀覆籽晶层120。
镀覆籽晶层120可以通过化学镀包括铜的金属而形成在绝缘层110上。
绝缘层110可以为热固性或热塑性板、陶瓷板、有机-无机复合材料板或者玻璃纤维浸渍板,并且当包括聚合树脂时,可以包括环氧基绝缘树脂,另外,还可以包括聚酰亚胺基树脂。
也就是说,绝缘层110为板,在所述板上布置有能够改变布线的电路,并且绝缘层110可以包括所有的印刷板、布线板以及由绝缘材料形成的绝缘板,所述绝缘材料能够在所述绝缘板的表面上形成导电图案。
绝缘层110可以为刚性的或柔性的。例如,绝缘层110可以包括玻璃或塑料。具体地讲,绝缘层110可以包括:诸如钠钙玻璃、铝硅酸盐玻璃等的化学钢化玻璃或半钢化玻璃;诸如聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)、丙二醇(PPG)、聚碳酸酯(PC)等的硬塑料或软塑料;或者蓝宝石。
另外,绝缘层110可以包括光学各向同性膜。例如,绝缘层110可以包括环烯烃共聚物(COC)、环烯烃聚合物(COP)、光学各向同性PC、光学各向同性聚甲基丙烯酸甲酯(PMMA)等。
另外,绝缘层110可以具有部分地弯曲的曲面。也就是说,绝缘层110可以部分地具有平面,并且可以部分地被弯曲为具有曲面。具体地讲,绝缘层110的端部可以被弯曲为具有曲面、可以被弯曲为具有随机曲率的表面,或者可以是扭曲的(crooked)。
另外,绝缘层110可以是具有柔性的柔性板。
另外,绝缘层110可以是弯曲板或弯折板。这里,绝缘层110可以基于电路设计形成用于连接电路元件的电气布线的布线配置图,并且可以在绝缘层110上布置导电体。另外,电器元件可以安装在绝缘层110上,并且绝缘层110可以形成配置为连接所述电器元件的布线以形成电路,并且绝缘层110除用于电连接所述元件之外还可以机械地固定所述元件。
镀覆籽晶层120可以使用一般的覆铜层压板(CCL)而不是通过在绝缘层110的表面上化学镀而形成。
在这一点上,当通过化学镀形成镀覆籽晶层120时,可以向绝缘层110的上表面引入粗糙度,以进行容易的镀覆。
化学镀方法可以通过顺序地进行脱脂过程(degreasing process)、软腐蚀过程、预催化处理过程、催化处理过程、活化过程、化学镀过程以及防氧化处理过程而执行。另外,镀覆籽晶层120可以通过使用等离子体取代镀覆喷涂金属颗粒而形成。
在这一点上,移除绝缘层110的表面的油污的去油污(de-smear)过程可以在镀覆所述镀覆籽晶层120之前额外地进行。进行所述去油污过程使绝缘层100的表面粗糙,从而对于形成镀覆籽晶层120使镀覆变得容易。
接下来,参见图7,第一掩模125形成在镀覆籽晶层120上。这里,第一掩模125可以使用干膜。
这里,第一掩模125可以包括开口(未示出),所述开口暴露镀覆籽晶层120的上表面的至少一部分。
这里,由第一掩模125的开口暴露的上表面对应于之后可以形成有电路图案150的区域,所述上表面是镀覆籽晶层120的上表面的一部分。
换句话说,具有开口的第一掩模形成在镀覆籽晶层120上,其中,所述开口暴露用于形成电路图案150的镀覆籽晶层120的上表面的一部分。
在这一点上,可以形成第一掩模125以覆盖镀覆籽晶层120的整个上表面,并且因此可以通过移除所形成的第一掩模125的形成有电路图案150的部分中的一部分来形成开口。
接下来,电路图案150形成在镀覆籽晶层120上,在所述电路图案150下面隐藏有第一掩模125的开口。优选地,电路图案150的第一部分130形成在镀覆籽晶层120上,在电路图案150的下面隐藏有第一掩模125的开口的至少一部分。
电路图案150的第一部分130可以通过在作为籽晶层的镀覆籽晶层120上电镀导电材料——例如,优选地,包括铜的合金——而形成,以隐藏第一掩模125的开口的至少一部分。
然后,参见图8,当形成电路图案150的第一部分130时,进行用于所形成的电路图案150的第一部分130的上表面的平面化的磨光过程。
在进行所述磨光过程的同时,电路图案150的第一部分130的上部的至少一部分扩展到第一掩模125内,并且因此第一部分130的上端部包括在第一掩模125的方向上突出的突起(未示出)。
然后,参见图9,进行用于进行表面处理过程的预处理过程。
这里,使用用于蚀刻电路图案150的第一部分130的表面的酸基化学制品进行预处理过程。在这一点上,当进行所述预处理过程时,蚀刻不仅在第一部分130的上表面上进行,而且也在第一部分130的上表面与侧表面的边界面上进行。
因此,当进行所述预处理过程时,第一部分130的角部135呈预定曲率的凸状。
这里,所述预处理过程蚀刻第一部分130的表面,并且在这一点上,所述蚀刻优选地在从0.4μm至10μm的范围内进行。
换句话说,当进行所述预处理过程时,在第一掩模125与电路图案的第一部分130之间产生间隙。
然后,参见图10,进行闪镀过程以在第一部分130上形成电路图案150的第二部分140。
这里,电路图案150包括第一部分130和第二部分140,在第一部分130中,上部的角部具有预定曲率,第二部分140形成在第一部分130上,并且覆盖第一部分130的角部。
也就是说,电路图案150包括第一部分130,在该第一部分130中,上表面与侧表面的边界部通过在预处理过程期间移除角部而具有凸出的曲面。
另外,第二部分140布置在第一部分130上。
第二部分140被形成以覆盖第一部分130的凸出的曲面。换句话说,第二部分140填充在预处理过程期间所移除的第一部分130的角部。
第二部分140的上表面可以是平面的,并且第二部分140的下表面可以具有与第一部分130的角部的曲率对应的曲率。
第二部分140的下端的至少一部分位于比第一部分130的上端低的水平处。
也就是说,第二部分140被形成以覆盖第一部分130的角部,并且所述角部是第一部分130的上表面与侧表面的边界面。换句话说,第一部分130的角部包括第一部分130的上表面的一部分和侧表面的一部分。
因此,第二部分140被形成以基本上覆盖第一部分130的上表面和侧表面的一部分。
因此,第二部分140的下端的一部分延伸直到第一部分130的侧表面部分,并且因此位于比第一部分130的上端低的水平处。
这里,尽管已经描述了电路图案150设置有作为多个层的第一部分130和第二部分140,但是因为第一部分130与第二部分140由相同的材料形成,所以第一部分130和第二部分140实质上形成为单层。
电路图案150的第一部分130的下表面形成为与镀覆籽晶层120的上表面直接接触。
在这一点上,电路图案150的第一部分130的上部的角部形成为在纵向方向上具有预定曲率。优选地,第一部分130的角部形成为在纵向方向上具有凸的曲率。
所述角部为第一部分130的上表面与侧表面的边界部分,并且因此包括所述上表面的一部分和所述侧表面的一部分。
另外,电路图案150的第二部分140形成在第一部分130上,并且覆盖第一部分130的角部。
也就是说,电路图案150的第二部分140的下表面形成为具有与第一部分130的角部的曲率对应的曲率。
同时,电路图案150包括第一部分130和第二部分140,其中,第二部分140形成在第一部分130的上表面上并且具有预定高度b。
这里,预定高度b指的是除了第一部分130的角部的填充部分之外的电路图案150的第二部分140的高度。换句话说,预定高度b指的是从第一部分130的除了角部之外的纯上表面突出的第二部分140的高度。
在这一点上,第二部分140的高度b可以在从1μm至13μm的范围内。优选地,第二部分140的高度b可以在从3μm至10μm的范围内。更优选地,第二部分140的高度b可以在从3μm至6μm的范围内。
也就是说,当第二部分140的高度大于1μm时,能够防止根据本发明的实施例的表面处理层的蔓延现象,另外,当第二部分140的高度在从3μm至6μm的范围内时,表面处理层160的突起被最小化,并且能够完全防止表面处理层160的蔓延现象。
然后,参见图11,具有开口的第二掩模155形成在第一掩模125上,所述开口暴露电路图案150的上表面,即,具体地讲,暴露第二部分140的上表面。
第二掩模155可以包括与第一掩模125相似的干膜。
然后,参见图12,通过将镀覆籽晶层120和电路图案150用作籽晶层,表面处理层160形成在电路图案150上。
表面处理层160形成为具有与第二掩模155的开口的宽度相同的宽度。
表面处理层160可以由仅包括金(Au)的金属形成,或者可以由包括金(Au)的合金形成。
当表面处理层160由包括金(Au)的合金形成时,表面处理层160可以由包括钴的金合金形成。在这一点上,表面处理层160通过电镀形成。
优选地,表面处理层160通过在镀覆籽晶层120上电镀而形成,镀覆籽晶层120是与在电路图案150的形成中使用的镀覆籽晶层相同的层。也就是说,由于由在镀覆籽晶层120与电路图案150之间的连接导致的导电连接而进行用于表面处理层160的电镀。
表面处理层160形成在电路图案150上,并且因此,表面处理层160的下表面与电路图案150的上表面直接接触。
然后,参见图13,当形成表面处理层160时,用于形成表面处理层160的第二掩模155被移除。
然后,参见图14,当移除第二掩模155时,用于形成电路图案150的第一掩模125被移除。
当第一掩模125被移除时,如图15所示,进行移除在绝缘层110上所形成的镀覆籽晶层120的过程。在这一点上,在进行移除镀覆籽晶层120的过程的同时,镀覆籽晶层120的形成在电路图案150下的部分由于电路图案150没有被移除,而是仅未形成有电路图案的部分被选择性地移除。
在这一点上,电路图案150的边缘部分在移除镀覆籽晶层120的过程期间也被移除。
也就是说,在移除镀覆籽晶层120的同时,电路图案的侧部的至少一部分与镀覆籽晶层120一起被移除。
因此,电路图案150可以具有比表面处理层160小的宽度,并且表面处理层160从电路图案150的侧表面向外侧突出。
表面处理层160形成在电路图案150上,并且因此表面处理层160的下表面与电路图案150的上表面直接接触。更具体地讲,表面处理层160的下表面与电路图案150的第二部分的上表面直接接触。
这里,表面处理层160包括下表面,所述下表面具有比电路图案150的上表面的宽度大的宽度。
因此,表面处理层160的下表面包括第一下表面和第二下表面,所述第一下表面与电路图案150的上表面直接接触,所述第二下表面不与电路图案按150的上表面接触。
这里,表面处理层160的第一下表面可以为表面处理层160的下表面的中央区域,并且表面处理层160的第二下表面可以为表面处理层160的左侧和右侧的区域。
另外,表面处理层160可以具有下述形状,其中,上表面与下表面的宽度相同。
同时,表面处理层160的上表面与下表面的宽度大于电路图案150的下表面的宽度。
同时,表面处理层160的下表面包括:接触区域,该接触区域与电路图案150的上表面接触;和非接触区域,该非接触区域通过从所述接触区域向电路图案150的上表面的外侧突出而不与电路图案150的上表面接触。
这里,表面处理层160的非接触区域的宽度可以在从3μm至7μm的范围内。优选地,表面处理层160的非接触区域的宽度可以在从3μm至4μm的范围内。
也就是说,在未形成电路图案150的第二部分140的情况下,在形成表面处理层160时,与本发明的实施例的所述非接触区域的宽度相比,表面处理层160的非接触区域的宽度增加,并且因此所述宽度通常在从8μm至9μm的范围内。
然而,在本发明的实施例中,因为表面处理层160在形成电路图案150的第二部分140之后形成,所以表面处理层160的非接触区域的宽度被最小化,并且因此所述非接触区域具有7μm或小于7μm的宽度。
如上所述,根据本发明的实施例,进行闪镀过程以填充在预处理过程期间所蚀刻的电路图案的角部,然后在角部被填充的状态下进行表面处理过程,并且因此由于蔓延造成的所述表面处理层的缺陷能被移除,从而能够提高PCB的可靠性。
另外,根据本发明的实施例,因为表面处理层通过利用在电路图案的形成中使用的镀覆籽晶层形成,所以可以选择电解表面处理法和化学表面处理法中的一种而没有设计限制。
另外,根据本发明的实施例,因为包括金(Au)的表面处理层利用在所述电路图案的形成中使用的镀覆籽晶层形成,所以能够移除用于传统的金(Au)表面处理层的籽晶层功能的镍(Ni)表面处理层,因此,产品厚度能够减小,并且产品成本由于镍表面处理层的移除也能够降低。
另外,根据本发明的实施例,因为通过进行所述闪镀过程使得所述表面处理层的从所述电路图案的侧表面向外部突出的部分最小化,所以能够确保所述表面处理层的结构稳定性。
如上所述,在所述实施例中描述的目标、结构以及效果包括在至少一个实施例中,但是不一定限制于一个实施例,另外,在各实施例中描述的目标、结构以及效果能够被本领域的技术人员很容易地修改为其他具体形式而不改变本发明的技术精神或本质特征。因此,应当理解,从权利要求以及他们的等同物衍生的所有修改的或改变的形式落在本发明的范围内。
尽管结合所述实施例的多个示意性实施例已经描述了所述实施例,但是应当理解,本领域的技术人员能够设计落在本发明的原理的精神及范围内的许多其他修改和实施例。更具体地讲,在落在本发明、附图、以及所附权利要求范围内的元件部分和/或主题组合排列的排列中,许多变化和修改是可能的。
Claims (9)
1.一种印刷电路板,包括:
绝缘层;
镀覆籽晶层,所述镀覆籽晶层设置在所述绝缘层上并由具有铜的导电金属材料形成;
第一电路图案,所述第一电路图案设置在所述镀覆籽晶层上并由具有铜的导电金属材料形成;
第二电路图案,所述第二电路图案设置在所述第一电路图案上并由具有铜的导电金属材料形成;以及
顶部金属层,所述顶部金属层设置在所述第二电路图案上并由仅包括金的金属或由包括金的合金形成,
其中,所述顶部金属层包括:
第一部分,所述第一部分与所述第二电路图案直接接触;以及
第二部分,所述第二部分从所述第一部分延伸,并且
其中,所述第二电路图案的下表面的一部分位于比所述第一电路图案的上表面的一部分低的水平处,并且
其中,所述第二电路图案的所述下表面的所述一部分与所述第一电路图案的所述上表面直接物理接触。
2.如权利要求1所述的印刷电路板,其中,所述第一电路图案包括具有曲面的所述上表面的角部,
其中,所述第二电路图案被配置为覆盖所述上表面,并且
其中,所述第一电路图案的所述角部是在所述第一电路图案的所述上表面与侧表面之间的边界面,并且所述边界面具有凸出的曲面。
3.如权利要求1所述的印刷电路板,其中,所述第二电路图案的厚度比所述第一电路图案的厚度薄。
4.如权利要求1所述的印刷电路板,其中,从所述第一电路图案的所述上表面突出的所述第二电路图案的高度在从3μm至10μm范围内。
5.如权利要求1所述的印刷电路板,其中,所述第二部分是非接触区域,所述非接触区域从所述第一部分突出到所述第二电路图案的所述上表面的外侧,并且不与所述第二电路图案的所述上表面接触。
6.如权利要求1所述的印刷电路板,其中,所述第二电路图案的厚度在从3μm至6μm范围内。
7.如权利要求1所述的印刷电路板,其中,所述第二电路图案的所述下表面具有比所述镀覆籽晶层的下表面或上表面长的长度。
8.如权利要求1所述的印刷电路板,其中,所述顶部金属层的所述第二部分不与所述镀覆籽晶层、所述第一电路图案以及所述第二电路图案接触。
9.如权利要求1所述的印刷电路板,其中,所述顶部金属层的下表面具有比所述第二电路图案的所述上表面的宽度大的宽度。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910671748.7A CN110430665B (zh) | 2015-08-19 | 2016-08-19 | 印刷电路板以及该印刷电路板的制造方法 |
CN201910671734.5A CN110536558B (zh) | 2015-08-19 | 2016-08-19 | 印刷电路板以及该印刷电路板的制造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2015-0116680 | 2015-08-19 | ||
KR1020150116680A KR102326505B1 (ko) | 2015-08-19 | 2015-08-19 | 인쇄회로기판 및 그의 제조 방법 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910671734.5A Division CN110536558B (zh) | 2015-08-19 | 2016-08-19 | 印刷电路板以及该印刷电路板的制造方法 |
CN201910671748.7A Division CN110430665B (zh) | 2015-08-19 | 2016-08-19 | 印刷电路板以及该印刷电路板的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106470525A CN106470525A (zh) | 2017-03-01 |
CN106470525B true CN106470525B (zh) | 2019-08-16 |
Family
ID=56682020
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910671748.7A Active CN110430665B (zh) | 2015-08-19 | 2016-08-19 | 印刷电路板以及该印刷电路板的制造方法 |
CN201910671734.5A Active CN110536558B (zh) | 2015-08-19 | 2016-08-19 | 印刷电路板以及该印刷电路板的制造方法 |
CN201610694679.8A Active CN106470525B (zh) | 2015-08-19 | 2016-08-19 | 印刷电路板以及该印刷电路板的制造方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910671748.7A Active CN110430665B (zh) | 2015-08-19 | 2016-08-19 | 印刷电路板以及该印刷电路板的制造方法 |
CN201910671734.5A Active CN110536558B (zh) | 2015-08-19 | 2016-08-19 | 印刷电路板以及该印刷电路板的制造方法 |
Country Status (5)
Country | Link |
---|---|
US (3) | US9820378B2 (zh) |
EP (2) | EP4040924A1 (zh) |
KR (3) | KR102326505B1 (zh) |
CN (3) | CN110430665B (zh) |
TW (4) | TWI813006B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1781348A (zh) * | 2003-12-05 | 2006-05-31 | 三井金属矿业株式会社 | 印刷电路板,制造方法及电路装置 |
DE102008020924A1 (de) * | 2008-04-25 | 2009-11-05 | Siemens Aktiengesellschaft | Modul mit Niedertemperatur-Lötverbindung und dazugehöriges Verfahren zur Herstellung |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5134460A (en) * | 1986-08-11 | 1992-07-28 | International Business Machines Corporation | Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding |
US5110299A (en) * | 1990-02-28 | 1992-05-05 | Hughes Aircraft Company | High density interconnect |
JP3370393B2 (ja) * | 1993-09-27 | 2003-01-27 | 富士通株式会社 | プリント回路基板 |
US5738269A (en) * | 1996-04-19 | 1998-04-14 | Motorola, Inc. | Method for forming a solder bump |
US5904863A (en) * | 1997-04-30 | 1999-05-18 | Coates Asi, Inc. | Process for etching trace side walls |
US6249053B1 (en) * | 1998-02-16 | 2001-06-19 | Sumitomo Metal (Smi) Electronics Devices Inc. | Chip package and method for manufacturing the same |
US6199757B1 (en) * | 2000-02-01 | 2001-03-13 | Profold, Inc. | Debit card having scratch-off label strip and method of applying same |
JP3968554B2 (ja) * | 2000-05-01 | 2007-08-29 | セイコーエプソン株式会社 | バンプの形成方法及び半導体装置の製造方法 |
DE10158809B4 (de) * | 2001-11-30 | 2006-08-31 | Infineon Technologies Ag | Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn |
JP2004186665A (ja) | 2002-10-09 | 2004-07-02 | Murata Mfg Co Ltd | 多層構造部品およびその製造方法 |
DE10258093B3 (de) * | 2002-12-11 | 2004-08-26 | Infineon Technologies Ag | Anordnung zum Schutz von 3-dimensionalen Kontaktstrukturen auf Wafern |
US7008867B2 (en) * | 2003-02-21 | 2006-03-07 | Aptos Corporation | Method for forming copper bump antioxidation surface |
JP4081052B2 (ja) * | 2003-12-05 | 2008-04-23 | 三井金属鉱業株式会社 | プリント配線基板の製造法 |
JP3736806B2 (ja) | 2003-12-26 | 2006-01-18 | 三井金属鉱業株式会社 | プリント配線基板、その製造方法および回路装置 |
JPWO2005086551A1 (ja) | 2004-03-03 | 2007-08-09 | イビデン株式会社 | エッチング液、エッチング方法およびプリント配線板 |
JP4609074B2 (ja) | 2005-01-13 | 2011-01-12 | 日立化成工業株式会社 | 配線板及び配線板の製造方法 |
TWI286454B (en) | 2005-03-09 | 2007-09-01 | Phoenix Prec Technology Corp | Electrical connector structure of circuit board and method for fabricating the same |
US7456493B2 (en) * | 2005-04-15 | 2008-11-25 | Alps Electric Co., Ltd. | Structure for mounting semiconductor part in which bump and land portion are hardly detached from each other and method of manufacturing mounting substrate used therein |
US7473999B2 (en) * | 2005-09-23 | 2009-01-06 | Megica Corporation | Semiconductor chip and process for forming the same |
US7666291B2 (en) * | 2005-09-28 | 2010-02-23 | Chunghwa Picture Tubes, Ltd. | Method for fabricating metal wires |
JP2007194540A (ja) * | 2006-01-23 | 2007-08-02 | Toshiba Corp | 半導体装置の製造方法及び研磨装置 |
JP4951981B2 (ja) * | 2006-01-23 | 2012-06-13 | 凸版印刷株式会社 | インプリント用モールド及びその製造方法 |
JP5032187B2 (ja) | 2007-04-17 | 2012-09-26 | 新光電気工業株式会社 | 配線基板の製造方法及び半導体装置の製造方法及び配線基板 |
US20080308307A1 (en) * | 2007-06-12 | 2008-12-18 | Advanced Chip Engineering Technology Inc. | Trace structure and method for fabricating the same |
JP4706690B2 (ja) | 2007-11-05 | 2011-06-22 | パナソニック電工株式会社 | 回路基板及びその製造方法 |
US20090166848A1 (en) * | 2007-12-29 | 2009-07-02 | Volker Berghof | Method for Enhancing the Adhesion of a Passivation Layer on a Semiconductor Device |
KR20100029561A (ko) | 2008-09-08 | 2010-03-17 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
WO2010140725A1 (ko) * | 2009-06-05 | 2010-12-09 | (주)탑엔지니어링 | 박막 금속 전도선의 형성 방법 |
JPWO2011099597A1 (ja) * | 2010-02-15 | 2013-06-17 | 株式会社Jcu | プリント配線板の製造方法 |
US8492891B2 (en) * | 2010-04-22 | 2013-07-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with electrolytic metal sidewall protection |
JP5502624B2 (ja) | 2010-07-08 | 2014-05-28 | 新光電気工業株式会社 | 配線基板の製造方法及び配線基板 |
KR101736984B1 (ko) * | 2010-09-16 | 2017-05-17 | 삼성전자 주식회사 | 벌집형 범프 패드를 갖는 반도체 패키지 기판용 인쇄회로기판 및 이를 포함하는 반도체 패키지 |
KR20120040892A (ko) | 2010-10-20 | 2012-04-30 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
US8760882B2 (en) * | 2010-11-18 | 2014-06-24 | Xintec Inc. | Wiring structure for improving crown-like defect and fabrication method thereof |
KR101219905B1 (ko) | 2011-04-08 | 2013-01-09 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
JPWO2012176392A1 (ja) * | 2011-06-24 | 2015-02-23 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP6013750B2 (ja) * | 2011-08-17 | 2016-10-25 | 株式会社 大昌電子 | プリント配線板およびその製造方法 |
TW201316852A (zh) * | 2011-09-07 | 2013-04-16 | Samsung Electro Mech | 印製電路板及其製造方法 |
KR20130033678A (ko) * | 2011-09-27 | 2013-04-04 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
KR20130041645A (ko) * | 2011-10-17 | 2013-04-25 | 삼성전기주식회사 | 인쇄회로기판 |
KR101255954B1 (ko) * | 2011-12-22 | 2013-04-23 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
JP5352748B1 (ja) * | 2012-10-26 | 2013-11-27 | Jx日鉱日石金属株式会社 | キャリア付銅箔、それを用いた銅張積層板、プリント配線板、プリント回路板、及び、プリント配線板の製造方法 |
CN103929875B (zh) * | 2013-01-10 | 2017-04-12 | 欣兴电子股份有限公司 | 电路基板及其制造方法 |
KR102040605B1 (ko) * | 2015-07-15 | 2019-12-05 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
-
2015
- 2015-08-19 KR KR1020150116680A patent/KR102326505B1/ko active IP Right Grant
-
2016
- 2016-08-11 EP EP22157740.6A patent/EP4040924A1/en active Pending
- 2016-08-11 EP EP16183691.1A patent/EP3145284B1/en active Active
- 2016-08-12 TW TW110131310A patent/TWI813006B/zh active
- 2016-08-12 TW TW107123235A patent/TWI705740B/zh active
- 2016-08-12 TW TW109127680A patent/TWI741736B/zh active
- 2016-08-12 TW TW105125760A patent/TWI636718B/zh active
- 2016-08-19 CN CN201910671748.7A patent/CN110430665B/zh active Active
- 2016-08-19 CN CN201910671734.5A patent/CN110536558B/zh active Active
- 2016-08-19 CN CN201610694679.8A patent/CN106470525B/zh active Active
- 2016-08-19 US US15/241,714 patent/US9820378B2/en active Active
-
2017
- 2017-01-13 US US15/406,132 patent/US10912202B2/en active Active
-
2020
- 2020-12-28 US US17/135,223 patent/US11889634B2/en active Active
-
2021
- 2021-10-05 KR KR1020210131988A patent/KR102457304B1/ko active IP Right Grant
-
2022
- 2022-10-17 KR KR1020220133129A patent/KR20220146383A/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1781348A (zh) * | 2003-12-05 | 2006-05-31 | 三井金属矿业株式会社 | 印刷电路板,制造方法及电路装置 |
DE102008020924A1 (de) * | 2008-04-25 | 2009-11-05 | Siemens Aktiengesellschaft | Modul mit Niedertemperatur-Lötverbindung und dazugehöriges Verfahren zur Herstellung |
Also Published As
Publication number | Publication date |
---|---|
CN110430665A (zh) | 2019-11-08 |
KR20170022107A (ko) | 2017-03-02 |
CN110430665B (zh) | 2022-11-11 |
TW202203721A (zh) | 2022-01-16 |
EP4040924A1 (en) | 2022-08-10 |
US20210120677A1 (en) | 2021-04-22 |
EP3145284A1 (en) | 2017-03-22 |
US11889634B2 (en) | 2024-01-30 |
US20170135223A1 (en) | 2017-05-11 |
KR20210123282A (ko) | 2021-10-13 |
TW202044946A (zh) | 2020-12-01 |
CN110536558B (zh) | 2023-06-23 |
TWI636718B (zh) | 2018-09-21 |
CN110536558A (zh) | 2019-12-03 |
TWI813006B (zh) | 2023-08-21 |
CN106470525A (zh) | 2017-03-01 |
TW201842832A (zh) | 2018-12-01 |
TW201709785A (zh) | 2017-03-01 |
KR102457304B1 (ko) | 2022-10-20 |
TWI741736B (zh) | 2021-10-01 |
TWI705740B (zh) | 2020-09-21 |
EP3145284B1 (en) | 2024-04-17 |
KR20220146383A (ko) | 2022-11-01 |
US20170055347A1 (en) | 2017-02-23 |
KR102326505B1 (ko) | 2021-11-16 |
US10912202B2 (en) | 2021-02-02 |
US9820378B2 (en) | 2017-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100593963C (zh) | 内埋式线路结构及其工艺 | |
CN104854969A (zh) | 多层布线基板以及其制造方法 | |
CN103796451A (zh) | 印刷布线板及印刷布线板的制造方法 | |
US11723153B2 (en) | Printed circuit board and method of fabricating the same | |
KR101742433B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
CN105530768B (zh) | 一种电路板的制作方法及电路板 | |
CN106470525B (zh) | 印刷电路板以及该印刷电路板的制造方法 | |
KR20120130515A (ko) | 회로 기판 및 그의 제조 방법 | |
CN106332444B (zh) | 电路板及其制作方法 | |
US20150101846A1 (en) | Printed circuit board and method of manufacturing the same | |
CN103260357A (zh) | 布线基板的制造方法 | |
KR102119807B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2016225390A (ja) | キャビティ構造の多層配線基板、及びその製造方法 | |
JP2016054188A (ja) | 部品内蔵配線基板、部品内蔵配線基板の製造方法、及び部品内蔵配線基板製造用の中間配線層 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |