JP2017076702A

JP2017076702A - プリント配線基板

Info

Publication number: JP2017076702A
Application number: JP2015203465A
Authority: JP
Inventors: 朋憲栗山; Tomonori Kuriyama
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-10-15
Filing date: 2015-10-15
Publication date: 2017-04-20

Abstract

【課題】プリント配線基板上の特殊な加工を不要とし、プリント配線基板の設計に制約を与えることなく、信号配線から伝搬される伝導によるサージ・静電気から電子部品の破壊を防ぐプリント配線基板を得る。【解決手段】２端子以上の接続端子を有する電子部品を実装するために、基準電位に接続された第１の実装用パッドと信号配線に接続された第２の実装用パッドをそれぞれ１以上有するプリント配線基板であって、電子部品の投影範囲内において、第１の実装用パッドおよび第２の実装用パッドの少なくとも一方から延長して配設された放電用基板配線（２３）をさらに有し、放電用基板配線は、第１の実装用パッドと第２の実装用パッドとが電気的に接続されないように放電ギャップ（ΔＧ）が設けられて配設される。【選択図】図２

Description

本発明は、電子制御基板における伝導によるサージ・静電気から電子部品を保護するためのプリント配線基板に関わり、特に、２端子以上の接続端子を有する電子部品を実装対象とし、基準電位であるグランド電位として用いられる実装用パッドを有するプリント配線基板に関わるものである。

外部接続コネクタを有する電子部品が実装されたプリント配線基板では、外部から導体を伝搬してくる伝導によるサージ・静電気により、電子部品の破壊が発生する。このような伝導によるサージ・静電気の対策手法として、２端子部品のコンデンサやツェナーダイオード・放電抵抗等を、対策部品として設けることが行われている。

このように、対策部品を追加することは、電子部品の破壊対策としては、有効である。しかしながら、その一方で、部品追加や高耐圧部品の使用によるコストアップにつながってしまう要因、およびプリント配線基板の設計自由度が失われ、小型・軽量化を阻害してしまう要因となる。

そこで、対策部品を取り付けることなく、伝導によるサージ・静電気対策を行う技術が提案されている（例えば、特許文献１〜４参照）。特許文献１に記載の技術では、プリント配線基板の信号配線の一部に、山部および谷部を形成し、基準電位（グランド電位）配線にも、山部および谷部を形成している、さらに、特許文献１に記載の技術では、信号配線と基準電位配線の山部とを向き合わせるように設けることにより、放電ギャップを形成している。

特許文献２に記載の技術では、伝導によるサージ・静電気が入力されるプリント配線基板の信号線に、プリント配線基板上でスルーホール導体を設けている。さらに、特許文献２に記載の技術では、このスルーホール導体に近接して設けた別のスルーホール導体を基準電位配線に接続したものを設けることにより、放電ギャップを形成している。

特許文献３に記載の技術では、伝導によるサージ・静電気が入力されるプリント配線基板の信号線に付加されている電子部品の実装パッドより、ＩＣＴ（ＩｎＣｉｒｃｕｉｔＴｅｓｔｅｒ）用に配線され、接続されたパッドを設けている。さらに、特許文献３に記載の技術では、このパッドに近接して設けたスルーホールの導体を基準電位配線に接続したものを設けることにより、放電ギャップを形成している。

特許文献４に記載の技術では、プリント配線基板の厚さ方向（配線領域層間）において、絶縁層と、この絶縁層を挟んで設けられる第一導体層および第二導体層と、を備える配線基板であって、第一導体層には第一配線領域が形成される一方で、第二配線導体層には第二配線領域が前記第一配線領域に対向する位置に形成されている。

さらに、特許文献４に記載の技術では、第一配線領域に電気的に接続され、第二配線領域に向けて突出する導体の山部を備え、導体山部は、前記絶縁層に入り込むように形成され、第二配線領域とは隔離した状態を保ちながら第二配線領域に近接する位置まで延び、第二配線領域との間で放電ギャップを形成している。

特開平５−６７８５１号公報特開平７−７９０５２号公報特開２００９−８８３９６号公報特開２０１２−１９０８２５号公報

しかしながら、従来技術には、以下のような課題がある。
特許文献１は、上述したように、プリント配線基板の配線上で放電ギャップを形成する技術である。この結果、放電ギャップを利用した伝導によるサージ・静電気の電子部品保護により、部品点数を減らし、コストダウンに資するものとなっている。

しかしながら、特許文献１の技術は、放電ギャップを形成するためのパターン配線およびパターン形状を、別配線で設ける必要がある。このため、プリント配線基板の設計効率、および配線の自由度を低下させることとなり、小型化および高密度実装化の観点では、不向きな技術である。

また、特許文献２は、上述したように、プリント配線基板の配線上にスルーホールの導体を設けることにより、特許文献１と同様に放電ギャップを形成する技術である。この結果、放電ギャップを利用した伝導によるサージ・静電気の電子部品保護により、部品点数を減らし、コストダウンに資するものとなっている。

しかしながら、特許文献２の技術は、特許文献１の技術と同様に、放電ギャップを形成するためのスルーホール導体をプリント配線基板上に設ける必要がある。このため、プリント配線基板上にスルーホール導体を設けた場合には、プリント配線基板の設計効率および配線の自由度を低下させることとなり、小型化および高密度実装化の観点では、不向きな技術である。

特に、複数の配線層を有するプリント配線基板では、プリント配線基板内層の配線設計にも制約が出てしまう。コスト面においても、スルーホール導体を設けた場合には、スルーホール導体を設けない場合と比較すると、コストアップにつながる技術である。

また、特許文献３は、上述したように、プリント配線基板上の電子部品の実装パッドから配線されたＩＣＴ用パッドを、近接した基準電位配線のスルーホール導体・ＩＣＴ用パッドに近接させ、放電ギャップを形成する技術である。この結果、特許文献１および特許文献２と同様に、電子部品の部品点数を減らし、コストダウンに資するものとなっている。

しかしながら、特許文献３の技術は、電子部品の実装パッドから配線されたＩＣＴ用パッドと、基準電位配線のスルーホール導体・ＩＣＴ用パッド間に、他の電気的に接続された信号配線を設けることができない。このため、プリント配線基板の設計効率および配線の自由度を低下させ、小型化および高密度実装化の観点では、不向きな技術である。

さらに、特許文献４は、上述したように、プリント配線基板の厚さ方向、すなわち、複数の配線領域を持つ基板の配線領域層間、において、放電ギャップを形成する技術である。この結果、特許文献１〜３と同様に、電子部品の部品点数を減らし、コストダウンに資するものとなっている。

しかしながら、特許文献４の技術は、プリント配線基板の配線領域間の特殊な加工として、特殊形状の放電ギャップの形成が必要であり、コストアップにつながる技術である。

このように、特許文献１〜４の技術は、いずれも、プリント配線基板上に実装される電子部品の部品削減に寄与する一方で、プリント配線基板の配線設計に制約が発生してしまう。また、プリント配線基板に対してスルーホール導体の設置や基板絶縁層の加工などの特殊な加工が必要となる。このため、いずれの技術においても、コストアップが発生し、小型化および高密度実装化の妨げとなっていた。

本発明は、前記のような課題を解決するためになされたものであり、プリント配線基板上の特殊な加工を不要とし、プリント配線基板の設計に制約を与えることなく、信号配線から伝搬される伝導によるサージ・静電気から電子部品の破壊を防ぎ、コストアップを抑制するとともに、小型化・高密度実装化を実現するプリント配線基板を得ることを目的とする。

本発明に係るプリント配線基板は、２端子以上の接続端子を有する電子部品を実装するために、基準電位に接続された第１の実装用パッドと信号配線に接続された第２の実装用パッドをそれぞれ１以上有するプリント配線基板であって、実装される電子部品の投影範囲内において、第１の実装用パッドおよび第２の実装用パッドの少なくとも一方から延長して配設された放電用基板配線をさらに有し、放電用基板配線は、第１の実装用パッドと第２の実装用パッドとが電気的に接続されないように放電ギャップが設けられて配設され、放電ギャップの間隔を所望の値とするように配線パターンを設計することで、第２の実装用パッドに伝搬されてきた伝導によるサージ・静電気の放電電圧を所望の電圧値に調整可能とするものである。

本発明によれば、部品下のパッド間のデッドスペースにおいて、配線からの伝導によるサージ・静電気から電子部品破壊を防ぐための放電用基板配線が形成された回路構成を備えている。この結果、プリント配線基板上の特殊な加工を不要とし、プリント配線基板の設計に制約を与えることなく、信号配線から伝搬される伝導によるサージ・静電気から電子部品の破壊を防ぎ、コストアップを抑制するとともに、小型化・高密度実装化を実現するプリント配線基板を得ることができる。

本発明の実施の形態１に関わるプリント配線基板上の、２端子を有する電子部品の電気的接続回路例を示した図である。本発明の実施の形態１に関わるプリント配線基板であって、２端子を有する電子部品に適合するように形成される配線パターンを説明するための図である。本発明の実施の形態１に関わるプリント配線基板上の、３端子以上の接続端子を有する電子部品の電気的接続回路例を示した図である。本発明の実施の形態１に関わるプリント配線基板であって、トランジスタに適合するように形成される配線パターンを説明するための図である。本発明の実施の形態１に関わるプリント配線基板であって、集積ＩＣに適合するように形成される配線パターンを説明するための図である。本発明の実施の形態１におけるプリント配線基板で使用される配線の先端部２４の形状を示した図である。

以下、本発明のプリント配線基板の好適な実施の形態につき、図面を用いて説明する。なお、各図面において、同一の構成部分に対しては、可能な限り同一の符号を付して、理解を容易にするため、重複する構成部分の説明は、省略する。

実施の形態１．
図１は、本発明の実施の形態１に関わるプリント配線基板上の、２端子を有する電子部品の電気的接続回路例を示した図である。図２以降で詳述するプリント配線基板２０上に実装される２端子を有する電子部品１として、チップ抵抗１ａ、チップコンデンサ１ｂ、およびチップダイオード１ｃを、それぞれ図１（Ａ）、（Ｂ）、（Ｃ）に分けて例示している。

これらのような２端子を有する電子部品１において、一方の端子がプリント配線基板２０上の基準電位（グランド電位）１２に、はんだ接続パッド１３で接続されている。

もう一方の端子は、プリント配線基板２０上の伝導によるサージ・静電気の印加が危惧される信号配線１１に、はんだ接続パッド１３で接続されている。

図２は、本発明の実施の形態１に関わるプリント配線基板であって、２端子を有する電子部品１に適合するように形成される配線パターンを説明するための図である。より具体的には、図２（Ａ）は、プリント配線基板２０に先の図１の電子部品１を実装した場合の上面視図であり、図２（Ｂ）は、本発明の技術的特徴である放電用基板配線が形成されたプリント配線基板２０の部品非実装状態での透過図であり、電子部品１の下部の配線パターンを示したものである。

図２（Ｂ）に示すように、基準電位１２が電気的に接続されたプリント配線基板２０上の基準電位１２の実装用パッド２２から、信号配線１１が電気的に接続されたプリント配線基板２０上の信号端子の実装用パッド２１の方向に、放電用基板配線（受電用配線）２３ａが形成されている。

この放電用基板配線２３ａは、電子部品１の外形寸法Ｓ（投影範囲）を超えない範囲で、かつ、スルーホール導体を用いずに、基準電位の実装用パッド２２と信号端子の実装用パッド２１とが、電気的に接続されない範囲で形成されている。

反対方向である信号端子の実装用パッド２１から、基準電位の実装用パッド２２の方向に、放電用基板配線（放電用配線）２３ｂを、同様に形成しても構わない。また、放電用基板配線２３ａと放電用基板配線２３ｂは、いずれか一方だけを形成してもよく、両方とも形成してもよい。

図２（Ｂ）は、放電用基板配線２３ａと放電用基板配線２３ｂを両方とも形成した場合を例示している。そして、この場合には、放電用基板配線２３ａの先端部２４ａと、放電用基板配線２３ｂの先端部２４ｂとの間には、放電ギャップΔＧが設けられており、信号端子の実装用パッド２１と基準電位１２の実装用パッド２２とが電気的に接続されない構成となっている。

なお、放電用基板配線２３ａ、２３ｂは、極力細く、放電させたい放電電圧、放電電流に耐えられる配線で形成することが好ましい。

放電用基板配線２３ａ、２３ｂを太い配線で形成した場合には、信号端子の実装用パッド２１および基準電位の実装用パッド２２のそれぞれのパッドの放熱容量に差が生じてしまう。この結果、リフローによる電子部品実装時に、はんだ溶融温度差による電子部品の傾きにより、実装位置ずれが発生し易くなる。従って、放電用基板配線２３ａ、２３ｂを極力細くする必要がある理由は、電子部品実装パッドの放熱容量に極力影響を与えない配線とするためである。

放電用基板配線２３ａ、２３ｂは、先端部２４ａ、２４ｂを除いた部分に、絶縁保護（レジスト）２５を施すことが好ましい。このような絶縁保護２５を施すことにより、部品実装時に信号端子の実装用パッド２１上、および基準電位の実装用パッド２２上のクリームはんだが、リフロー実施時に放電用基板配線２３ａ、２３ｂへ流れ出ることがなくなる。この結果、図２（Ａ）に示した電子部品端子とパッドのはんだ接合部２６の接合状態に、影響を与えないようにすることが可能となる。

また、図２（Ｂ）に示したように、放電用基板配線２３ａの先端部２４ａ、および放電用基板配線２３ｂの先端部２４ｂは、絶縁保護２５が施されない方が好ましい。先端部２４ａ、２４ｂに絶縁保護２５を施さないことにより、伝導によるサージ・静電気が放電し易くなるため、放電電圧のバラツキも抑えられ、安定した電圧で、放電させることが可能となるためである。

また、先端部２４ａ、２４ｂ間のギャップである放電ギャップΔＧの間隔を調整することにより、信号端子の実装用パッド２１に伝搬されてきた伝導によるサージ・静電気の放電電圧を、調整することができる。

上述したような放電用基板配線２３ａ、２３ｂを形成することにより、信号端子の実装用パッド２１に伝導によるサージ・静電気が電気的に印加された場合、放電ギャップΔＧにより調整される放電電圧を超えると、放電が発生することとなる。このようにして、放電を意図的に発生させることにより、特定の値以上の電圧が電子部品１自体に印加、入力されることがなくなるため、電子部品１の破壊を防ぐことが可能となる。

図３は、本発明の実施の形態１に関わるプリント配線基板上の、３端子以上の接続端子を有する電子部品２の電気的接続回路例を示した図である。プリント配線基板２０上に実装される３端子以上の接続端子を有する電子部品２として、トランジスタ２ａおよび集積ＩＣ２ｂを、それぞれ図３（Ａ）、（Ｂ）に分けて例示している。

また、図４は、本発明の実施の形態１に関わるプリント配線基板であって、トランジスタ２ａに適合するように形成される配線パターンを説明するための図である。より具体的には、図４（Ａ）は、プリント配線基板２０に先の図３（Ａ）のトランジスタ２ａを実装した場合の上面視図であり、図４（Ｂ）は、本発明の技術的特徴である放電用基板配線が形成されたプリント配線基板２０の部品非実装状態での透過図であり、トランジスタ２ａの下部の配線パターンを示したものである。

また、図５は、本発明の実施の形態１に関わるプリント配線基板であって、集積ＩＣ２ｂに適合するように形成される配線パターンを説明するための図である。より具体的には、図５（Ａ）は、プリント配線基板２０に先の図３（Ｂ）の集積ＩＣ２ｂを実装した場合の上面視図であり、図５（Ｂ）は、本発明の技術的特徴である放電用基板配線が形成されたプリント配線基板２０の部品非実装状態での透過図であり、集積ＩＣ２ｂの下部の配線パターンを示したものである。

図３〜図５で説明される３端子以上の接続端子を有する電子部品２の破壊保護のための放電用基板配線２３は、上述した２端子を有する電子部品１のプリント配線基板２３と同様の考え方および手法を適用できるものであり、詳細説明は省略する。

以下、３端子以上の接続端子を有する電子部品２の破壊保護のための放電用基板配線２３の形成と、上記説明済みである２端子を有する電子部品１の放電用基板配線２３の形成との相違部分の技術について、図４を用いて詳細に説明する。

図４（Ｂ）は、３端子以上の接続端子を有する電子部品２の破壊保護のために形成された放電用基板配線２３ａ、２３ｂが示されている。２端子を有する電子部品１と、３端子以上の接続端子を有する電子部品２との相違点は、基準電位の実装用パッド２２に対して、信号端子の実装用パッド２１の伝導によるサージ・静電気の伝搬が危惧される信号端子が、２端子以上あることである。

図４（Ｂ）のように信号端子の実装用パッド２１が２端子以上存在する場合には、放電用基板配線２３ａ、２３ｂを、以下のようにして形成する。なお、以下の説明では、３端子以上の接続端子を有する電子部品２の基準電位１２以外の信号端子の実装用パッド２１（１）に接続される放電用基板配線２３ｂを例に、説明する。他の信号端子の実装用パッド２１（２）についても、同様である。

図４（Ｂ）において、先端部２４ｂ（１）は、３端子以上の接続端子を有する電子部品２の基準電位１２以外の信号端子の実装用パッド２１（１）から延長して形成された放電用基板配線２３ｂの先端部である。また、先端部２４ｂ（２）は、信号端子の実装用パッド２１（１）以外の信号端子の実装用パッド２１（２）から延長して形成された放電用基板配線２３ｂの先端部である。さらに、先端部２４ａは、基準電位の実装用パッド２２から延長して形成された放電用基板配線２３ａの先端部である。

そして、３端子以上の接続端子を有する電子部品２を用いる場合には、以下のような条件を満たすようにして、３つの先端部２４ａ、２４ｂ（１）、２４ｂ（２）の配置を決定している。
（条件１）先端部２４ｂ（１）は、先端部２４ｂ（２）との空間インピーダンスよりも、先端部２４ａとの空間インピーダンスが低くなるように形成される。
（条件２）先端部２４ｂ（１）は、実装用パッド２１（１）と実装用パッド２１（２）のパッド間の空間インピーダンスよりも、先端部２４ｂ（１）と先端部２４ａとの空間インピーダンスが低くなるように形成される。

実装用パッド２１（１）に接続された先端部２４ｂ（１）、実装用パッド２１（２）に接続された先端部２４ｂ（２）、および実装用パッド２２に接続された先端部２４ａを、上述した条件１、２を満たすように配置、形成することにより、３端子以上の接続端子を有する電子部品２の信号端子間および信号端子の実装用パッド間での放電を防ぐことができる。この結果、伝導によるサージ・静電気放電による電子部品２の破壊を防ぐことが可能である。

図５に示したような集積ＩＣ２ｂに適用するための配線パターンでは、基準電位１２の実装用パッド２２に接続された放電用基板配線２３ａが、上述した条件１、２を満たすために、図５（Ｂ）に示すように、複数の先端部２４ａを有するようにして、対向する先端部２４ｂ（２）間に延長して形成されている。

すなわち、図５（Ｂ）のような配線パターンでは、他の配線パターンとの間で放電を行わせたい箇所として、放電用基板配線２３ａの先端部分だけでなく、放電用基板配線２３ａの中間にも、先端部２４ａが存在している。また、図５（Ｂ）においては、電子部品２ｂの実装用パッド間の最短距離が、Ｌｍｉｎとして示されており、条件２を満たすように設計されることとなる。

次に、先端部２４の形状のバリエーションについて、図面を用いて説明する。図６は、本発明の実施の形態１におけるプリント配線基板で使用される配線の先端部２４の形状を示した図である。より具体的には、先端部２４ａ、２４ｂ、２４ｂ（１）、２４ｂ（２）の好ましい形状例を示したものである。

図６（Ａ）は、円形形状を有する先端部２４（１）を示している。このような円形形状を有する先端部２４(１)を使用することで、伝導によるサージ・静電気が放電し易くなり、放電電圧のバラツキも抑えられ、安定した電圧で放電させることが可能となる。

その他の例として、図６（Ｂ）は、菱形形状を有する先端部２４（２）を示しており、図６（Ｃ）は、鋭角形状を有する先端部２４（３）を示しており、図６（Ｄ）は、Ｔ形形状を有する先端部２４（４）を示している。

このような先端部２４（２）〜２４（４）を採用することによっても、放電用基板配線と先端部とを同一径とするよりかは、放電電圧のバラツキを抑えることができ、安定した電圧で放電させることが可能となる。

上述した内容を整理すると、本願発明によるプリント配線基板は、以下のような技術的特徴および効果を有するものである。
・本発明は、実装される電子部品の少なくとも１つの端子が基準電位（グランド電位）からなる端子であり、この端子をはんだ接続するためのパッドを有するすべてのプリント配線基板に適用することが可能な技術である。

・本発明によれば、基準電位の実装用パッドから、同一電子部品の他端子の実装用パッド方向に、部品の外形寸法を超えない領域内で、プリント配線基板上に放電用基板配線が形成されている。

・このような放電用基板配線を、電子部品の下部に設けることにより、電子部品の周辺に他の信号配線を設けることができるスペースを確保することができ、プリント配線設計の効率向上・製品の小型化が可能となる。

・基準電位の実装用パッドに接続されている放電用基板配線は、同一電子部品の他端子の実装用パッドから、一定の距離を保つように形成される。

・基準電位の実装用パッドに接続された放電用基板配線の先端部と、他端子の実装用パッドとの距離が放電ギャップとなり、他端子に伝導によるサージ・静電気が伝導してきた場合、基準電位の実装用パッドに接続された放電用基板配線の先端部に向かって、一定の電圧を超えると、放電されることにより、電子部品自体を伝導によるサージ・静電気の破壊から防ぐことができる。

・放電ギャップの距離を変化させることにより、放電させたい伝導によるサージ・静電気電圧を調整することも容易である。

・基準電位の実装用パッドに接続された放電用基板配線は、この基準電位の実装用パッドの接続部から極力細い配線として形成されることが好ましい。換言すると、放電用基板配線を太い配線として基準電位の実装用パッドに接続した場合には、同一部品の他端子のパッドとの放熱容量差により、部品実装（リフロー）時に部品の実装の位置ズレが発生し易くなるためであり、パッドの放熱容量に極力影響を与えないように、放電用基板配線を形成することが好ましい。

・基準電位の実装用パッドに接続された放電用基板配線の先端部は、他端子の実装用パッド方向に対し、先端が鋭角もしくは、円形の形状として、放電用基板配線と同一径とならないようにして形成されることが好ましい。このような形状を有することで、伝導によるサージ・静電気が放電し易くなるため、放電電圧のバラツキも抑えられ、安定した電圧で放電させることが可能である。

・放電用基板配線は、基準電位の実装用パッドの電気的接続部から先端部の手前までの配線部について、絶縁保護（レジスト）を施しておくことが好ましい。絶縁保護を行うことにより、部品実装時に基準電位の実装用パッド上のクリームはんだが、リフロー実施時に、放電用基板配線へ流れることがなくなる。この結果、電子部品とプリント配線基板上の実装用パッドとのはんだ接合状態に影響を与えないようにすることが可能となる。

以上のように、本発明は、電子部品を実装するすべてのプリント配線基板配線に対し有効なものであり、プリント配線基板の面積や厚みの増加、伝導によるサージ・静電気放電保護のための部品追加や高耐圧部品の使用によるコストアップを防ぐことが可能である。

さらに、本発明は、プリント配線基板に特殊な加工（スルーホール導体の設置や、基板絶縁層の加工）も不要となるように、電子部品下のパッド間のデッドスペースを利用したものである。このため、スルーホール導体や、放電ギャップを設けるための配線が不要であり、プリント配線基板の設計を容易にするとともに、プリント配線基板の小型化および高密度実装化が可能となる。

１２端子を有する電子部品、１ａチップ抵抗、１ｂチップコンデンサ、１ｃチップダイオード、２３端子以上を有する電子部品、２ａトランジスタ、２ｂ集積ＩＣ、１１信号配線、１２基準電位（グランド電位）、１３はんだ接続パッド、２０プリント配線基板、２１、２１（１）、２１（２）信号端子の実装用パッド（第２の実装用パッド）、２２基準電位の実装用パッド（第１の実装用パッド）、２３、２３ａ、２３ｂ放電用基板配線、２４、２４（１）〜２４（４）、２４ａ、２４ｂ、２４ｂ（１）、２４ｂ（２）先端部、２５絶縁保護（レジスト）、２６はんだ接合部、ΔＧ放電ギャップ。

本発明に係るプリント配線基板は、２端子以上の接続端子を有する電子部品を実装するために、基準電位に接続された第１の実装用パッドと信号配線に接続された第２の実装用パッドをそれぞれ１以上有するプリント配線基板であって、実装される電子部品の投影範囲内において、第１の実装用パッドおよび第２の実装用パッドの少なくとも一方から延長して配設された放電用基板配線をさらに有し、放電用基板配線は、第１の実装用パッドと第２の実装用パッドとが電気的に接続されないように放電ギャップが設けられて配設され、放電ギャップの間隔を所望の値とするように配線パターンを設計することで、第２の実装用パッドに伝搬されてきた伝導によるサージ・静電気の放電電圧を所望の電圧値に調整可能とし、信号配線から伝搬される伝導によるサージ・静電気から電子部品自身の破壊を防ぐものである。

Claims

２端子以上の接続端子を有する電子部品を実装するために、基準電位に接続された第１の実装用パッドと信号配線に接続された第２の実装用パッドをそれぞれ１以上有するプリント配線基板であって、
実装される前記電子部品の投影範囲内において、前記第１の実装用パッドおよび前記第２の実装用パッドの少なくとも一方から延長して配設された放電用基板配線をさらに有し、
前記放電用基板配線は、前記第１の実装用パッドと前記第２の実装用パッドとが電気的に接続されないように放電ギャップが設けられて配設され、前記放電ギャップの間隔を所望の値とするように配線パターンを設計することで、前記第２の実装用パッドに伝搬されてきた伝導によるサージ・静電気の放電電圧を所望の電圧値に調整可能とする
プリント配線基板。
前記放電用基板配線は、他の配線パターンとの間で放電を行わせたい箇所に、前記放電用基板配線の配線パターンと同一径とならないように形成された先端部を有する
請求項１に記載のプリント配線基板。