JP2007227825A - Ｉｃパッケージ、電子制御装置およびインターポーザ基板 - Google Patents

Abstract

【課題】集積回路（ＩＣ）を放電破壊から確実に保護することができるＩＣパッケージ、電子制御装置およびインターポーザ基板を提供する。
【解決手段】ＩＣパッケージ５０においてインターポーザ基板５１にＩＣチップが実装されている。基板５１の下面に第１の放電用導体パターン６３が形成され、導体パターン６３は、瞬時の過電圧が印加される可能性がある半田ボール６１のランド６４から延び、先端が基板側面に露出している。基板５１の下面および上面に第２の放電用導体パターン６５，６７が形成され、導体パターン６５，６７は、一端が接地用半田ボール６２のランド６６と電気的に接続され、かつ、他端が基板側面に露出している。半田ボール６１から導体パターン６５の露出部６３ａと導体パターン６５，６７の露出部６５ａ，６７ａとの間を通して半田ボール６２への放電経路が形成されている。
【選択図】図５

Description

本発明は、ＩＣパッケージ、電子制御装置およびインターポーザ基板に係り、詳しくは、放電破壊から保護する技術に関するものである。

電子制御装置は、その一例として、回路基板と、回路基板に装着されたコネクタと、回路基板に実装されたＩＣパッケージとを備えており、センサ信号やスイッチ信号等をコネクタを介して回路基板側に取り込み、ＩＣパッケージによる処理を行った後に信号をコネクタを介してアクチュエータ側に送るようにしている。

ＩＣパッケージとしてボールグリッドアレイ（ＢＧＡ）を用いた場合においては、ボールグリッドアレイ（ＢＧＡ）の外部端子配置面は図１３に示すように、インターポーザ基板１０１に外部端子としてのボール１０２が多数形成されている。

図１４に示すように、所定のピン（ボール１０２ａ）から隣接する機能ピン（ボール１０２ｃ）への放電による破壊を防ぐために、ボール１０２ａの周辺を、接地用ボール１０２ｂにつながるグランドパターン（ＧＮＤパターン）１１０で囲って、周りのボール（隣接ボール）１０２ｃへ放電しないようにしている。

より詳しく説明するならば、ボールグリッドアレイ（ＢＧＡ）の端子（ボール）はコネクタを介して例えば人が触るスイッチにつながっているため、人が触れた際に生ずる静電気によりボール（印加ピン）１０２ａに印加され、図１５に示すように、隣接するボール１０２ｃへ放電し、インターポーザ基板１０１内の配線を通ってＩＣチップ１２０が破壊する。それを防ぐために、ボール１０２ａの周辺をグランドパターン１１０で囲って隣接するボール１０２ｃへ放電しないようにしている。

特許文献１にはＮＣピン（ノンコネクトピン）の周囲をプリント基板表面に露出して設けられた接地配線で囲む構成が開示されている。ノンコネクトピンに印加された静電ノイズをその接地配線に放電させることにより、隣接する入力ピンへの放電を防止するものである。
特開２００２−１９８４６６号公報

しかし、図１４，１５に示すような対策ではグランドパターン１１０がレジスト１１１（図１５参照）で覆われているため、グランドパターン１１０がレジストで覆われていない場合と比較してレジスト材の誘電率に相当する分抵抗値は高くなり、ボール１０２ａより放電されたエネルギーを十分に吸収することができず完全な対策効果を得ることが難しいと言う問題があった。

また、図１３においてボール１０２（インターポーザ基板１０１に形成されたランド）には、ＩＣチップと電気的に接続されないもの（ノンコネクトピン）も存在する。インターポーザ基板のピン数がＩＣチップの電極パッド数より多い場合や、システム基板への実装時に意図的にノンコネクトピンを設けるなどの場合である。このようなノンコネクトピンが存在する場合において、特許文献１のように、グランドパターン１１０がレジストで覆われていない場合であっても、ＩＣパッケージ内のＩＣチップは、依然、静電破壊されるという問題があった。本願発明者等は静電破壊されたＩＣパッケージを鋭意解析した結果、以下の知見を独自に得ることができた。

ＩＣチップとインターポーザ基板のランドとは、インターポーザ基板に形成された配線を介して電気的に接続されるが、ＩＣチップの静電破壊された入出力部に対応するランドとノンコネクトピン（ランド）とは必ずしも隣接していない。ノンコネクトピンに対して、より離れた位置にあるランドと接続されるＩＣチップの入出力部がＥＳＤ破壊されていた。本願発明者等がさらに解析すると、静電破壊はランド間の相対位置ではなく、インターポーザ基板端部におけるノンコネクトピン（ランド）と接続されるメッキ用配線と他のランドのメッキ用配線との間隔に依存することが判明した。即ち、従来知られていたように、サージ放電はランド間で発生する以上に、インターポーザ基板端部におけるメッキ用配線間で発生しやすい条件が存在することが判明した。この理由として、ボール間隔よりもメッキ用配線間隔が狭い場合には、その放電電圧がより低い状態において放電が発生することが挙げられる。

本発明は、上記問題点に着目してなされたものであり、その目的は、集積回路（ＩＣ）を放電破壊から確実に保護することができるＩＣパッケージ、電子制御装置およびインターポーザ基板を提供することにある。

請求項１に記載の発明は、インターポーザ基板の端子用ボール形成面において、瞬時の過電圧が印加される可能性がある端子用ボールのランドから延び先端が基板側面に露出する第１の放電用導体パターンが形成されるとともに、前記インターポーザ基板の端子用ボール形成面およびそれ以外の導体パターン形成面の少なくとも一方において、一端がインピーダンスの低い端子用ボールのランドと電気的に接続され、かつ他端が基板側面に露出する第２の放電用導体パターンが、基板側面において前記第１の放電用導体パターンと隣接するように形成され、前記瞬時の過電圧が印加される可能性がある端子用ボールから第１の放電用導体パターンにおける基板側面での露出部と第２の放電用導体パターンにおける基板側面での露出部との間を通してインピーダンスの低い端子用ボールへの放電経路が形成されてなるＩＣパッケージをその要旨としている。

請求項２に記載の発明は、ＩＣパッケージでのインターポーザ基板の端子用ボール形成面において、瞬時の過電圧が印加される可能性がある端子用ボールのランドから延び先端が基板側面に露出する第１の放電用導体パターンが形成されるとともに、前記インターポーザ基板の端子用ボール形成面およびそれ以外の導体パターン形成面の少なくとも一方において、一端がインピーダンスの低い端子用ボールのランドと電気的に接続され、かつ他端が基板側面に露出する第２の放電用導体パターンが、基板側面において前記第１の放電用導体パターンと隣接するように形成され、前記瞬時の過電圧が印加される可能性がある端子用ボールから第１の放電用導体パターンにおける基板側面での露出部と第２の放電用導体パターンにおける基板側面での露出部との間を通してインピーダンスの低い端子用ボールへの放電経路が形成されてなる電子制御装置をその要旨としている。

請求項１，２に記載の発明によれば、端子用ボールに対して瞬時の過電圧が印加されると、当該端子用ボールから第１の放電用導体パターンにおける基板側面での露出部と第２の放電用導体パターンにおける基板側面での露出部との間を通してインピーダンスの低い端子用ボールへ放電される。よって、集積回路（ＩＣ）を放電破壊から確実に保護することができる。

請求項３，４に記載のように、第１の放電用導体パターンとして、ランドに半田ボールを接合する際に溶融半田をランドに供給するために用いるメッキ線を使用するとよい。
請求項５に記載の発明は、インピーダンスの低い端子用リードフレームにおけるモールド樹脂にて封止された部位から放電用リードフレームがモールド樹脂から露出するように延設され、瞬時の過電圧が印加される可能性がある端子用リードフレームから前記放電用リードフレームにおけるモールド樹脂からの露出部を通してインピーダンスの低い端子用リードフレームへの放電経路が形成されてなるＩＣパッケージをその要旨としている。

請求項６に記載の発明は、ＩＣパッケージでのインピーダンスの低い端子用リードフレームにおけるモールド樹脂にて封止された部位から放電用リードフレームがモールド樹脂から露出するように延設され、瞬時の過電圧が印加される可能性がある端子用リードフレームから前記放電用リードフレームにおけるモールド樹脂からの露出部を通してインピーダンスの低い端子用リードフレームへの放電経路が形成されてなる電子制御装置をその要旨としている。

請求項５，６に記載の発明によれば、瞬時の過電圧が端子用リードフレームに印加されると、当該端子用リードフレームから放電用リードフレームにおけるモールド樹脂からの露出部を通してインピーダンスの低い端子用リードフレームへ放電される。よって、集積回路（ＩＣ）を放電破壊から確実に保護することができる。

請求項７に記載の発明は、回路基板における一方の面において、各コネクタピンのうちの瞬時の過電圧が印加される可能性があるコネクタピンのランドから延び先端が基板側面に露出する第１の放電用導体パターンが形成されるとともに、前記回路基板における前記一方の面およびそれ以外の導体パターン形成面の少なくとも一方において、一端がインピーダンスの低いコネクタピンのランドと電気的に接続され、かつ他端が基板側面に露出する第２の放電用導体パターンが形成され、前記瞬時の過電圧が印加される可能性があるコネクタピンから第１の放電用導体パターンにおける基板側面での露出部と第２の放電用導体パターンにおける基板側面での露出部との間を通してインピーダンスの低いコネクタピンへの放電経路が形成されてなる電子制御装置をその要旨としている。

請求項７に記載の発明によれば、瞬時の過電圧がコネクタピンに印加されると、当該コネクタピンから第１の放電用導体パターンにおける基板側面での露出部と第２の放電用導体パターンにおける基板側面での露出部との間を通してインピーダンスの低いコネクタピンへ放電される。よって、集積回路（ＩＣ）を放電破壊から確実に保護することができる。

請求項８，９，１０に記載のように、瞬時の過電圧が印加される可能性がある端子やコネクタピンは人が触れるスイッチにつながる端子やコネクタピンであっても、請求項１１，１２，１３に記載のように、瞬時の過電圧が印加される可能性がある端子やコネクタピンは点火機器につながる端子やコネクタピンであっても、請求項１４，１５，１６に記載のように、瞬時の過電圧が印加される可能性がある端子やコネクタピンはＩＣチップへの配線が無いノンコネクト端子やコネクタピンであってもよい。

請求項１７に記載のように、請求項１または５に記載のＩＣパッケージにおいて前記瞬時の過電圧が印加される可能性がある端子は人または製造装置が触れる端子であってもよい。

請求項１８に記載の発明は、インターポーザ基板には、端子用ボールが搭載される複数のランドと、一端が、電極パッドとは接続されないランドと電気的に接続されるとともに他端が前記インターポーザ基板の端面まで延在する第１の放電用導体パターンが形成され、前記インターポーザ基板には、さらに、一端が、電源電位または接地電位が与えられるランドと接続されるとともに他端が前記インターポーザ基板の端面まで延在する第２の放電用導体パターンが基板端面において前記第１の放電用導体パターンと隣接するように形成されてなるＩＣパッケージをその要旨としている。

請求項２３に記載の発明は、端子用ボールが搭載される複数のランド、一端が、電極パッドとは接続されないランドと電気的に接続されるとともに他端が基板端面まで延在する第１の放電用導体パターン、一端が、電源電位または接地電位が与えられるランドと接続されるとともに他端が基板端面まで延在し、かつ基板端面において前記第１の放電用導体パターンと隣接する第２の放電用導体パターンが形成されてなるインターポーザ基板をその要旨とする。

請求項１８，２３に記載の発明によれば、電極パッドとは接続されないランドについての端子用ボールに対して瞬時の過電圧が印加されると、当該端子用ボールから第１の放電用導体パターンにおける基板端面と第２の放電用導体パターンにおける基板端面との間を通して、電源電位または接地電位が与えられるランドについての端子用ボールへ放電される。よって、集積回路（ＩＣ）を放電破壊から確実に保護することができる。

請求項１８に記載のＩＣパッケージにおいて、請求項１９に記載のように、前記第１の放電用導体パターンおよび前記第２の放電用導体パターンは前記インターポーザ基板の同一面に形成されるとともに、前記第２の放電用導体パターンは前記インターポーザ基板の端面において前記第１の放電用導体パターンを挟むように配置されているものとしたり、請求項２０に記載のように、前記インターポーザ基板の表裏両面のうちの一方の面に前記第１の放電用導体パターンが、他方の面に前記第２の放電用導体パターンが形成されるとともに、前記第１の放電用導体パターンおよび前記第２の放電用導体パターンは前記インターポーザ基板の端面において、基板のＩＣチップ実装面から直交する方向から見て少なくとも一部が重なるように配置されているものとしても、請求項２１に記載のように、前記インターポーザ基板は多層配線構造を有し、前記第１の放電用導体パターンは、インターポーザ基板の中間層に形成された第２の放電用導体パターンと前記インターポーザ基板の端面において基板のＩＣチップ実装面から直交する方向から見て少なくとも一部が重なるように配置されている構成としてもよい。

また。請求項２２に記載のように、請求項１９に記載のＩＣパッケージにおいて、前記第２の放電用導体パターンは、前記電極パッドとは接続されない前記ランドを囲むように形成されている構成としてもよい。

（第１の実施の形態）
以下、本発明を具体化した第１の実施形態を図面に従って説明する。
図１は本実施形態における電子制御装置の電気的構成を示す回路図である。当該電子制御装置１０は車載用電子制御装置であって、エンジン制御用電子制御装置である。

図１において、電子制御装置１０はマイクロコンピュータ１１とＡ／Ｄコンバータ１２と入力回路１３，１４と出力回路１５から構成されている。アナログ信号として吸気管圧力信号、冷却水温信号、吸気温信号、Ｏ_２センサ信号が電子制御装置１０に送られ、電子制御装置１０において入力回路１３を介してＡ／Ｄコンバータ１２に送られる。そして、Ａ／Ｄコンバータ１２でアナログ信号がデジタル信号に変換されてマイクロコンピュータ１１に送られる。一方、デジタル信号としてスタータ信号、ニュートラル信号、エアコンスイッチ信号、電気負荷信号、イグニッションスイッチ２１からの信号が電子制御装置１０に送られ、電子制御装置１０において入力回路１４を介してマイクロコンピュータ１１に送られる。マイクロコンピュータ１１は各信号に基づいて各種の演算を実行する。

マイクロコンピュータ１１には出力回路１５を介して、イグナイタ２３やインジェクタを含めた各種のアクチュエータが接続されている。イグナイタ２３にはイグニッションコイル２４が接続されている。そして、マイクロコンピュータ１１は、インジェクタやイグナイタ２３といったアクチュエータを駆動してエンジンを最適な状態で運転させる。具体的には点火動作についてはイグナイタ２３のパワースイッチング素子をオフすることによってイグニッションコイル２４の一次電流を遮断して二次コイルに高電圧を発生させてスパークプラグでの点火動作を行わせる。

図２は電子制御装置１０の斜視図である。なお、図２においては電子制御装置のケースを省略しており、ケース内の構成を示している。
電子制御装置１０は、回路基板３０とコネクタ４０と電子部品５０，９５等を備えている。回路基板３０にはコネクタ４０が装着されている。詳しくは、コネクタピン４１が回路基板３０を貫通する状態で半田付けされている。回路基板３０には、マイコン用ＩＣパッケージ５０と、Ａ／Ｄコンバータ用ＩＣパッケージ９５と、その他の電子部品が実装されている。コネクタ４０にはワイヤによりセンサ、スイッチ、アクチュエータ等が接続される。

マイコン用ＩＣパッケージ５０として小型化に優れたボールグリッドアレイ（ＢＧＡ）を用いており、図３はマイコン用ＩＣパッケージ５０の下面図である。図４はＩＣパッケージ（ボールグリッドアレイ）５０の一部縦断面図である。

図４において、インターポーザ基板５１の下面にはランド５２が複数形成され、ランド５２には端子用ボールとしての半田ボール５３が接合されている。インターポーザ基板５１の下面はレジスト５４にて被覆されている。一方、インターポーザ基板５１の上面には配線５５がパターニングされ、この配線５５はスルーホール５６によりランド５２と電気的に接続されている。インターポーザ基板５１の上面は樹脂膜５７にて被覆され、樹脂膜５７の上にはＩＣチップ５８が配置されている。ＩＣチップ５８は複数の電極パッド５８ａを有している。ＩＣチップ５８の電極パッド５８ａと配線５５とはボンディングワイヤ５９により電気的に接続されている。また、インターポーザ基板５１の上面においてＩＣチップ５８とワイヤ５９は樹脂膜６０にて被覆されている。このようにしてＩＣパッケージ５０においてはインターポーザ基板５１にＩＣチップ５８が実装されている。

図３において、インターポーザ基板５１の端子用ボール形成面（下面）には少なくとも接地用半田ボールを含む複数の半田ボール５３が形成されている。また、図３において、四角形のインターポーザ基板５１の下面での角部の半田ボール６１は瞬時の過電圧が印加される可能性がある端子用ボールである。具体的には例えば、人が触れるスイッチ、詳しくはイグニッションスイッチ２１につながる端子用ボールである。

本実施形態では、この瞬時の過電圧が印加される可能性がある端子用の半田ボール６１としてイグニッションスイッチ（ＩＧＳＷ）２１につながるＩＧＳＷ用半田ボールについて放電破壊対策を講じており、同ＩＧＳＷ用半田ボールからの静電気により集積回路（ＩＣ）が放電破壊するのを防止するように構成している。

以下詳しく説明する。
図５（ａ）は、ＩＣパッケージ（ボールグリッドアレイ）５０の角部における側面図であり、図５（ｂ）はインターポーザ基板５１についての下面図であり、図６は、同じくＩＣパッケージ（ボールグリッドアレイ）５０の角部におけるインターポーザ基板５１についての平面図である。

図５（ｂ）に示すように、インターポーザ基板５１の下面での角部においてインピーダンスの低い端子用ボールとしての接地用半田ボール（ＧＮＤ用ボール）６２がＩＧＳＷ用半田ボール６１の近くに配置されている。

インターポーザ基板５１の端子用ボール形成面（下面）において第１の放電用導体パターン６３が形成されている。この導体パターン６３は、ＩＧＳＷ用半田ボール６１のランド６４から直線的に延び、先端が四角形のインターポーザ基板５１の一辺５１ａでの基板側面に露出している。ここで、第１の放電用導体パターン６３として、ランド６４に半田ボール６１を接合する際に溶融半田をランド６４に供給するために用いるメッキ線を使用している。詳しくは、メッキ線の上面を通じてランド６４上に溶融半田を供給し、その後に、ランド６４上に半田ボール６１を載せて加圧・加熱することによりランド６４に半田ボール６１が接合される。

また、インターポーザ基板５１の端子用ボール形成面（下面）において第２の放電用導体パターン６５が形成されている。この導体パターン６５は、接地用半田ボール６２のランド６６から延び、ＩＧＳＷ用半田ボール６１のランド６４および導体パターン６３の周りを囲うように分岐して延設され、先端がインターポーザ基板５１の一辺５１ａでの基板側面に露出している。つまり、一端が接地用半田ボール６２のランド６６と電気的に接続され、かつ他端が基板側面に露出している。第２の放電用導体パターン６５における基板側面での露出部６５ａと、第１の放電用導体パターン６３における基板側面での露出部６３ａとは接近しており、その距離はｄ１である。第２の放電用導体パターン６５と第１の放電用導体パターン６３はインターポーザ基板５１の端部（側面）において隣接している。

これにより、ＩＧＳＷ用半田ボール（瞬時の過電圧が印加される可能性がある端子用ボール）６１から第１の放電用導体パターン６３における基板側面での露出部６３ａと第２の放電用導体パターン６５における基板側面での露出部６５ａとの間を通して接地用半田ボール６２への放電経路が形成されている。ここで、第２の放電用導体パターン６５として上述のメッキ線を使用している。

また、図６に示すように、インターポーザ基板５１の端子用ボール形成面以外の導体パターン形成面（上面）において、第２の放電用導体パターン６７が形成されている。この導体パターン６７は、一端がスルーホール６８を通じて基板下面の放電用導体パターン６５と電気的に接続され、これにより一端が接地用半田ボール６２のランド６６と電気的に接続されている。また、導体パターン６７の他端がインターポーザ基板５１の一辺５１ａでの基板側面に露出している。第２の放電用導体パターン６７における基板側面での露出部６７ａは、図５（ａ）に示すように第１の放電用導体パターン６３における基板側面での露出部６３ａの真上に位置し（最も接近しており）、その距離はｄ２である。第２の放電用導体パターン６７と第１の放電用導体パターン６３はインターポーザ基板５１の端部（側面）において隣接している。

これにより、ＩＧＳＷ用半田ボール（瞬時の過電圧が印加される可能性がある端子用ボール）６１から第１の放電用導体パターン６３における基板側面での露出部６３ａと第２の放電用導体パターン６７における基板側面での露出部６７ａとの間を通して接地用半田ボール６２への放電経路が形成されている。ここで、第２の放電用導体パターン６７は、メッキ線形成と同時に形成（パターニング）している。

そして、イグニッションスイッチ２１に人が触れる際に生ずる静電気がＩＧＳＷ用半田ボール６１に対して印加されると、ＩＧＳＷ用半田ボール６１から第１の放電用導体パターン６３における基板側面での露出部６３ａと、第２の放電用導体パターン６５における基板側面での露出部６５ａまたは第２の放電用導体パターン６７における基板側面での露出部６７ａとの間を通して接地用半田ボール６２へ放電される。即ち、図５（ｂ）においてＩＧＳＷ用半田ボール６１から、隣接する機能ピンである半田ボール６９，７０に放電されることなく接地用半田ボール６２を通してグランド側に放電される。よって、集積回路（ＩＣ）を放電破壊から確実に保護することができる。

つまり、放電用導体パターン６３，６５，６７はインターポーザ基板側面では樹脂膜（レジスト５４）にて被覆されていないため、基板側面での放電用導体パターン６３，６５，６７部分のインピーダンスは低く、そのため放電しやすく、他の機能ピン（隣接する半田ボール）へ放電することを回避して、隣接端子を通してＩＣが破壊されることを防止することができる。

ここで、図５（ａ），（ｂ）において、第１の放電用導体パターン６３における基板側面での露出部６３ａと第２の放電用導体パターン６５における基板側面での露出部６５ａの距離ｄ１、および、第１の放電用導体パターン６３における基板側面での露出部６３ａと第２の放電用導体パターン６７における基板側面での露出部６７ａの距離ｄ２は、隣接するボール間の距離ｄ３，ｄ４よりも短くなるようにすると（ｄ１＜ｄ３、ｄ２＜ｄ３、ｄ１＜ｄ４、ｄ２＜ｄ４）、より放電させやすい。

また、放電用導体パターン６３，６５として、ランド６４，６６に半田ボール６１，６２を接合する際に溶融半田をランド６４，６６に供給するために用いるメッキ線を使用しており、メッキ線を利用することにより特別な新技術を使わずに容易に静電気対策を行うことが可能である。

なお、第２の放電用導体パターン（６５，６７）については、一端が接地用半田ボール６２のランド６６と電気的に接続され、かつ他端が基板側面に露出するものであり、これをインターポーザ基板５１の端子用ボール形成面（下面）と、その反対面（上面）に設けたが、いずれか一方のみに設けてもよい。

また、ＩＣパッケージのインターポーザ基板５１として単層基板を用いたが、これに代わり、図７に示すように、多層基板を用いてもよい（図７は絶縁層７５ａ，７５ｂ，７５ｃ，７５ｄを積層した４層基板を示す）。

この場合、基板７５の端子形成面において、ＩＧＳＷ用半田ボール６１のランド６４から延び先端が基板側面に露出する第１の放電用導体パターン６３が形成されるとともに、基板７５の端子形成面以外の導体パターン形成面（図７では絶縁層７５ａと絶縁層７５ｂ間）において、一端が接地用半田ボール６２のランド６６と電気的に接続され、かつ、他端が基板側面に露出する第２の放電用導体パターン７６が形成され、ＩＧＳＷ用半田ボール６１から第１の放電用導体パターン６３における基板側面での露出部６３ａと第２の放電用導体パターン７６における基板側面での露出部７６ａを通して接地用半田ボール６２への静電気の放電経路が形成されている。要は、第２の放電用導体パターンは、インターポーザ基板（５１，７５）の端子用ボール形成面およびそれ以外の導体パターン形成面の少なくとも一方において、一端が接地用半田ボール６２のランド６６と電気的に接続され、かつ、他端が基板側面に露出するものであればよい。このとき、第２の放電用導体パターン７６における基板側面での露出部７６ａは、第１の放電用導体パターン６３における基板側面での露出部６３ａの真上に位置して（最も接近して）いるとよい。

また、図５に代わる構成として、図８に示すように、第１の放電用導体パターン６３および第２の放電用導体パターン６７はインターポーザ基板５１の側面（端面）において、基板のＩＣチップ実装面から直交する方向から見て、完全に重なるのではなく一部が重なるように配置してもよい。あるいは、図９に示すように、第１の放電用導体パターン６３および第２の放電用導体パターン６７はインターポーザ基板５１の側面（端面）において、その幅が異なっており、基板のＩＣチップ実装面から直交する方向から見て重なるように配置してもよい。要は、第１の放電用導体パターン６３および第２の放電用導体パターン６７はインターポーザ基板５１の側面（端面）において、基板のＩＣチップ実装面から直交する方向から見て少なくとも一部が重なるように配置されているとよい。これは、図７に示す多層基板を用いる場合における第１の放電用導体パターン６３および第２の放電用導体パターン７６についても同様であり、基板端面において基板のＩＣチップ実装面から直交する方向から見て少なくとも一部が重なるように配置されているとよい。
（第２の実施の形態）
次に、第２の実施形態を、第１の実施形態との相違点を中心に説明する。

第１の実施形態においてはＩＣパッケージにボールグリッドアレイを用いたが、本実施形態においてはＱＦＰ（クワッドフラットパッケージ）を用いており、このＱＦＰに放電破壊対策を講じている。

図１０（ａ）はＱＦＰ８０の平面図であり、図１０（ｂ）は図１０（ａ）のＡ−Ａ線での縦断面図であり、図１０（ｃ）はＱＦＰ８０の側面図である。
ＩＣチップ８１が支持プレート８２上に接着されている。支持プレート８２の下面にはヒートシンク８３が固定されている。インピーダンスの低い端子用リードフレームとしての接地用リードフレーム８４を含む複数の端子用リードフレーム８５と、ＩＣチップ８１とがボンディングワイヤ８６により電気的に接続されている。ＩＣチップ８１がモールド樹脂８７により各端子用リードフレーム８５の一端部が露出する状態で封止されている。

接地用リードフレーム８４におけるモールド樹脂８７にて封止された部位からは放電用リードフレーム８８が延設され（分岐するように形成され）、瞬時の過電圧が印加される可能性がある端子用リードフレームとしてのＩＧＳＷ用リードフレーム８９の両側で分岐し、先端がモールド樹脂８７から露出している。この放電用リードフレーム８８におけるモールド樹脂８７からの露出部８８ａとＩＧＳＷ用リードフレーム８９とは接近している。また、放電用リードフレーム８８の先端部（露出部８８ａ）はモールド樹脂８７の外表面と面一となっている。

これにより、人が触れるスイッチとしてのイグニッションスイッチ２１につながるＩＧＳＷ用リードフレーム８９から放電用リードフレーム８８におけるモールド樹脂８７からの露出部８８ａを通して接地用リードフレーム８４への放電経路が形成されている。

そして、静電気がリードフレーム８９に印加されると、リードフレーム８９から放電用リードフレーム８８におけるモールド樹脂８７からの露出部８８ａを通して接地用リードフレーム８４へ放電される。即ち、リードフレーム８９から、隣接する機能ピンであるリードフレーム９０に放電されることなく接地用リードフレーム８４を通してグランド側に放電される。よって、集積回路（ＩＣ）を放電破壊から確実に保護することができる。

ここで、図１０（ａ）において、放電用リードフレーム８８におけるモールド樹脂８７からの露出部８８ａとＩＧＳＷ用リードフレーム８９の距離ｄ１１は、隣接するリードフレーム間の距離ｄ１２よりも短くなるようにすると（ｄ１１＜ｄ１２）、より放電させやすい。
（第３の実施の形態）
次に、第３の実施形態を、第１の実施形態との相違点を中心に説明する。

第１，２の実施形態においてはＩＣパッケージに対し放電破壊対策を講じた場合について説明したが、本実施形態においては、電子制御装置１０の回路基板（マザーボード）３０に放電破壊対策を講じている。

図１１（ａ）は回路基板３０の平面図であり、図１１（ｂ）は図１１（ａ）のＡ−Ａ線での縦断面図である。
コネクタ４０において、コネクタボディ４２に複数のコネクタピン４１が貫通する状態で支持され、かつ、コネクタピン４１には接地用コネクタピン４３を含んでいる。つまり、コネクタ４０は、インピーダンスの低いコネクタピンとしての接地用コネクタピン４３を含む複数のコネクタピン４１を有している。

図１１（ｂ）に示すように、回路基板３０は、絶縁性板材３１の上面に配線としての導体３２がパターニングされている。絶縁性板材３１の上面は樹脂膜３３にて被覆されるとともに絶縁性板材３１の下面は樹脂膜３４にて被覆されている。回路基板３０（絶縁性板材３１）にはコネクタ４０のコネクタピン４１が貫通する状態で半田付けされている。図２，４を用いて説明したように、回路基板３０にはＩＣパッケージ５０が実装され、ＩＣパッケージ５０にはＩＣチップ５８が内蔵されている。

図１２（ａ）はコネクタピンが貫通支持された状態での回路基板３０の平面図であり、図１２（ｂ）は図１２（ａ）のＡ−Ａ線での縦断面図であり、図１２（ｃ）は回路基板３０の側面図である。

図１２において、各コネクタピンのうちのコネクタピン４４は人が触れるスイッチ（イグニッションスイッチ２１）につながるコネクタピンである。回路基板３０（絶縁性板材３１）の上面には第１の放電用導体パターン３５が形成されている。この導体パターン３５は、ＩＧＳＷ用コネクタピン（瞬時の過電圧が印加される可能性があるコネクタピン）４４のランド３６から直線的に延び、先端が四角形の回路基板３０の一辺３０ａでの基板側面に露出している。

また、回路基板３０（絶縁性板材３１）の上面において第２の放電用導体パターン３７が形成されている。この導体パターン３７は、接地用コネクタピン４３のランド３８から延び、先端が回路基板３０の一辺３０ａでの基板側面に露出している。つまり、一端が接地用コネクタピン４３のランド３８と電気的に接続され、かつ他端が基板側面に露出している。第２の放電用導体パターン３７における基板側面での露出部３７ａと、第１の放電用導体パターン３５における基板側面での露出部３５ａとは接近しており、その距離をｄ２１としている。

これにより、ＩＧＳＷ用コネクタピン４４から第１の放電用導体パターン３５における基板側面での露出部３５ａと第２の放電用導体パターン３７における基板側面での露出部３７ａとの間を通して接地用コネクタピン４３への放電経路が形成されている。

そして、ＩＧＳＷ用コネクタピン４４に静電気が印加されると、コネクタピン４４から第１の放電用導体パターン３５における基板側面での露出部３５ａと第２の放電用導体パターン３７における基板側面での露出部３７ａとの間を通して接地用コネクタピン４３へ放電される。即ち、図１２においてＩＧＳＷ用コネクタピン４４から、隣接する機能ピンであるコネクタピン４５に放電されることなく接地用コネクタピン４３を通してグランド側に放電される。よって、集積回路（ＩＣ）を放電破壊から確実に保護することができる。

ここで、図１２において、第１の放電用導体パターン３５における基板側面での露出部３５ａと第２の放電用導体パターン３７における基板側面での露出部３７ａの距離ｄ２１は、隣接するコネクタピン（図１２のピン４４〜ピン４５）間の距離ｄ２２よりも短くなるようにすると（ｄ２１＜ｄ２２）、より放電させやすい。

なお、回路基板３０として図７を用いて説明したように多層基板を用いてもよく、要は、第２の放電用導体パターン３７は、回路基板３０における一方の面（図１２では上面）およびそれ以外の導体パターン形成面の少なくとも一方において、一端がインピーダンスの低いコネクタピン４３のランド３８と電気的に接続され、かつ他端が基板側面に露出するものであればよい。

前記第１〜３の各実施形態は以下のように変更してもよい。
前記実施形態では、ＩＣパッケージにおけるインピーダンスの低い端子として接地用端子（グランド端子）を用いたが、電源端子等のグランド端子以外の端子を用いてもよい。コネクタのコネクタピンについても同様であり、接地用コネクタピンに代わり電源ピン等を用いてもよい。

ＩＣパッケージにおける瞬時の過電圧が印加される可能性がある端子は人が触れるスイッチにつながる端子であり、具体的にはイグニッションスイッチにつながる端子に適用したが、これに限ることなく、イグニッションスイッチ以外の他のスイッチにつながる端子に適用してもよい。コネクタのコネクタピンについても同様であり、イグニッションスイッチ以外の他のスイッチにつながるコネクタピンに適用してもよい。

また、ＩＣパッケージにおける瞬時の過電圧が印加される可能性がある端子は点火機器（図１のイグナイタ２３）につながる端子であってもよい。より詳しくは、図１において、イグニッションコイル２４の一次電流を遮断して二次コイルに高電圧を発生させる際のサージ電圧が出力回路１５とイグナイタ２３との間の信号線に入り易いときに有用となる。コネクタのコネクタピンについても同様であり、瞬時の過電圧が印加される可能性があるコネクタピンは点火機器（イグナイタ２３）につながるコネクタピンであってもよい。

さらに、ＩＣパッケージにおける瞬時の過電圧が印加される可能性がある端子はＩＣチップ５８，８１への配線が無いノンコネクト端子（ＮＣ端子）であってもよい。ＮＣ端子はＩＣチップへの配線が無いためインピーダンスが高くなり、静電気を受けた場合に隣接端子へ放電しやすく、このＮＣ端子に対し対策を講じることで静電気による破壊を防止することができる。コネクタのコネクタピンについても同様であり、瞬時の過電圧が印加される可能性があるコネクタピンはＩＣチップ５８への配線が無いコネクタピンであってもよい。

このように瞬時の過電圧が印加される可能性がある端子は人が触れる端子であっても、さらには製造装置が触れる端子であってもよい。
ＮＣ端子を有する場合において放電破壊から保護するための具体的構成について、以下言及する。

図５，６，７において符号６１のボール（符号６４のランド）をＮＣ端子とし、符号６２のボール（符号６６のランド）を接地または電源端子とする。
よって、図５において、インターポーザ基板５１に、複数の電極パッド（５８ａ）を有するＩＣチップ５８が実装されたＩＣパッケージ５０であって、インターポーザ基板５１には、端子用ボール６１，６２が搭載される複数のランド６４，６６と、一端が、電極パッド（５８ａ）とは接続されないランド６４と電気的に接続されるとともに他端がインターポーザ基板５１の端面まで延在する第１の放電用導体パターン６３が形成され、インターポーザ基板５１には、さらに、一端が、電源電位または接地電位が与えられるランド６６と接続されるとともに他端がインターポーザ基板５１の端面まで延在する第２の放電用導体パターン６５，６７が基板端面において第１の放電用導体パターン６３と隣接するように形成されている。また、図５に示すように、複数の電極パッド（５８ａ）を有するＩＣチップ５８が実装されたインターポーザ基板５１であって、端子用ボール６１，６２が搭載される複数のランド６４，６６、一端が、電極パッド（５８ａ）とは接続されないランド６４と電気的に接続されるとともに他端が基板端面まで延在する第１の放電用導体パターン６３、一端が、電源電位または接地電位が与えられるランド６６と接続されるとともに他端が基板端面まで延在し、かつ基板端面において第１の放電用導体パターン６３と隣接する第２の放電用導体パターン６５，６７が形成されている。

これら構成により、電極パッド（５８ａ）とは接続されないランド６４についての端子用ボール６１に対して瞬時の過電圧が印加されると、当該端子用ボール６１から第１の放電用導体パターン６３における基板端面と第２の放電用導体パターン６５，６７における基板端面との間を通して、電源電位または接地電位が与えられるランド６６についての端子用ボール６２へ放電される。よって、集積回路（ＩＣ）を放電破壊から確実に保護することができる。

ここで、第１の放電用導体パターン６３および第２の放電用導体パターン６５は、図５に示すように、インターポーザ基板５１の同一面に形成されるとともに、第２の放電用導体パターン６５はインターポーザ基板５１の端面において第１の放電用導体パターン６３を挟むように配置されている。また、第２の放電用導体パターン６５は、電極パッド（５８ａ）とは接続されないランド６４を略囲むように形成されている。

また、図５，８，９に示すように、インターポーザ基板５１の表裏両面のうちの一方の面に第１の放電用導体パターン６３が、他方の面に第２の放電用導体パターン６７が形成されるとともに、第１の放電用導体パターン６３および第２の放電用導体パターン６７はインターポーザ基板５１の端面において、基板のＩＣチップ実装面から直交する方向から見て少なくとも一部が重なるように配置されている。

また、図７に示すように、インターポーザ基板（７５）は多層配線構造を有し、第１の放電用導体パターン６３は、インターポーザ基板の中間層に形成された第２の放電用導体パターン７６とインターポーザ基板（７５）の端面において基板のＩＣチップ実装面から直交する方向から見て少なくとも一部が重なるように配置されている。

実施形態における電子制御装置の電気的構成を示す回路図。 電子制御装置の斜視図。 マイコン用ＩＣパッケージの下面図。 第１の実施形態におけるＩＣパッケージ（ボールグリッドアレイ）の一部縦断面図。 （ａ）はＩＣパッケージ（ボールグリッドアレイ）の角部における側面図、（ｂ）はインターポーザ基板についての下面図。 ＩＣパッケージ（ボールグリッドアレイ）の角部におけるインターポーザ基板についての平面図。 ＩＣパッケージのインターポーザ基板として多層基板を用い場合の縦断面図。 （ａ）はＩＣパッケージ（ボールグリッドアレイ）の角部における側面図、（ｂ）はインターポーザ基板についての下面図。 （ａ）はＩＣパッケージ（ボールグリッドアレイ）の角部における側面図、（ｂ）はインターポーザ基板についての下面図。 （ａ）は第２の実施形態におけるＱＦＰの平面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図、（ｃ）はＱＦＰの側面図。 （ａ）は第３の実施形態における回路基板の平面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図。 （ａ）は第３の実施形態における回路基板の平面図、（ｂ）は（ａ）のＡ−Ａ線での縦断面図、（ｃ）は回路基板の側面図。 背景技術を説明するためのボールグリッドアレイの外部端子配置図。 背景技術を説明するためのボールグリッドアレイの外部端子配置図。 背景技術を説明するためのボールグリッドアレイの縦断面図。

符号の説明

２３…イグナイタ、２４…イグニッションコイル、３０…回路基板、３５…第１の放電用導体パターン、３５ａ…露出部、３６…ランド、３７…第２の放電用導体パターン、３７ａ…露出部、３８…ランド、４０…コネクタ、４１…コネクタピン、４３…接地用コネクタピン、４４…ＩＧＳＷ用コネクタピン、５０…マイコン用ＩＣパッケージ、５１…インターポーザ基板、５３…半田ボール、５８…ＩＣチップ、６１…ＩＧＳＷ用半田ボール、６２…接地用半田ボール、６３…第１の放電用導体パターン、６３ａ…露出部、６４…ランド、６５…第２の放電用導体パターン、６５ａ…露出部、６６…ランド、６７…第２の放電用導体パターン、６７ａ…露出部、８０…ＱＦＰ、８１…ＩＣチップ、８４…接地用リードフレーム、８５…端子用リードフレーム、８７…モールド樹脂、８８…放電用リードフレーム、８８ａ…露出部、８９…ＩＧＳＷ用リードフレーム。

Claims (23)

1. インターポーザ基板（５１）に、複数の電極パッド（５８ａ）を有するＩＣチップ（５８）が実装されるとともに、前記インターポーザ基板（５１）の一方の面に、少なくとも、インピーダンスの低い端子用ボール（６２）を含む複数の端子用ボール（５３）がランド（６４，６６）を介して形成されたＩＣパッケージ（５０）であって、
   前記インターポーザ基板（５１）の端子用ボール形成面において、瞬時の過電圧が印加される可能性がある端子用ボール（６１）のランド（６４）から延び先端が基板側面に露出する第１の放電用導体パターン（６３）が形成されるとともに、前記インターポーザ基板（５１）の端子用ボール形成面およびそれ以外の導体パターン形成面の少なくとも一方において、一端がインピーダンスの低い端子用ボール（６２）のランド（６６）と電気的に接続され、かつ他端が基板側面に露出する第２の放電用導体パターン（６５，６７）が、基板側面において前記第１の放電用導体パターン（６３）と隣接するように形成され、前記瞬時の過電圧が印加される可能性がある端子用ボール（６１）から第１の放電用導体パターン（６３）における基板側面での露出部（６３ａ）と第２の放電用導体パターン（６５，６７）における基板側面での露出部（６５ａ，６７ａ）との間を通してインピーダンスの低い端子用ボール（６２）への放電経路が形成されてなることを特徴とするＩＣパッケージ。
2. 回路基板（３０）と、
   前記回路基板（３０）に装着されたコネクタ（４０）と、
   インターポーザ基板（５１）に、複数の電極パッド（５８ａ）を有するＩＣチップ（５８）が実装されるとともに、前記インターポーザ基板（５１）の一方の面に、少なくとも、インピーダンスの低い端子用ボール（６２）を含む複数の端子用ボール（５３）がランド（６４，６６）を介して形成されており、前記回路基板（３０）に実装されたＩＣパッケージ（５０）と、
   を備えた電子制御装置であって、
   前記ＩＣパッケージ（５０）でのインターポーザ基板（５１）の端子用ボール形成面において、瞬時の過電圧が印加される可能性がある端子用ボール（６１）のランド（６４）から延び先端が基板側面に露出する第１の放電用導体パターン（６３）が形成されるとともに、前記インターポーザ基板（５１）の端子用ボール形成面およびそれ以外の導体パターン形成面の少なくとも一方において、一端がインピーダンスの低い端子用ボール（６２）のランド（６６）と電気的に接続され、かつ他端が基板側面に露出する第２の放電用導体パターン（６５，６７）が、基板側面において前記第１の放電用導体パターン（６３）と隣接するように形成され、前記瞬時の過電圧が印加される可能性がある端子用ボール（６１）から第１の放電用導体パターン（６３）における基板側面での露出部（６３ａ）と第２の放電用導体パターン（６５，６７）における基板側面での露出部（６５ａ，６７ａ）との間を通してインピーダンスの低い端子用ボール（６２）への放電経路が形成されてなることを特徴とする電子制御装置。
3. 前記第１の放電用導体パターン（６３）として、ランド（６４）に半田ボール（６１）を接合する際に溶融半田をランド（６４）に供給するために用いるメッキ線を使用したことを特徴とする請求項１に記載のＩＣパッケージ。
4. 前記第１の放電用導体パターン（６３）として、ランド（６４）に半田ボール（６１）を接合する際に溶融半田をランド（６４）に供給するために用いるメッキ線を使用したことを特徴とする請求項２に記載の電子制御装置。
5. ＩＣチップ（８１）が、モールド樹脂（８７）により、インピーダンスの低い端子用リードフレーム（８４）を含む複数の端子用リードフレーム（８５）の一端部が露出する状態で封止されたＩＣパッケージ（８０）であって、
   インピーダンスの低い端子用リードフレーム（８４）におけるモールド樹脂（８７）にて封止された部位から放電用リードフレーム（８８）がモールド樹脂（８７）から露出するように延設され、瞬時の過電圧が印加される可能性がある端子用リードフレーム（８９）から前記放電用リードフレーム（８８）におけるモールド樹脂（８７）からの露出部（８８ａ）を通してインピーダンスの低い端子用リードフレーム（８４）への放電経路が形成されてなることを特徴とするＩＣパッケージ。
6. 回路基板（３０）と、
   前記回路基板（３０）に装着されたコネクタ（４０）と、
   ＩＣチップ（８１）が、モールド樹脂（８７）により、インピーダンスの低い端子用リードフレーム（８４）を含む複数の端子用リードフレーム（８５）の一端部が露出する状態で封止されており、前記回路基板（３０）に実装されたＩＣパッケージ（８０）と、
   を備えた電子制御装置であって、
   ＩＣパッケージ（８０）でのインピーダンスの低い端子用リードフレーム（８４）におけるモールド樹脂（８７）にて封止された部位から放電用リードフレーム（８８）がモールド樹脂（８７）から露出するように延設され、瞬時の過電圧が印加される可能性がある端子用リードフレーム（８９）から前記放電用リードフレーム（８８）におけるモールド樹脂（８７）からの露出部（８８ａ）を通してインピーダンスの低い端子用リードフレーム（８４）への放電経路が形成されてなることを特徴とする電子制御装置。
7. 回路基板（３０）と、
   インピーダンスの低いコネクタピン（４３）を含む複数のコネクタピン（４１）を有しており、前記回路基板（３０）に装着されたコネクタ（４０）と、
   ＩＣチップ（５８）が内蔵されており、前記回路基板（３０）に実装されたＩＣパッケージ（５０）と、
   を備えた電子制御装置であって、
   前記回路基板（３０）における一方の面において、前記各コネクタピン（４１）のうちの瞬時の過電圧が印加される可能性があるコネクタピン（４４）のランド（３６）から延び先端が基板側面に露出する第１の放電用導体パターン（３５）が形成されるとともに、前記回路基板（３０）における前記一方の面およびそれ以外の導体パターン形成面の少なくとも一方において、一端がインピーダンスの低いコネクタピン（４３）のランド（３８）と電気的に接続され、かつ他端が基板側面に露出する第２の放電用導体パターン（３７）が形成され、前記瞬時の過電圧が印加される可能性があるコネクタピン（４４）から第１の放電用導体パターン（３５）における基板側面での露出部（３５ａ）と第２の放電用導体パターン（３７）における基板側面での露出部（３７ａ）との間を通してインピーダンスの低いコネクタピン（４３）への放電経路が形成されてなることを特徴とする電子制御装置。
8. 前記瞬時の過電圧が印加される可能性がある端子は人が触れるスイッチにつながる端子である請求項１または５に記載のＩＣパッケージ。
9. 前記瞬時の過電圧が印加される可能性がある端子は人が触れるスイッチにつながる端子である請求項２または６に記載の電子制御装置。
10. 前記瞬時の過電圧が印加される可能性があるコネクタピン（４４）は人が触れるスイッチにつながるコネクタピンである請求項７に記載の電子制御装置。
11. 前記瞬時の過電圧が印加される可能性がある端子は点火機器（２３）につながる端子である請求項１または５に記載のＩＣパッケージ。
12. 前記瞬時の過電圧が印加される可能性がある端子は点火機器（２３）につながる端子である請求項２または６に記載の電子制御装置。
13. 前記瞬時の過電圧が印加される可能性があるコネクタピン（４４）は点火機器（２３）につながるコネクタピンである請求項７に記載の電子制御装置。
14. 前記瞬時の過電圧が印加される可能性がある端子はＩＣチップ（５８，８１）への配線が無いノンコネクト端子である請求項１または５に記載のＩＣパッケージ。
15. 前記瞬時の過電圧が印加される可能性がある端子はＩＣチップ（５８，８１）への配線が無いノンコネクト端子である請求項２または６に記載の電子制御装置。
16. 前記瞬時の過電圧が印加される可能性があるコネクタピン（４４）はＩＣチップ（５８）への配線が無いコネクタピンである請求項７に記載の電子制御装置。
17. 前記瞬時の過電圧が印加される可能性がある端子は人または製造装置が触れる端子である請求項１または５に記載のＩＣパッケージ。
18. インターポーザ基板（５１）に、複数の電極パッド（５８ａ）を有するＩＣチップ（５８）が実装されたＩＣパッケージ（５０）であって、
    前記インターポーザ基板（５１）には、端子用ボール（６１，６２）が搭載される複数のランド（６４，６６）と、一端が、前記電極パッド（５８ａ）とは接続されないランド（６４）と電気的に接続されるとともに他端が前記インターポーザ基板（５１）の端面まで延在する第１の放電用導体パターン（６３）が形成され、前記インターポーザ基板（５１）には、さらに、一端が、電源電位または接地電位が与えられるランド（６６）と接続されるとともに他端が前記インターポーザ基板（５１）の端面まで延在する第２の放電用導体パターン（６５，６７）が基板端面において前記第１の放電用導体パターン（６３）と隣接するように形成されてなることを特徴とするＩＣパッケージ。
19. 前記第１の放電用導体パターン（６３）および前記第２の放電用導体パターン（６５）は前記インターポーザ基板（５１）の同一面に形成されるとともに、前記第２の放電用導体パターン（６５）は前記インターポーザ基板（５１）の端面において前記第１の放電用導体パターン（６３）を挟むように配置されていることを特徴とする請求項１８に記載のＩＣパッケージ。
20. 前記インターポーザ基板（５１）の表裏両面のうちの一方の面に前記第１の放電用導体パターン（６３）が、他方の面に前記第２の放電用導体パターン（６７）が形成されるとともに、前記第１の放電用導体パターン（６３）および前記第２の放電用導体パターン（６７）は前記インターポーザ基板（５１）の端面において、基板のＩＣチップ実装面から直交する方向から見て少なくとも一部が重なるように配置されていることを特徴とする請求項１８に記載のＩＣパッケージ。
21. 前記インターポーザ基板は多層配線構造を有し、前記第１の放電用導体パターン（６３）は、インターポーザ基板の中間層に形成された第２の放電用導体パターン（７６）と前記インターポーザ基板の端面において基板のＩＣチップ実装面から直交する方向から見て少なくとも一部が重なるように配置されていることを特徴とする請求項１８に記載のＩＣパッケージ。
22. 前記第２の放電用導体パターン（６５）は、前記電極パッド（５８ａ）とは接続されないランド（６４）を囲むように形成されていることを特徴とする請求項１９に記載のＩＣパッケージ。
23. 複数の電極パッド（５８ａ）を有するＩＣチップ（５８）が実装されたインターポーザ基板（５１）であって、
    端子用ボール（６１，６２）が搭載される複数のランド（６４，６６）、一端が、前記電極パッド（５８ａ）とは接続されないランド（６４）と電気的に接続されるとともに他端が基板端面まで延在する第１の放電用導体パターン（６３）、一端が、電源電位または接地電位が与えられるランド（６６）と接続されるとともに他端が基板端面まで延在し、かつ基板端面において前記第１の放電用導体パターン（６３）と隣接する第２の放電用導体パターン（６５，６７）が形成されてなることを特徴とするインターポーザ基板。

Images