JP2015088539A - 半導体パッケージ、および、これを実装する配線基板 - Google Patents

半導体パッケージ、および、これを実装する配線基板 Download PDF

Info

Publication number
JP2015088539A
JP2015088539A JP2013224076A JP2013224076A JP2015088539A JP 2015088539 A JP2015088539 A JP 2015088539A JP 2013224076 A JP2013224076 A JP 2013224076A JP 2013224076 A JP2013224076 A JP 2013224076A JP 2015088539 A JP2015088539 A JP 2015088539A
Authority
JP
Japan
Prior art keywords
external connection
wiring
substrate
connection terminals
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013224076A
Other languages
English (en)
Inventor
敏久 山本
Toshihisa Yamamoto
敏久 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2013224076A priority Critical patent/JP2015088539A/ja
Priority to DE201410114296 priority patent/DE102014114296A1/de
Priority to US14/521,609 priority patent/US9184146B2/en
Priority to CN201410592358.8A priority patent/CN104576561A/zh
Publication of JP2015088539A publication Critical patent/JP2015088539A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】配線基板に実装したとき、任意のパッドから表面配線を他のパッドに接触させることなく容易に引き出すことが可能な半導体パッケージを提供する。
【解決手段】封止体１２はチップ１１を覆う。外部接続端子１３は、チップ１１に接続するとともに封止体１２の一方の面から露出し、封止体１２の一方の面において格子状に配置されるよう複数設けられている。封止体１２の一方の面には、全ての外部接続端子１３に関し、一の外部接続端子１３から見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他の外部接続端子１３が配置されていないことを特徴とする。
【選択図】図８

Description

本発明は、半導体パッケージ、および、これを実装する配線基板に関し、特に半導体パッケージの外部接続端子および配線基板のパッドの配置に関する。
従来、複数の外部接続端子を有する半導体パッケージ、および、これを実装する配線基板が知られている。例えば特許文献１には、格子状に配置された複数の外部接続端子を有するＢＧＡ（Ball Grid Array）型の半導体パッケージを実装する配線基板が開示されている。
特開２００３−１８８５０８号公報
特許文献１の半導体パッケージでは、封止体の一方の面に格子状に配置される複数の外部接続端子のうち前記格子の最外周の正方形上に配置される外部接続端子以外の外部接続端子は、いずれも、自身から見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向の所定範囲内に他の外部接続端子が配置されるよう設けられている（特許文献１の図３参照）。また、特許文献１の配線基板では、基板に、半導体パッケージの外部接続端子のそれぞれに対応するよう格子状に複数のパッドが設けられている。ここで、複数のパッドのうち前記格子の最外周の正方形上に配置されるパッド以外のパッドは、いずれも、自身から見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向の所定範囲内に他のパッドが配置されるよう設けられている（特許文献１の図２参照）。また、複数のパッドのうち前記格子の最外周の正方形上に配置されるパッド以外のパッドからは、他のパッド間を通るよう半導体パッケージ設置領域の外側へ配線が引き出されている。また、複数のパッドのうち半導体パッケージ設置領域の中央に位置するパッドから引き出された配線は、他のパッド間に形成されるビアに接続するよう設けられている。
上述した特許文献１の配線基板では、複数のパッドが格子状に密集して配置される構成のため、隣り合うパッド間の隙間長さの最小値は所定の大きさ以下に設定されている。そのため、配線基板の表層銅箔が所定以上で配線の幅が大きい場合、パッドに接触しないようパッド間を経由して配線を引き出すこと、および、パッドに接触しないようパッド間にビアを形成することは困難である。配線またはビアがパッドに接触した場合、あるいは、配線またはビアとパッドとの間に所定の大きさ以上の隙間を確保できない場合、配線を流れる半導体パッケージの入出力信号の信頼性が低下するおそれがある。
本発明は、上述の問題に鑑みてなされたものであり、その目的は、配線基板に実装したとき、任意のパッドから表面配線を他のパッドに接触させることなく容易に引き出すことが可能な半導体パッケージ、および、配線基板を提供することにある。
本発明の半導体パッケージは、チップと封止体と外部接続端子とを備えている。封止体はチップを覆う。外部接続端子は、チップに接続するとともに封止体の一方の面から露出し、封止体の一方の面において格子状に配置されるよう複数設けられている。
本発明では、封止体の一方の面には、全ての外部接続端子に関し、一の外部接続端子から見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他の外部接続端子が配置されていないことを特徴とする。
ここで、本発明の半導体パッケージを配線基板に実装する場合を考える。本発明の半導体パッケージを実装する配線基板は、基板とパッドと表面配線とを備えることとする。この配線基板において、基板は、一方の面に半導体パッケージが実装される。パッドは、外部接続端子に対応するよう基板の一方の面に複数設けられ、外部接続端子が電気的に接続される。表面配線は、一端がパッドに電気的に接続するよう基板の一方の面に設けられる。
また、基板の一方の面には、全てのパッドに関し、一のパッドから見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他のパッドが配置されない領域である特定領域が形成されている。このような配線基板に、本発明の半導体パッケージを実装する場合、表面配線を特定領域または特定領域近傍に設けることにより、任意のパッドから表面配線を他のパッドに接触させることなく容易に引き出すことができる。
このように、封止体の一方の面における外部接続端子の配置を工夫した本発明の半導体パッケージであれば、実装する配線基板において任意のパッドから表面配線を他のパッドに接触させることなく容易に引き出すことができ、表面配線を流れる半導体パッケージの入出力信号の信頼性を確保することができる。
本発明の第１実施形態による配線基板に実装される半導体パッケージを示す図。 図１を矢印ＩＩ方向から見た図。 本発明の第１実施形態による配線基板の半導体パッケージ近傍を示す図。 図３のＩＶ−ＩＶ線断面図。 本発明の第１実施形態による配線基板を示す図。 本発明の第１実施形態による配線基板を備える回転電機を示す図。 本発明の第１実施形態による配線基板を備える回転電機を電動パワーステアリング装置に適用した状態を示す模式図。 図１にＶＩＩＩで示す範囲の部分拡大図。 （Ａ）は図３にＩＸで示す範囲の部分拡大図、（Ｂ）は（Ａ）のＢ−Ｂ線断面図。 本発明の第２実施形態による配線基板に実装される半導体パッケージを示す図。 本発明の第２実施形態による配線基板の半導体パッケージ近傍を示す図。 本発明の第３実施形態による配線基板に実装される半導体パッケージを示す図。 本発明の第３実施形態による配線基板の半導体パッケージ近傍を示す図。 本発明の第４実施形態による配線基板に実装される半導体パッケージを示す図。 本発明の第４実施形態による配線基板の半導体パッケージ近傍を示す図。
以下、本発明の複数の実施形態による半導体パッケージ、および、これを実装する配線基板を図面に基づき説明する。なお、複数の実施形態において実質的に同一の構成部位には同一の符号を付し、説明を省略する。また、図面の記載が煩雑になることを避けるため、１つの図において同一の部材または部位等には、複数のうち１つ、または、数個のみに符号を付す場合がある。
（第１実施形態）
本発明の第１実施形態による半導体パッケージ、および、これを実装する配線基板を図１〜５に示し、さらに、これを用いた回転電機を図６に示す。
回転電機２は、電力を供給されることにより駆動し、例えば車両のステアリング操作をアシストするための電動パワーステアリング装置に採用される。
図７は、電動パワーステアリング装置１０９を備えたステアリングシステム１００の全体構成を示すものである。電動パワーステアリング装置１０９には、ハンドル１０１に接続されたステアリングシャフト１０２にトルクセンサ１０４が設けられている。トルクセンサ１０４は、運転者からハンドル１０１を経由してステアリングシャフト１０２に入力される操舵トルクを検出する。
ステアリングシャフト１０２の先端にはピニオンギア１０６が設けられており、ピニオンギア１０６はラック軸１０７に噛み合っている。ラック軸１０７の両端には、タイロッド等を介して一対の車輪１０８が回転可能に連結されている。
これにより、運転者がハンドル１０１を回転させると、ハンドル１０１に接続されたステアリングシャフト１０２が回転し、ステアリングシャフト１０２の回転運動は、ピニオンギア１０６によってラック軸１０７の直線運動に変換され、ラック軸１０７の直線運動変位に応じた角度について一対の車輪１０８が操舵される。
電動パワーステアリング装置１０９は、操舵アシストトルクを発生する回転電機２、および、当該回転電機２の回転を減速してステアリングシャフト１０２に伝える減速ギア１０３等を備える。本実施形態では、回転電機２は、減速ギア１０３のハウジング１１０に取り付けられている。
回転電機２は、例えば３相駆動型のブラシレスモータであり、バッテリ１１１から電力を供給されることにより駆動する。回転電機２は、駆動対象としての減速ギア１０３を正逆回転させる。電動パワーステアリング装置１０９は、上述のトルクセンサ１０４、および、車速を検出する車速センサ１０５を含む。
この構成により、電動パワーステアリング装置１０９は、トルクセンサ１０４および車速センサ１０５等からの信号に基づき、ハンドル１０１の操舵を補助するための操舵アシストトルクを回転電機２から発生し、減速ギア１０３を経由してステアリングシャフト１０２に伝達する。このように、本実施形態では、電動パワーステアリング装置１０９は、コラムアシスト型の電動パワーステアリング装置である。
図６に示すように、回転電機２は、モータケース３、ステータ４、巻線５、ロータ６、シャフト７、出力端８およびカバー９等を備えている。
モータケース３は、例えば金属等により有底筒状に形成されている。ステータ４は、例えば鉄等の金属により略円筒状に形成されている。ステータ４は、モータケース３と同軸になるようモータケース３の内側に設けられている。ステータ４は、モータケース３に対し相対回転不能に設けられている。
巻線５は、例えば銅等の金属により形成され、ステータ４に巻き回されている。ロータ６は、例えば鉄等の金属により略円筒状に形成されている。ロータ６の外壁には、図示しない磁石が設けられている。ロータ６は、ステータ４と同軸になるようステータ４の内側に設けられている。
シャフト７は、例えば金属により棒状に形成され、ロータ６の中心に、ロータ６と一体に設けられている。シャフト７は、モータケース３により、回転可能に支持されている。これにより、ロータ６は、シャフト７とともにステータ４の内側で回転可能である。
出力端８は、例えば金属により形成され、シャフト７と一体に回転可能に、モータケース３から露出するようシャフト７の一端に設けられている。出力端８は、減速ギア１０３の入力部に嵌まり込むよう減速ギア１０３に接続されることで、ロータ６およびシャフト７の回転を減速ギア１０３に出力する（図７参照）。カバー９は、例えば金属により有底筒状に形成され、モータケース３の出力端８とは反対側を塞ぐよう設けられている。
上記構成により、巻線５に電力が供給されると、ステータ４に回転磁界が形成され、ロータ６が回転する。これにより、出力端８から回転電機２の回転（操舵アシストトルク）が出力され、減速ギア１０３を経由してステアリングシャフト１０２に伝達される。
本実施形態では、配線基板１は、カバー９の内側に設けられている。すなわち、配線基板１は、ステータ４に対しステータ４の軸方向外側に位置するよう回転電機２と一体に設けられている。配線基板１は、後述する半導体パッケージ１０およびパワーモジュール２０等を備え、バッテリ１１１から巻線５に供給する電力を制御することにより回転電機２の駆動を制御する。すなわち、配線基板１は、制御対象としての回転電機２を制御する制御基板である。このように、本実施形態では、回転電機２は、モータ部（ステータ４、巻線５、ロータ６）と、当該モータ部を制御する制御部（配線基板１）とを一体に備える機電一体型の回転電機である。
図３、４、５に示すように、配線基板１は、基板３０、パッド４０、表面配線５０、ビア６０、非表面配線７１、７２、パワー配線８０、半導体パッケージ１０、パワーモジュール２０、コンデンサ２１、チョークコイル２２等を備えている。
基板３０は、例えばガラス繊維とエポキシ樹脂からなるＦＲ−４等のプリント配線板である。図５に示すように、基板３０の一方の面３１に、半導体パッケージ１０、パワーモジュール２０、コンデンサ２１およびチョークコイル２２等が実装されている。すなわち、これらは表面実装型（ＳＭＴ：Surface mount type）の電子部品である。
表面配線５０は、例えば銅等の金属薄膜により形成され、基板３０の一方の面３１に設けられている。本実施形態では、表面配線５０は、例えばフォトリソグラフィ、エッチング等により基板３０の一方の面３１に形成されている。
パワー配線８０は、表面配線５０と同様、例えば銅等の金属薄膜により形成され、基板３０の一方の面３１に設けられている。本実施形態では、パワー配線８０は、表面配線５０と同様、例えばフォトリソグラフィ、エッチング等により基板３０の一方の面３１に形成されている。
半導体パッケージ１０は、チップ１１、封止体１２および外部接続端子１３を有している（図１、２参照）。チップ１１は、演算手段としてのＣＰＵ、記憶手段としてのＲＯＭ、ＲＡＭ、入出力手段としてのＩ／Ｏ等を有している。封止体１２は、例えば樹脂により矩形板状に形成され、チップ１１を覆っている。本実施形態では、封止体１２は、正方形の板状に形成されている。
外部接続端子１３は、チップ１１に電気的に接続し、封止体１２の一方の面から露出するよう複数設けられている。半導体パッケージ１０は、外部接続端子１３を経由してチップ１１と外部との間で信号等の入出力を行う。
本実施形態では、半導体パッケージ１０は２つ設けられている。２つの半導体パッケージ１０のうち一方は「マイコン」として機能し、他方は「カスタムＩＣ」として機能する。２つの半導体パッケージ１０同士は、外部接続端子１３間が表面配線５０により接続されている。また、半導体パッケージ１０には、表面配線５０を経由して、トルクセンサ１０４や車速センサ１０５のセンサ等から信号が入力される（図５参照）。
パワーモジュール２０は、例えばＭＯＳＦＥＴ等の電界効果トランジスタ（スイッチング素子）を有している。本実施形態では、パワーモジュール２０は２つ設けられている。２つのパワーモジュール２０には、バッテリ１１１からの電力がパワー配線８０を経由して入力される。また、パワーモジュール２０は、パワー配線８０を経由して巻線５に接続されている（図５参照）。
半導体パッケージ１０とパワーモジュール２０とは、表面配線５０により接続されている。半導体パッケージ１０は、センサ等からの信号に基づき制御信号を演算、生成し、表面配線５０を経由してパワーモジュール２０に出力する。これにより、パワーモジュール２０内のＭＯＳＦＥＴのスイッチング作動が制御される。その結果、バッテリ１１１からの電力がパワーモジュール２０で変換されて巻線５に供給され、回転電機２が回転する。このように、半導体パッケージ１０は、パワーモジュール２０のスイッチング作動を制御することにより、回転電機２の回転駆動を制御可能である。
ここで、回転電機２が駆動するとき、パワー配線８０には、大電流が流れることがある。よって、本実施形態では、パワー配線８０は、配線幅に対し抵抗値を下げ、損失の低減を図るため、厚みが所定値より大きく設定されている。また、部材の共用化を図る観点、および、フォトリソグラフィによる形成の容易さ等の観点から、本実施形態では、表面配線５０の厚みは、パワー配線８０と同じに設定されている。
コンデンサ２１は、パワーモジュール２０のスイッチング（オン／オフ）作動によって生じるサージ電圧を抑制する。チョークコイル２２は、バッテリ１１１からパワーモジュール２０を経由して巻線５に供給される電力のノイズを除去する。本実施形態では、コンデンサ２１およびチョークコイル２２の他、基板３０には、図示しないリレーやシャント抵抗等の電子部品が実装されている。
次に、半導体パッケージ１０の外部接続端子１３の配置等に関し詳細に説明する。
図１に示すように、外部接続端子１３は、半導体パッケージ１０の封止体１２の一方の面に、格子状に配置されている。外部接続端子１３は、例えばはんだにより球状に形成され、一部が露出するよう封止体１２の一方の面に設けられている。すなわち、半導体パッケージ１０は、ＢＧＡ（Ball Grid Array）型の半導体パッケージである。外部接続端子１３は、例えばボンディングワイヤ等によりチップ１１のＩ／Ｏ等と電気的に接続されている。
ここで、説明のために、封止体１２の一方の面において、格子の水平列および垂直列を定義する（図１に示す囲み文字、および、囲み数字参照）。半導体パッケージ１０を封止体１２の一方の面側から見て、封止体１２の４つの角部のうちの１つを左下側に配置した状態で、当該左下側の角部に最も近い水平列（行）をＡ列とし、上方に遠ざかるに従って、Ｂ、Ｃ、・・・ＡＡ、ＡＢ・・・とする。ただし、水平列を表す文字としてＩ、Ｏ、Ｑ、Ｓ、Ｘ、Ｚは使用しない。また、前記左下側の角部に最も近い垂直列（列）を１列とし、右方向に遠ざかるに従って、２、３、・・・とする。
本実施形態では、外部接続端子１３は、封止体１２上の格子の水平列と垂直列との交点に配置されている。複数の外部接続端子１３のうち任意の外部接続端子１３を指す場合、上記水平列の文字と垂直列の数字とを組み合わせ、適宜、「Ａ１に位置する外部接続端子１３」、「Ａ１の外部接続端子１３」、あるいは、「Ａ１外部接続端子１３」のように表すこととする。
図１に示すように、本実施形態では、半導体パッケージ１０の封止体１２の一方の面に、Ａ〜Ｒまでの１５の水平列と１〜１５までの１５の垂直列とからなる格子が定義されている。
本実施形態では、Ａ、Ｂ、Ｐ、Ｒ列においては、１〜１５列に外部接続端子１３が配置されている。
Ｃ、Ｎ列においては、１、２、１４、１５列に外部接続端子１３が配置され、３〜１３列には外部接続端子１３は配置されていない。
Ｄ、Ｍ列においては、１、２、４〜１２、１４、１５列に外部接続端子１３が配置され、３、１３列には外部接続端子１３は配置されていない。
Ｅ、Ｆ、Ｇ、Ｈ、Ｊ、Ｋ、Ｌ列においては、１、２、４、１２、１４、１５列に外部接続端子１３が配置され、３、５〜１１、１３列には外部接続端子１３は配置されていない。
また、本実施形態では、外部接続端子１３は、封止体１２上の格子の最外周（外側から１番目）の正方形（Ａ、１、Ｒ、１５列上に位置する正方形）上、外側から２番目の正方形（Ｂ、２、Ｐ、１４列上に位置する正方形）上、外側から４番目の正方形（Ｄ、４、Ｍ、１２列上に位置する正方形）上に配置されており、外側から３番目の正方形（Ｃ、３、Ｎ、１３列上に位置する正方形）上、および、外側から５番目の正方形（Ｅ、５、Ｌ、１１列上に位置する正方形）上には配置されていない、ということもできる。
なお、図１に示すように、Ｆ、Ｇ、Ｈ、Ｊ、Ｋ列においては、６〜１０列に放熱端子１４が配置されている。放熱端子１４は、外部接続端子１３と同様、例えばはんだにより球状に形成され、一部が露出するよう封止体１２の一方の面に設けられている。放熱端子１４は、例えばチップ１１の近傍に位置するよう、または、チップ１１のグランド部（低電位側）に電気的に接続するよう設けられている。
図８は、図１のＶＩＩＩで囲んだ部分を拡大して示すものである。ここで、封止体１２の一方の面において、一の外部接続端子１３（Ｂ１１外部接続端子１３）から見て格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として８方向を定義する。本実施形態では、Ｃ列において１０、１１、１２列には外部接続端子１３は配置されていない。すなわち、Ｂ１１外部接続端子１３から見て前記８方向のうち３方向の所定範囲（図８に円形の破線で示す範囲）内には他の外部接続端子１３は配置されていない。
本実施形態では、図１に示すように、封止体１２の一方の面には、全ての外部接続端子１３に関し、一の外部接続端子１３から見て格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他の外部接続端子１３が配置されていないことを特徴とする。
次に、配線基板１のパッド４０の配置等に関し詳細に説明する。
図３に示すように、パッド４０は、基板３０の一方の面３１に格子状に配置されている。パッド４０は、表面配線５０と同様、例えば銅等の金属薄膜により形成され、基板３０の一方の面３１に設けられている。本実施形態では、パッド４０は、例えばフォトリソグラフィ、エッチング等により基板３０の一方の面３１に形成されている。パッド４０は、基板３０の板厚方向から見て円形状に形成されている。また、パッド４０は、中心軸を含む平面による断面が台形状になるよう形成されている（図９（Ｂ）参照）。
本実施形態では、パッド４０は、半導体パッケージ１０の外部接続端子１３に対応するよう基板３０の一方の面３１に複数設けられている。これにより、パッド４０と外部接続端子１３とは、電気的に接続可能である。
ここで、説明のために、基板３０の一方の面３１において、格子の水平列および垂直列を定義する（図３に示す囲み文字、および、囲み数字参照）。封止体１２の外部接続端子１３側の面が基板３０の一方の面３１に対向するよう半導体パッケージ１０を基板３０上に配置したとき、図１に示す封止体１２上の格子の水平列および垂直列に対応するよう、基板３０の一方の面３１に格子の水平列および垂直列を定義する。すなわち、図３に示すように、紙面左上に最も近い水平列（行）をＡ列とし、下方に遠ざかるに従って、Ｂ、Ｃ、・・・ＡＡ、ＡＢ・・・とする。ただし、水平列を表す文字としてＩ、Ｏ、Ｑ、Ｓ、Ｘ、Ｚは使用しない。また、紙面左上に最も近い垂直列（列）を１列とし、右方向に遠ざかるに従って、２、３、・・・とする。
本実施形態では、パッド４０は、基板３０上の格子の水平列と垂直列との交点に配置されている。複数のパッド４０のうち任意のパッド４０を指す場合、上記水平列の文字と垂直列の数字とを組み合わせ、適宜、「Ａ１に位置するパッド４０」、「Ａ１のパッド４０」、あるいは、「Ａ１パッド４０」のように表すこととする。
図３に示すように、本実施形態では、基板３０の一方の面３１に、半導体パッケージ１０の封止体１２の一方の面上の格子に対応するよう、Ａ〜Ｒまでの１５の水平列と１〜１５までの１５の垂直列とからなる格子が定義されている。
本実施形態では、Ａ、Ｂ、Ｐ、Ｒ列においては、１〜１５列にパッド４０が配置されている。
Ｃ、Ｎ列においては、１、２、１４、１５列にパッド４０が配置され、３〜１３列にはパッド４０は配置されていない。
Ｄ、Ｍ列においては、１、２、４〜１２、１４、１５列にパッド４０が配置され、３、１３列にはパッド４０は配置されていない。
Ｅ、Ｆ、Ｇ、Ｈ、Ｊ、Ｋ、Ｌ列においては、１、２、４、１２、１４、１５列にパッド４０が配置され、３、５〜１１、１３列にはパッド４０は配置されていない。
また、本実施形態では、パッド４０は、基板３０上の格子の最外周（外側から１番目）の正方形（Ａ、１、Ｒ、１５列上に位置する正方形）上、外側から２番目の正方形（Ｂ、２、Ｐ、１４列上に位置する正方形）上、外側から４番目の正方形（Ｄ、４、Ｍ、１２列上に位置する正方形）上に配置されており、外側から３番目の正方形（Ｃ、３、Ｎ、１３列上に位置する正方形）上、および、外側から５番目の正方形（Ｅ、５、Ｌ、１１列上に位置する正方形）上には配置されていない、ということもできる。
なお、図３に示すように、Ｆ、Ｇ、Ｈ、Ｊ、Ｋ列においては、６〜１０列に放熱パッド９０が配置されている。放熱パッド９０は、パッド４０と同様、例えば銅等の金属薄膜により形成され、基板３０の一方の面３１に設けられている。放熱パッド９０は、例えば回転電機２に設けられるヒートシンク（図示せず）に接続される。
また、パッド４０は、基板３０上の格子の最外周の正方形から外側に１列拡張した正方形上にも配置されていない。本実施形態では、基板３０上の格子の正方形上、および、前記正方形を外側に拡張した正方形上において、パッド４０が配置されない特定の領域を「特定領域３５」と呼び、図３、９（Ａ）においてパッド４０と同形（円形）の一点鎖線で示す。
図３に示すように、特定領域３５は、基板３０上の格子の最外周の正方形から外側に１列拡張した正方形上、外側から３番目の正方形（Ｃ、３、Ｎ、１３列上に位置する正方形）上、および、外側から５番目の正方形（Ｅ、５、Ｌ、１１列上に位置する正方形）上に形成されている。
図９（Ａ）は、図３のＩＸで囲んだ部分を拡大して示すものである。ここで、基板３０の一方の面３１において、一のパッド４０（Ｐ１１パッド４０）から見て格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として８方向を定義する。本実施形態では、Ｎ列において１０、１１、１２列に特定領域３５が形成されている。すなわち、Ｐ１１パッド４０から見て前記８方向のうち３方向の所定範囲（図９（Ａ）に円形の破線で示す範囲）内に特定領域３５が形成されている。
本実施形態では、図３に示すように、基板３０の一方の面３１には、全てのパッド４０に関し、一のパッド４０から見て格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他のパッド４０が配置されない領域である特定領域３５が形成されている。
表面配線５０は、基板３０上の格子の最外周（外側から１番目）の正方形（Ａ、１、Ｒ、１５列上に位置する正方形）上のパッド４０のそれぞれにそれぞれの一端が電気的に接続し、他端が正方形の外側へ延びて特定領域３５を通るよう形成されている。また、表面配線５０は、基板３０上の格子の外側から２番目の正方形（Ｂ、２、Ｐ、１４列上に位置する正方形）上のパッド４０のそれぞれにそれぞれの一端が電気的に接続し、他端が正方形の内側へ延びて特定領域３５に位置するよう形成されている。また、表面配線５０は、基板３０上の格子の外側から４番目の正方形（Ｄ、４、Ｍ、１２列上に位置する正方形）上のパッド４０のそれぞれにそれぞれの一端が電気的に接続し、他端が正方形の内側へ延びて特定領域３５に位置するよう形成されている。
ビア６０は、例えば銅等の金属により形成されている。図４に示すように、ビア６０は、例えば、基板３０の板厚方向に延びる穴部に銅めっきを行うことにより形成されている。ビア６０は、一端が基板３０の一方の面３１に露出し、他端が基板３０の一方の面３１から他方の面３２側へ延びるよう形成されている。
図３に示すように、ビア６０は、基板３０上の格子の外側から３番目の正方形（Ｃ、３、Ｎ、１３列上に位置する正方形）上、および、外側から５番目の正方形（Ｅ、５、Ｌ、１１列上に位置する正方形）上の特定領域３５に配置され、一端が表面配線５０の他端に電気的に接続している。
非表面配線７１、７２は、例えば銅等の金属薄膜により形成されている。図４に示すように、非表面配線７１は、基板３０の一方の面３１と他方の面３２との間、すなわち、基板３０の板厚内に設けられ、ビア６０の他端に電気的に接続している。非表面配線７２は、基板３０の他方の面３２に設けられ、ビア６０の他端に電気的に接続している。これにより、非表面配線７１、７２は、ビア６０および表面配線５０を経由してパッド４０に電気的に接続している。
基板３０上の格子の最外周（外側から１番目）の正方形（Ａ、１、Ｒ、１５列上に位置する正方形）上のパッド４０に接続する表面配線５０の他端、および、非表面配線７１、７２のビア６０とは反対側は、基板３０に実装される電子部品（パワーモジュール２０を含む）に電気的に接続されている。
本実施形態では、上記構成の基板３０の複数のパッド４０および放熱パッド９０に外部接続端子１３および放熱端子１４が対応するよう半導体パッケージ１０を基板３０の一方の面３１に設置し、リフロー等により外部接続端子１３および放熱端子１４を溶融する。これにより、外部接続端子１３がパッド４０に電気的に接続し、半導体パッケージ１０は、外部接続端子１３、パッド４０、表面配線５０、ビア６０、非表面配線７１、７２を経由して外部（パワーモジュール２０を含む電子部品）との間で信号等の入出力が可能となる。また、放熱端子１４が放熱パッド９０に接続することで、チップ１１作動時の発熱を放熱端子１４および放熱パッド９０を経由してヒートシンクへ放熱することができる。また、放熱端子１４および放熱パッド９０をグランド端子として利用することもできる。
図９（Ｂ）に示すように、本実施形態では、パッド４０と表面配線５０とは、厚みが同じ厚みｔ１に設定されている。本実施形態では、厚みｔ１は、例えば約０．０７ｍｍである。なお、表面配線５０の厚みｔ１は、パワー配線８０の厚みと同じである。表面配線５０の幅ｗ１は、厚みがｔ１の場合に所定の強度を確保できる程度、例えば約０．２ｍｍに設定されている。なお、図９（Ｂ）では、説明のため、実際の寸法比とは異なる寸法比でパッド４０および表面配線５０を示している。
本実施形態では、パッド４０の外径ｄ１は、例えば０．４ｍｍに設定されている。また、パッド４０のピッチ（隣り合うパッド４０の中心間の距離。格子の水平列間または垂直列間の距離。）ｐ１は、例えば０．８ｍｍに設定されている。よって、水平列方向または垂直列方向に隣り合うパッド４０間の隙間長さの最小値ｓ１は、約０．４ｍｍとなる。
ところで、仮に、隣り合うパッド４０間の中間位置に表面配線５０を配置した場合、表面配線５０の両側とパッド４０との間には、それぞれ約０．１ｍｍの隙間長さｓ２の隙間が形成される（図９（Ｂ）参照）。ここで、表面配線５０を流れる半導体パッケージ１０の入出力信号の信頼性を確保するため、表面配線５０の両側とパッド４０との間のそれぞれの隙間の隙間長さｓ３を例えば０．１５ｍｍより大きく設定することとする。この条件を満たすには、表面配線５０の幅ｗ２は０．１ｍｍ以下に設定される必要がある。
一方、本実施形態では、上述のように、表面配線５０の幅ｗ１は、幅ｗ２より大きく、約０．２ｍｍに設定されている。すなわち、表面配線５０は、隣り合うパッド４０間の隙間長さの最小値ｓ１から、隣り合うパッド４０間に表面配線５０を配置した場合に表面配線５０の両側とパッド４０との間にそれぞれ確保すべき隙間長さｓ３を引いた値である幅ｗ２より大きい幅ｗ１に設定されている。よって、本実施形態の表面配線５０は、表面配線５０を流れる半導体パッケージ１０の入出力信号の信頼性が低下するおそれがあるため、隣り合うパッド４０間に配置することは不適である。したがって、本実施形態では、水平列方向または垂直列方向に隣り合うパッド４０間の隙間長さがｓ１となるパッド４０間には、表面配線５０およびビア６０を配置しない構成としている（図３参照）。
なお、図３に示すように、本実施形態では、Ｂ２、Ｂ３、Ｂ１３、Ｂ１４、Ｄ４、Ｄ５、Ｄ１１、Ｄ１２、Ｍ４、Ｍ５、Ｍ１１、Ｍ１２、Ｐ２、Ｐ３、Ｐ１３、Ｐ１４のパッド４０には、表面配線５０は接続されていない。よって、これらのパッド４０、および、これらのパッド４０に対応する外部接続端子１３は、半導体パッケージ１０と外部との信号等の入出力に用いない。
以上説明したように、本実施形態では、半導体パッケージ１０は、チップ１１と封止体１２と外部接続端子１３とを備えている。封止体１２はチップ１１を覆う。外部接続端子１３は、チップ１１に接続するとともに封止体１２の一方の面から露出し、封止体１２の一方の面において格子状に配置されるよう複数設けられている。
本実施形態では、封止体１２の一方の面には、全ての外部接続端子１３に関し、一の外部接続端子１３から見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他の外部接続端子１３が配置されていないことを特徴とする。
ここで、本実施形態の半導体パッケージ１０は配線基板１に実装される。本実施形態の半導体パッケージ１０を実装する配線基板１は、基板３０とパッド４０と表面配線５０とを備えている。この配線基板１において、基板３０は、一方の面３１に半導体パッケージ１０が実装される。パッド４０は、外部接続端子１３に対応するよう基板３０の一方の面３１に複数設けられ、外部接続端子１３が電気的に接続される。表面配線５０は、一端がパッド４０に電気的に接続するよう基板３０の一方の面３１に設けられる。
また、基板３０の一方の面３１には、全てのパッド４０に関し、一のパッド４０から見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他のパッドが配置されない領域である特定領域３５が形成されている。このような配線基板１に、本実施形態の半導体パッケージ１０を実装する場合、表面配線５０を特定領域３５または特定領域３５近傍に設けることにより、任意のパッド４０から表面配線５０を他のパッド４０に接触させることなく容易に引き出すことができる。
このように、封止体１２の一方の面における外部接続端子１３の配置を工夫した本実施形態の半導体パッケージ１０であれば、実装する配線基板１において任意のパッド４０から表面配線５０を他のパッド４０に接触させることなく容易に引き出すことができ、表面配線５０を流れる半導体パッケージ１０の入出力信号の信頼性を確保することができる。
また、本実施形態では、（２）基板３０は、一方の面３１に半導体パッケージ１０が実装される。パッド４０は、半導体パッケージ１０の外部接続端子１３に対応するよう基板３０の一方の面３１に複数設けられ、外部接続端子１３が電気的に接続される。表面配線５０は、一端がパッド４０に電気的に接続するよう基板３０の一方の面３１に設けられ、幅が所定値ｗ２より大きいｗ１に設定されている。
本実施形態では、基板３０の一方の面３１には、全てのパッド４０に関し、一のパッド４０から見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他のパッド４０が配置されない領域である特定領域３５が形成されている。すなわち、本実施形態では、複数のパッド４０は、いずれも、自身から見て前記８方向のうち少なくとも１方向の所定範囲内に他のパッドが配置されないよう設けられている。
本実施形態では、上述のように表面配線５０の幅が所定値ｗ２より大きいｗ１に設定されているため、隣り合うパッド４０間の隙間長さｓ１によっては、当該パッド４０間に表面配線５０を設けることができないおそれがある。しかしながら、本実施形態では、全てのパッド４０毎に、他のパッド４０が配置されない領域である特定領域３５が形成されているため、表面配線５０を特定領域３５または特定領域３５近傍に設けることにより、任意のパッド４０から表面配線５０を他のパッド４０に接触させることなく容易に引き出すことができる。
また、本実施形態では、（３）一端が基板３０の一方の面３１に露出するとともに表面配線５０の他端に電気的に接続し、他端が基板３０の一方の面３１から他方の面３２側へ延びるよう形成されるビア６０と、ビア６０の他端に電気的に接続するよう基板３０の一方の面３１と他方の面３２との間、または、他方の面３２に設けられる非表面配線７１、７２と、をさらに備えている。これにより、半導体パッケージ１０は、外部接続端子１３、パッド４０、表面配線５０、ビア６０、非表面配線７１、７２を経由して外部との間で信号等の入出力が可能となる。
また、本実施形態では、（４）前記所定値ｗ２は、隣り合うパッド４０間の隙間長さの最小値ｓ１から、隣り合うパッド４０間に表面配線５０を配置した場合に表面配線５０の両側とパッド４０との間に確保すべき隙間長さｓ３を引いた値である。前記確保すべき隙間長さｓ３は、隣り合うパッド４０間に表面配線５０を配置した場合に表面配線５０を流れる半導体パッケージ１０の入出力信号の信頼性を確保するために設定されるべき値である。本実施形態では、所定値ｗ２より大きな幅ｗ１の表面配線５０は、隣り合うパッド４０間の隙間長さがｓ１となるパッド４０間には配置されていない。よって、表面配線５０の幅ｗ１を所定値ｗ２より大きな値としつつ、表面配線５０を流れる半導体パッケージ１０の入出力信号の信頼性を確保することができる。
また、本実施形態では、（６）基板３０の一方の面３１に設けられ、半導体パッケージ１０により制御される回転電機２に供給する電流が流れるパワー配線８０をさらに備えている。すなわち、本実施形態では、パワー配線８０を、表面配線５０と同じく基板３０の一方の面３１に設けている。パワー配線８０には大電流が流れることがあるため、パワー配線８０の厚みは比較的大きく、約０．０７ｍｍに設定されている。また、パワー配線８０を基板３０の一方の面３１に設ける場合、部材の共用化を図るため、表面配線５０の厚みｔ１をパワー配線８０の厚みに合わせて大きく、約０．０７ｍｍに設定している。表面配線５０の厚みｔ１を大きくする場合、所定の強度を確保するには、表面配線５０の幅ｗ１を所定の幅より大きく設定する必要がある。よって、本実施形態は、上述したようなパワー配線８０、および、幅ｗ１が所定の幅より大きい表面配線５０を基板３０の一方の面３１に設ける構成に対し特に好適である。
また、本実施形態では、（７）半導体パッケージ１０により制御される制御対象は、操舵アシストトルクを出力する電動パワーステアリング装置１０９の回転電機２である。よって、パワー配線８０に大きな電流が流れることがある。そのため、パワー配線８０の厚みを所定の厚みより大きくすることが望ましく、表面配線５０の厚みはパワー配線８０の厚みに合わせ所定の厚みより大きく設定され、幅は所定の幅より大きく設定される。また、電動パワーステアリング装置１０９の回転電機２の駆動は車両走行の安全性等に影響するおそれがあるため、表面配線５０を流れる半導体パッケージ１０の入出力信号の信頼性を確保する必要がある。本実施形態では、隣り合うパッド４０間の隙間長さがｓ１となるパッド４０間には、表面配線５０を配置しない構成である。よって、本実施形態による配線基板１は、表面配線５０の幅を所定の幅より大きく設定しつつ、表面配線５０を流れる半導体パッケージ１０の入出力信号の信頼性を確保することができ、電動パワーステアリング装置１０９の回転電機２に用いるのに好適である。
（第２実施形態）
本発明の第２実施形態による半導体パッケージを図１０に、配線基板の一部を図１１に示す。第２実施形態は、封止体１２の一方の面における外部接続端子１３の配置、および、基板３０の一方の面３１におけるパッド４０の配置等が第１実施形態と異なる。
図１０に示すように、第２実施形態では、Ａ、Ｒ列においては、１〜１５列に外部接続端子１３が配置されている。
Ｂ、Ｐ列においては、１、１５列に外部接続端子１３が配置され、２〜１４列には外部接続端子１３は配置されていない。
Ｃ、Ｄ、Ｍ、Ｎ列においては、１、３〜１３、１５列に外部接続端子１３が配置され、２、１４列には外部接続端子１３は配置されていない。
Ｅ、Ｆ、Ｇ、Ｈ、Ｊ、Ｋ、Ｌ列においては、１、３、４、１２、１３、１５列に外部接続端子１３が配置され、２、５〜１１、１４列には外部接続端子１３は配置されていない。
また、本実施形態では、外部接続端子１３は、封止体１２上の格子の最外周（外側から１番目）の正方形（Ａ、１、Ｒ、１５列上に位置する正方形）上、外側から３番目の正方形（Ｃ、３、Ｎ、１３列上に位置する正方形）上、外側から４番目の正方形（Ｄ、４、Ｍ、１２列上に位置する正方形）上に配置されており、外側から２番目の正方形（Ｂ、２、Ｐ、１４列上に位置する正方形）上、および、外側から５番目の正方形（Ｅ、５、Ｌ、１１列上に位置する正方形）上には配置されていない、ということもできる。
本実施形態では、封止体１２上の格子の外側から２番目の正方形（Ｂ、２、Ｐ、１４列上に位置する正方形）上、および、外側から５番目の正方形（Ｅ、５、Ｌ、１１列上に位置する正方形）上には、外部接続端子１３は配置されていない。
すなわち、本実施形態では、封止体１２の一方の面には、全ての外部接続端子１３に関し、一の外部接続端子１３から見て格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他の外部接続端子１３が配置されていない。
図１１に示すように、第２実施形態では、Ａ、Ｒ列においては、１〜１５列にパッド４０が配置されている。
Ｂ、Ｐ列においては、１、１５列にパッド４０が配置され、２〜１４列にはパッド４０は配置されていない。
Ｃ、Ｄ、Ｍ、Ｎ列においては、１、３〜１３、１５列にパッド４０が配置され、２、１４列にはパッド４０は配置されていない。
Ｅ、Ｆ、Ｇ、Ｈ、Ｊ、Ｋ、Ｌ列においては、１、３、４、１２、１３、１５列にパッド４０が配置され、２、５〜１１、１４列にはパッド４０は配置されていない。
また、本実施形態では、パッド４０は、基板３０上の格子の最外周（外側から１番目）の正方形（Ａ、１、Ｒ、１５列上に位置する正方形）上、外側から３番目の正方形（Ｃ、３、Ｎ、１３列上に位置する正方形）上、外側から４番目の正方形（Ｄ、４、Ｍ、１２列上に位置する正方形）上に配置されており、外側から２番目の正方形（Ｂ、２、Ｐ、１４列上に位置する正方形）上、および、外側から５番目の正方形（Ｅ、５、Ｌ、１１列上に位置する正方形）上には配置されていない、ということもできる。
本実施形態では、特定領域３５は、基板３０上の格子の最外周の正方形から外側に１列拡張した正方形上、外側から２番目の正方形（Ｂ、２、Ｐ、１４列上に位置する正方形）上、および、外側から５番目の正方形（Ｅ、５、Ｌ、１１列上に位置する正方形）上に形成されている。
すなわち、本実施形態では、基板３０の一方の面３１には、全てのパッド４０に関し、一のパッド４０から見て格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他のパッド４０が配置されない領域である特定領域３５が形成されている。
上記構成により、第２実施形態では、第１実施形態と同様の効果を奏することができる。
なお、図１１では、第１実施形態で示した表面配線５０およびビア６０の図示を省略している。
（第３実施形態）
本発明の第３実施形態による半導体パッケージを図１２に、配線基板の一部を図１３に示す。第３実施形態は、封止体１２の一方の面における外部接続端子１３の配置、および、基板３０の一方の面３１におけるパッド４０の配置等が第１実施形態と異なる。
図１２に示すように、第３実施形態では、Ａ、Ｒ列においては、１、２、４、６、８、１０、１２、１４、１５列に外部接続端子１３が配置されており、３、５、７、９、１１、１３列には外部接続端子１３は配置されていない。
Ｂ、Ｐ列においては、１、２、３、５、７、９、１１、１３、１４、１５列に外部接続端子１３が配置されており、４、６、８、１０、１２列には外部接続端子１３は配置されていない。
Ｃ、Ｎ列においては、２〜１４列に外部接続端子１３が配置されており、１、１５列には外部接続端子１３は配置されていない。
Ｄ、Ｆ、Ｈ、Ｋ、Ｍ列においては、１、３、１３、１５列に外部接続端子１３が配置されており、２、４〜１２、１４列には外部接続端子１３は配置されていない。
Ｅ、Ｇ、Ｊ、Ｌ列においては、２、３、１３、１４列に外部接続端子１３が配置されており、１、４〜１２、１５列には外部接続端子１３は配置されていない。
本実施形態では、封止体１２上の格子の外側から４番目の正方形（Ｄ、４、Ｍ、１２列上に位置する正方形）上、Ａ３、Ａ５、Ａ７、Ａ９、Ａ１１、Ａ１３、Ｂ４、Ｂ６、Ｂ８、Ｂ１０、Ｂ１２、Ｃ１、Ｃ１５、Ｄ２、Ｄ１４、Ｅ１、Ｅ１５、Ｆ２、Ｆ１４、Ｇ１、Ｇ１５、Ｈ２、Ｈ１４、Ｊ１、Ｊ１５、Ｋ２、Ｋ１４、Ｌ１、Ｌ１５、Ｍ２、Ｍ１４、Ｎ１、Ｎ１５、Ｐ４、Ｐ６、Ｐ８、Ｐ１０、Ｐ１２、Ｒ３、Ｒ５、Ｒ７、Ｒ９、Ｒ１１、Ｒ１３には、外部接続端子１３は配置されていない。
すなわち、本実施形態では、封止体１２の一方の面には、全ての外部接続端子１３に関し、一の外部接続端子１３から見て格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他の外部接続端子１３が配置されていない。
図１３に示すように、第３実施形態では、Ａ、Ｒ列においては、１、２、４、６、８、１０、１２、１４、１５列にパッド４０が配置されており、３、５、７、９、１１、１３列にはパッド４０は配置されていない。
Ｂ、Ｐ列においては、１、２、３、５、７、９、１１、１３、１４、１５列にパッド４０が配置されており、４、６、８、１０、１２列にはパッド４０は配置されていない。
Ｃ、Ｎ列においては、２〜１４列にパッド４０が配置されており、１、１５列にはパッド４０は配置されていない。
Ｄ、Ｆ、Ｈ、Ｋ、Ｍ列においては、１、３、１３、１５列にパッド４０が配置されており、２、４〜１２、１４列にはパッド４０は配置されていない。
Ｅ、Ｇ、Ｊ、Ｌ列においては、２、３、１３、１４列にパッド４０が配置されており、１、４〜１２、１５列にはパッド４０は配置されていない。
本実施形態では、特定領域３５は、基板３０上の格子の最外周の正方形から外側に１列拡張した正方形上、外側から４番目の正方形（Ｄ、４、Ｍ、１２列上に位置する正方形）上、Ａ３、Ａ５、Ａ７、Ａ９、Ａ１１、Ａ１３、Ｂ４、Ｂ６、Ｂ８、Ｂ１０、Ｂ１２、Ｃ１、Ｃ１５、Ｄ２、Ｄ１４、Ｅ１、Ｅ１５、Ｆ２、Ｆ１４、Ｇ１、Ｇ１５、Ｈ２、Ｈ１４、Ｊ１、Ｊ１５、Ｋ２、Ｋ１４、Ｌ１、Ｌ１５、Ｍ２、Ｍ１４、Ｎ１、Ｎ１５、Ｐ４、Ｐ６、Ｐ８、Ｐ１０、Ｐ１２、Ｒ３、Ｒ５、Ｒ７、Ｒ９、Ｒ１１、Ｒ１３に形成されている。
すなわち、本実施形態では、基板３０の一方の面３１には、全てのパッド４０に関し、一のパッド４０から見て格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他のパッド４０が配置されない領域である特定領域３５が形成されている。
上記構成により、第３実施形態では、第１実施形態と同様の効果を奏することができる。
なお、第３実施形態では、第１実施形態で示した放熱端子１４は、封止体１２に設けられていない。また、第１実施形態で示した放熱パッド９０は、基板３０に設けられていない。
また、図１３では、第１実施形態で示した表面配線５０およびビア６０の図示を省略している。
（第４実施形態）
本発明の第４実施形態による半導体パッケージを図１４に、配線基板の一部を図１５に示す。第４実施形態は、封止体１２の大きさ、封止体１２の一方の面における外部接続端子１３の配置、および、基板３０の一方の面３１におけるパッド４０の配置等が第１実施形態と異なる。
図１４に示すように、第４実施形態では、Ａ、Ｃ列においては、１〜３列に外部接続端子１３が配置されている。
Ｂ列においては、１、３列に外部接続端子１３が配置されており、２列には外部接続端子１３は配置されていない。
本実施形態では、封止体１２上の格子のＢ２には、外部接続端子１３は配置されていない。
すなわち、本実施形態では、封止体１２の一方の面には、全ての外部接続端子１３に関し、一の外部接続端子１３から見て格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他の外部接続端子１３が配置されていない。
図１５に示すように、第４実施形態では、Ａ、Ｃ列においては、１〜３列にパッド４０が配置されている。
Ｂ列においては、１、３列にパッド４０が配置されており、２列にはパッド４０は配置されていない。
本実施形態では、特定領域３５は、基板３０上の格子の最外周（外側から１番目）の正方形（Ａ、１、Ｃ、３列上に位置する正方形）から外側に１列拡張した正方形上、および、Ｂ２に形成されている。
すなわち、本実施形態では、基板３０の一方の面３１には、全てのパッド４０に関し、一のパッド４０から見て格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他のパッド４０が配置されない領域である特定領域３５が形成されている。
上記構成により、第４実施形態では、第１実施形態と同様の効果を奏することができる。
なお、第４実施形態では、第１実施形態で示した放熱端子１４は、封止体１２に設けられていない。また、第１実施形態で示した放熱パッド９０は、基板３０に設けられていない。
また、図１５では、第１実施形態で示した表面配線５０およびビア６０の図示を省略している。
（他の実施形態）
本発明の他の実施形態では、表面配線の幅は、隣り合うパッド間の隙間長さの最小値より大きく設定されていてもよい。このように表面配線の幅が、隣り合うパッド間の隙間長さの最小値より大きい場合、隣り合うパッド間に表面配線をパッドに接触させることなく設けることは困難である。本発明のようにパッドから見て８方向のうち少なくとも１方向の所定範囲内に特定領域があれば、当該特定領域に表面配線を設けることができ、表面配線の幅の確保と半導体パッケージの入出力信号の信頼性の確保とを両立することができる。
また、本発明の他の実施形態では、表面配線の幅は、隣り合うパッド間の隙間長さの最小値以下に設定されていてもよい。このような構成であっても、例えば表面配線を特定領域または特定領域近傍に設けることにより、任意のパッドから表面配線を他のパッドに接触させることなく容易に引き出すことができる。
また、本発明の他の実施形態では、配線基板は、ビアおよび非表面配線を備えない構成でもよい。
また、本発明の他の実施形態では、配線基板は、パワー配線を備えない構成でもよい。
また、本発明の他の実施形態では、配線基板は、半導体パッケージの制御対象である回転電機と別体に設けられることとしてもよい。
また、本発明の他の実施形態では、半導体パッケージは、操舵アシストトルクを出力する電動パワーステアリング装置の回転電機に限らず、例えば、空調装置のコンプレッサを駆動する回転電機を制御対象としてもよい。
また、本発明の他の実施形態では、半導体パッケージは、大電流が流れる回転電機以外の機器等を制御対象としてもよい。
また、本発明の他の実施形態では、外部接続端子の外径、および、外部接続端子のピッチは、それぞれ任意の大きさに設定してもよい。
また、本発明の他の実施形態では、パッド、表面配線、非表面配線およびパワー配線の厚みは、それぞれ任意の厚みに設定してもよい。また、パッドの外径、および、パッドのピッチは、それぞれ任意の大きさに設定してもよい。
また、本発明の他の実施形態では、外部接続端子が格子状に配置される半導体パッケージにおいて、全ての外部接続端子に関し、一の外部接続端子から見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他の外部接続端子が配置されないのであれば、前記格子の水平列および垂直列の数は、それぞれ、いくつ（３以上）でもよい。
また、本発明の他の実施形態では、パッドが格子状に配置される基板において、全てのパッドに関し、一のパッドから見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他のパッドが配置されない領域である特定領域が形成されるのであれば、前記格子の水平列および垂直列の数は、それぞれ、いくつ（３以上）でもよい。
また、本発明の他の実施形態では、配線基板に実装される半導体パッケージは、格子状に外部接続端子が配置されるのであれば、ＢＧＡ型に限らず、例えばＬＧＡ（Land grid array）型のものでもよい。
このように、本発明は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の形態に適用可能である。
１０ ・・・半導体パッケージ
１１ ・・・チップ
１２ ・・・封止体
１３ ・・・外部接続端子

Claims (7)

  1. チップ（１１）と、
    前記チップを覆う封止体（１２）と、
    前記チップに接続するとともに前記封止体の一方の面から露出し、前記封止体の一方の面において格子状に配置された複数の外部接続端子（１３）と、を備え、
    前記封止体の一方の面には、全ての前記外部接続端子に関し、一の前記外部接続端子から見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他の前記外部接続端子が配置されていないことを特徴とする半導体パッケージ（１０）。
  2. 格子状に配置された複数の外部接続端子（１３）を有する半導体パッケージ（１０）を実装する配線基板（１）であって、
    一方の面（３１）に前記半導体パッケージが実装される基板（３０）と、
    前記外部接続端子に対応するよう前記基板の一方の面に複数設けられ、前記外部接続端子が電気的に接続されるパッド（４０）と、
    一端が前記パッドに電気的に接続するよう前記基板の一方の面に設けられ、幅が所定値（ｗ２、ｓ１）より大きく設定された表面配線（５０）と、を備え、
    前記基板の一方の面には、全ての前記パッドに関し、一の前記パッドから見て前記格子の水平列方向、垂直列方向、および、水平列方向と垂直列方向との間の方向として定義される８方向のうち少なくとも１方向の所定範囲内に、他の前記パッドが配置されない領域である特定領域（３５）が形成されていることを特徴とする配線基板。
  3. 一端が前記基板の一方の面に露出するとともに前記表面配線の他端に電気的に接続し、他端が前記基板の一方の面から他方の面（３２）側へ延びるよう形成されるビア（６０）と、
    前記ビアの他端に電気的に接続するよう前記基板の一方の面と他方の面との間、または、他方の面に設けられる非表面配線（７１、７２）と、をさらに備える請求項２に記載の配線基板。
  4. 前記所定値は、隣り合う前記パッド間の隙間長さの最小値（ｓ１）から、隣り合う前記パッド間に前記表面配線を配置した場合に前記表面配線の両側と前記パッドとの間に確保すべき隙間長さ（ｓ３）を引いた値（ｗ２）であることを特徴とする請求項２または３に記載の配線基板。
  5. 前記所定値は、隣り合う前記パッド間の隙間長さの最小値（ｓ１）であることを特徴とする請求項２または３に記載の配線基板。
  6. 前記基板の一方の面に設けられ、前記半導体パッケージにより制御される制御対象（２）に供給する電流が流れるパワー配線（８０）をさらに備える請求項２〜５のいずれか一項に記載の配線基板。
  7. 前記制御対象は、操舵アシストトルクを出力する電動パワーステアリング装置（１０９）の回転電機（２）であることを特徴とする請求項６に記載の配線基板。
JP2013224076A 2013-10-29 2013-10-29 半導体パッケージ、および、これを実装する配線基板 Pending JP2015088539A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013224076A JP2015088539A (ja) 2013-10-29 2013-10-29 半導体パッケージ、および、これを実装する配線基板
DE201410114296 DE102014114296A1 (de) 2013-10-29 2014-10-01 Halbleitergehäuse und Leiterplatte mit einem darauf befindlichen Halbleitergehäuse
US14/521,609 US9184146B2 (en) 2013-10-29 2014-10-23 Semiconductor package and wiring board having the semiconductor package thereon
CN201410592358.8A CN104576561A (zh) 2013-10-29 2014-10-29 半导体封装件以及其上具有半导体封装件的布线板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013224076A JP2015088539A (ja) 2013-10-29 2013-10-29 半導体パッケージ、および、これを実装する配線基板

Publications (1)

Publication Number Publication Date
JP2015088539A true JP2015088539A (ja) 2015-05-07

Family

ID=52811839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013224076A Pending JP2015088539A (ja) 2013-10-29 2013-10-29 半導体パッケージ、および、これを実装する配線基板

Country Status (4)

Country Link
US (1) US9184146B2 (ja)
JP (1) JP2015088539A (ja)
CN (1) CN104576561A (ja)
DE (1) DE102014114296A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019024058A1 (zh) * 2017-08-03 2019-02-07 华为技术有限公司 一种栅格阵列封装模块及终端
US11439010B2 (en) * 2020-02-05 2022-09-06 Nvidia Corporation Via pattern for framebuffer interfaces

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068606A (ja) * 1999-08-30 2001-03-16 Hitachi Ltd 自動車用制御コントロールユニットおよびその製造方法並びにｉｃチップパッケージ
JP2001177001A (ja) * 1999-12-17 2001-06-29 Matsushita Electric Ind Co Ltd Ｌｓｉ、ｌｓｉパッケージ、端子位置決定方法及びその装置
JP2001351983A (ja) * 2000-06-08 2001-12-21 Nec Corp 半導体装置及びその製造方法
JP2006202991A (ja) * 2005-01-20 2006-08-03 Sony Corp 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
JP2007019538A (ja) * 2006-09-20 2007-01-25 Fujitsu Ltd 半導体装置
JP2007227825A (ja) * 2006-02-27 2007-09-06 Denso Corp Ｉｃパッケージ、電子制御装置およびインターポーザ基板
JP2010199622A (ja) * 2010-05-31 2010-09-09 Hitachi Ltd 半導体装置，それを用いた電力変換装置及び車載用電機システム
JP2012028519A (ja) * 2010-07-22 2012-02-09 Denso Corp 半導体パッケージ
US20120241208A1 (en) * 2011-03-21 2012-09-27 Dialog Semiconductor Gmbh Signal routing Optimized IC package ball/pad layout
JP2013062324A (ja) * 2011-09-12 2013-04-04 Rohm Co Ltd 半導体装置およびその設計方法、電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
JP3351706B2 (ja) * 1997-05-14 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JP3996315B2 (ja) * 2000-02-21 2007-10-24 松下電器産業株式会社 半導体装置およびその製造方法
US6989600B2 (en) * 2000-04-20 2006-01-24 Renesas Technology Corporation Integrated circuit device having reduced substrate size and a method for manufacturing the same
JP2003188508A (ja) 2001-12-18 2003-07-04 Toshiba Corp プリント配線板、面実装形回路部品および回路モジュール
JP2003273286A (ja) 2002-03-19 2003-09-26 Shinko Electric Ind Co Ltd 配線基板
JP3855992B2 (ja) * 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2006073844A (ja) 2004-09-03 2006-03-16 Casio Comput Co Ltd 半導体装置
JP2013045997A (ja) 2011-08-26 2013-03-04 Renesas Electronics Corp 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068606A (ja) * 1999-08-30 2001-03-16 Hitachi Ltd 自動車用制御コントロールユニットおよびその製造方法並びにｉｃチップパッケージ
JP2001177001A (ja) * 1999-12-17 2001-06-29 Matsushita Electric Ind Co Ltd Ｌｓｉ、ｌｓｉパッケージ、端子位置決定方法及びその装置
JP2001351983A (ja) * 2000-06-08 2001-12-21 Nec Corp 半導体装置及びその製造方法
JP2006202991A (ja) * 2005-01-20 2006-08-03 Sony Corp 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
JP2007227825A (ja) * 2006-02-27 2007-09-06 Denso Corp Ｉｃパッケージ、電子制御装置およびインターポーザ基板
JP2007019538A (ja) * 2006-09-20 2007-01-25 Fujitsu Ltd 半導体装置
JP2010199622A (ja) * 2010-05-31 2010-09-09 Hitachi Ltd 半導体装置，それを用いた電力変換装置及び車載用電機システム
JP2012028519A (ja) * 2010-07-22 2012-02-09 Denso Corp 半導体パッケージ
US20120241208A1 (en) * 2011-03-21 2012-09-27 Dialog Semiconductor Gmbh Signal routing Optimized IC package ball/pad layout
JP2013062324A (ja) * 2011-09-12 2013-04-04 Rohm Co Ltd 半導体装置およびその設計方法、電子機器

Also Published As

Publication number Publication date
DE102014114296A1 (de) 2015-04-30
US20150115430A1 (en) 2015-04-30
CN104576561A (zh) 2015-04-29
US9184146B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
JP6278695B2 (ja) 電子制御ユニット、および、これを用いた電動パワーステアリング装置
JP6119631B2 (ja) 回転電機
CN108702126B (zh) 电子控制单元及使用该电子控制单元的电动助力转向装置
CN102570937A (zh) 控制器
JP2017189033A (ja) 駆動装置、および、これを用いた電動パワーステアリング装置
JP6728110B2 (ja) 電動駆動装置及び電動パワーステアリング装置
CN102263071A (zh) 半导体模块和使用半导体模块的电动设备
JP2010063242A (ja) 電動パワーステアリング用制御装置
JP2015193371A (ja) 電動パワーステアリング用電子制御装置
JP7287107B2 (ja) 電力変換装置
JP2016163416A (ja) モータユニット
JP2016163414A (ja) モータユニット
JP7147683B2 (ja) 電力変換装置
US11387716B2 (en) Redundant circuit device
JP2015088539A (ja) 半導体パッケージ、および、これを実装する配線基板
US11532972B2 (en) Driving device
JP2013103534A (ja) 電動パワーステアリング用電子制御ユニット
US20220278587A1 (en) Electronic control unit
JP5804869B2 (ja) 電動パワーステアリング装置のコントロールユニット
JP6683020B2 (ja) 電力変換装置、及び、これを用いた電動パワーステアリング装置
JP6779193B2 (ja) 電動駆動装置
JP2016163415A (ja) モータユニット
JP7387064B2 (ja) 多層回路基板、駆動制御装置および電動パワーステアリング用モータユニット
JP6131879B2 (ja) 電子制御ユニット、および、これを用いた電動パワーステアリング装置。
JP7172849B2 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160510