JPH08172248A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH08172248A JPH08172248A JP6317249A JP31724994A JPH08172248A JP H08172248 A JPH08172248 A JP H08172248A JP 6317249 A JP6317249 A JP 6317249A JP 31724994 A JP31724994 A JP 31724994A JP H08172248 A JPH08172248 A JP H08172248A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- pattern
- circuit board
- printed circuit
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Structure Of Printed Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 部品点数を増加させることなく、リーク電流
を阻止する効果を高める。 【構成】 ソルダレジスト膜２に、配線パターン１５等
からのリーク電流の流入又は配線パターン１５等へのリ
ーク電流の流出を阻止すべき所定の配線パターン１３の
周囲の位置であって、配線パターン１３と配線パターン
１５等との間の位置において、開口２ａを形成する。
を阻止する効果を高める。 【構成】 ソルダレジスト膜２に、配線パターン１５等
からのリーク電流の流入又は配線パターン１５等へのリ
ーク電流の流出を阻止すべき所定の配線パターン１３の
周囲の位置であって、配線パターン１３と配線パターン
１５等との間の位置において、開口２ａを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品の実装に用い
られ、表面（上面又は下面、あるいは両面）にソルダレ
ジスト膜が形成されたプリント基板に関するものであ
る。
られ、表面（上面又は下面、あるいは両面）にソルダレ
ジスト膜が形成されたプリント基板に関するものであ
る。
【０００２】
【従来の技術】通常、プリント基板の表面には、ソルダ
レジスト膜が形成されている。これは、プリント基板表
面の保護等、例えば、パターンの腐食防止、パターンの
損傷防止、半田付け時等のパターン間の短絡防止などを
目的としたものである。
レジスト膜が形成されている。これは、プリント基板表
面の保護等、例えば、パターンの腐食防止、パターンの
損傷防止、半田付け時等のパターン間の短絡防止などを
目的としたものである。
【０００３】そして、従来は、ソルダレジスト膜には、
電子部品を半田付けして該電子部品を固定すると同時に
電気的に接続させる部分やスルーホール及び取付孔など
の孔が形成されている部分のみに、開口が形成され、他
の部分はソルダレジスト膜により覆われている。
電子部品を半田付けして該電子部品を固定すると同時に
電気的に接続させる部分やスルーホール及び取付孔など
の孔が形成されている部分のみに、開口が形成され、他
の部分はソルダレジスト膜により覆われている。
【０００４】このソルダレジスト膜は、プリント基板の
表面の保護のためには十分に有用なものである。
表面の保護のためには十分に有用なものである。
【０００５】しかしながら、プリント基板上で電子回路
として動作するパターンである配線パターンには、当該
配線パターンが構成する電子回路の一部が高インピーダ
ンスである配線パターンや、微小電流を流すための配線
パターンがある。例えば、微小信号を扱うアナログ回路
においては、このような配線パターンが存在する。この
ような場合、配線パターンを高密度化すると、プリント
基板の表面に形成したソルダレジスト膜を経由して流れ
るリーク電流により、回路が正常に動作しないことがあ
る。
として動作するパターンである配線パターンには、当該
配線パターンが構成する電子回路の一部が高インピーダ
ンスである配線パターンや、微小電流を流すための配線
パターンがある。例えば、微小信号を扱うアナログ回路
においては、このような配線パターンが存在する。この
ような場合、配線パターンを高密度化すると、プリント
基板の表面に形成したソルダレジスト膜を経由して流れ
るリーク電流により、回路が正常に動作しないことがあ
る。
【０００６】そこで、前記リーク電流の対策として、ポ
リテトラフルオロエチレン等の高絶縁材料を用いた端子
をプリント基板に実装し、この端子を用いて高インピー
ダンス部分あるいは微小電流通過部分を他の配線部分か
ら電気的、物理的に切り離すことが行われる。
リテトラフルオロエチレン等の高絶縁材料を用いた端子
をプリント基板に実装し、この端子を用いて高インピー
ダンス部分あるいは微小電流通過部分を他の配線部分か
ら電気的、物理的に切り離すことが行われる。
【０００７】この場合には、高インピーダンス部分ある
いは微小電流通過部分に対するリーク電流をほぼ完全に
阻止することができるものの、前記端子が必要であり部
品点数が増えるなどの欠点がある。
いは微小電流通過部分に対するリーク電流をほぼ完全に
阻止することができるものの、前記端子が必要であり部
品点数が増えるなどの欠点がある。
【０００８】そこで、前記リーク電流の対策として、前
記プリント基板上にガードパターンを形成することも行
われる。ガードパターンは、低インピーダンスで且つ前
記微小電流通過部分等とほぼ同電位の配線パターンであ
って、前記微小電流通過部分等を囲む配線パターンであ
る。該ガードパターンにより、該ガードパターンの外側
の配線パターンからのリーク電流が低減され、前記微小
電流通過部分等に対するリーク電流が低減される。
記プリント基板上にガードパターンを形成することも行
われる。ガードパターンは、低インピーダンスで且つ前
記微小電流通過部分等とほぼ同電位の配線パターンであ
って、前記微小電流通過部分等を囲む配線パターンであ
る。該ガードパターンにより、該ガードパターンの外側
の配線パターンからのリーク電流が低減され、前記微小
電流通過部分等に対するリーク電流が低減される。
【０００９】ここで、ガードパターンの一例について、
図３及び図４を参照して説明する。
図３及び図４を参照して説明する。
【００１０】図３は、プリント基板に搭載される電子回
路の一部の回路の一例を示す回路図である。図４は、図
３に示す回路を含む電子回路を搭載するプリント基板上
の配線パターンの主要部を示す説明図である。
路の一部の回路の一例を示す回路図である。図４は、図
３に示す回路を含む電子回路を搭載するプリント基板上
の配線パターンの主要部を示す説明図である。
【００１１】図３に示す回路は、フォトダイオードＤ１
から得られる光電流を電圧に変換する電流−電圧変換回
路である。この回路は、フォトダイオードＤ１と、オペ
アンプＩＣ１と、抵抗Ｒ１とから構成されている。フォ
トダイオードＤ１のカソードはグラウンドに接続され、
フォトダイオードＤ１のアノードはオペアンプＩＣ１の
反転入力端子に接続されている。オペアンプＩＣ１の非
反転入力端子は、グラウンドに接続されている。オペア
ンプＩＣ１の反転入力端子と出力端子との間には、抵抗
Ｒ１が接続されている。端子Ｏ１がオペアンプＩＣ１の
出力端子に接続され、端子Ｏ２がグラウンドに接続され
ている。
から得られる光電流を電圧に変換する電流−電圧変換回
路である。この回路は、フォトダイオードＤ１と、オペ
アンプＩＣ１と、抵抗Ｒ１とから構成されている。フォ
トダイオードＤ１のカソードはグラウンドに接続され、
フォトダイオードＤ１のアノードはオペアンプＩＣ１の
反転入力端子に接続されている。オペアンプＩＣ１の非
反転入力端子は、グラウンドに接続されている。オペア
ンプＩＣ１の反転入力端子と出力端子との間には、抵抗
Ｒ１が接続されている。端子Ｏ１がオペアンプＩＣ１の
出力端子に接続され、端子Ｏ２がグラウンドに接続され
ている。
【００１２】図３に示す回路によれば、フォトダイオー
ドＤ１から得られる光電流は、オペアンプＩＣ１及び抵
抗Ｒ１により電圧に変換され、この電圧が端子Ｏ１と端
子Ｏ２との間に出力として現れる。フォトダイオードＤ
１からの光電流が微小な場合、抵抗Ｒ１の値を大きくし
てオペアンプＩＣ１の出力電圧を上げることが行われる
が、抵抗Ｒ１の値を大きくする程、図３中のＡ点（オペ
アンプＩＣ１の反転入力端子に接続された点）のインピ
ーダンスも高くなる。また、Ａ点を通過する電流、すな
わち、前記光電流も前述のとおり微小である。結局、図
３に示す回路におけるＡ点は、最も厳しく、クリチカル
な点となる。したがって、図３に示す回路を含む電子回
路を搭載するプリント基板の配線パターンを高密度化し
た場合、Ａ点をリーク電流に対して保護しなければ、図
３に示す回路は正常に動作しない。
ドＤ１から得られる光電流は、オペアンプＩＣ１及び抵
抗Ｒ１により電圧に変換され、この電圧が端子Ｏ１と端
子Ｏ２との間に出力として現れる。フォトダイオードＤ
１からの光電流が微小な場合、抵抗Ｒ１の値を大きくし
てオペアンプＩＣ１の出力電圧を上げることが行われる
が、抵抗Ｒ１の値を大きくする程、図３中のＡ点（オペ
アンプＩＣ１の反転入力端子に接続された点）のインピ
ーダンスも高くなる。また、Ａ点を通過する電流、すな
わち、前記光電流も前述のとおり微小である。結局、図
３に示す回路におけるＡ点は、最も厳しく、クリチカル
な点となる。したがって、図３に示す回路を含む電子回
路を搭載するプリント基板の配線パターンを高密度化し
た場合、Ａ点をリーク電流に対して保護しなければ、図
３に示す回路は正常に動作しない。
【００１３】そこで、Ａ点をリーク電流に対して保護す
るため、図３に示す回路を搭載するプリント基板では、
図４に示すように、ガードパターン１１が形成される。
るため、図３に示す回路を搭載するプリント基板では、
図４に示すように、ガードパターン１１が形成される。
【００１４】図４において、１２はグラウンドラインと
なる配線パターン、１３は図３中のＡ点に相当する配線
パターン、１４は図３中の端子Ｏ１に接続された配線パ
ターン、１５は図３に示す回路とともにプリント基板上
に搭載される他の回路の配線パターンである。配線パタ
ーン１２の部分には、ダイオードＤ１のカソードを半田
付けするためのスルーホール等の接続孔１６が形成され
ている。配線パターン１３の部分には、ダイオードＤ１
のアノードを半田付けするための接続孔１７、オペアン
プＩＣ１の反転入力端子を接続するための接続孔１８及
び抵抗Ｒ１の一端を接続するための接続孔１９が形成さ
れている。配線パターン１４の部分には、抵抗Ｒ１の他
端及びオペアンプＩＣ１の出力端子を接続するための接
続孔２０が形成されている。
なる配線パターン、１３は図３中のＡ点に相当する配線
パターン、１４は図３中の端子Ｏ１に接続された配線パ
ターン、１５は図３に示す回路とともにプリント基板上
に搭載される他の回路の配線パターンである。配線パタ
ーン１２の部分には、ダイオードＤ１のカソードを半田
付けするためのスルーホール等の接続孔１６が形成され
ている。配線パターン１３の部分には、ダイオードＤ１
のアノードを半田付けするための接続孔１７、オペアン
プＩＣ１の反転入力端子を接続するための接続孔１８及
び抵抗Ｒ１の一端を接続するための接続孔１９が形成さ
れている。配線パターン１４の部分には、抵抗Ｒ１の他
端及びオペアンプＩＣ１の出力端子を接続するための接
続孔２０が形成されている。
【００１５】前記ガードパターン１１は図３中のＢ点に
相当する配線パターンであり、この部分にはオペアンプ
ＩＣ１の非反転入力端子を接続するための接続孔２１が
形成されている。図３において、Ａ点とＢ点はオペアン
プＩＣ１の２つの入力でほぼ同電位であり、また、Ｂ点
は接地されているのでＢ点のインピーダンスは非常に低
い。このため、Ｂ点に相当する配線パターンであるガー
ドリング１１によりＡ点に相当する配線パターン１３を
囲み、ガードリング１１の外側の配線パターン１５等か
らのリーク電流がＡ点に流れ込まないようにしている。
相当する配線パターンであり、この部分にはオペアンプ
ＩＣ１の非反転入力端子を接続するための接続孔２１が
形成されている。図３において、Ａ点とＢ点はオペアン
プＩＣ１の２つの入力でほぼ同電位であり、また、Ｂ点
は接地されているのでＢ点のインピーダンスは非常に低
い。このため、Ｂ点に相当する配線パターンであるガー
ドリング１１によりＡ点に相当する配線パターン１３を
囲み、ガードリング１１の外側の配線パターン１５等か
らのリーク電流がＡ点に流れ込まないようにしている。
【００１６】なお、図４に示す例では、オペアンプＩＣ
１としてＴＯ−５の８ピンのパッケージに収容されたも
のが採用されている。また、図４においては、オペアン
プＩＣ１への電源ラインとなる配線パターン等は省略さ
れている。
１としてＴＯ−５の８ピンのパッケージに収容されたも
のが採用されている。また、図４においては、オペアン
プＩＣ１への電源ラインとなる配線パターン等は省略さ
れている。
【００１７】そして、図４に示すパターン１１，１２，
１３，１４，１５が形成された従来のプリント基板で
は、図２に示すように、基板材１の上面に各パターン１
１，１２，１３，１４，１５が形成され、これらの上に
ソルダレジスト膜２が一様に形成されている。すなわ
ち、従来のプリント基板では、ソルダレジスト膜２に
は、リーク電流に対して保護すべきＡ点に相当する配線
パターン１３と配線パターン１５等との間の位置に開口
が形成されることなく、ソルダレジスト膜２はガードパ
ターン１１上にも形成されて配線パターン１３上から配
線パターン１５上まで連続している。
１３，１４，１５が形成された従来のプリント基板で
は、図２に示すように、基板材１の上面に各パターン１
１，１２，１３，１４，１５が形成され、これらの上に
ソルダレジスト膜２が一様に形成されている。すなわ
ち、従来のプリント基板では、ソルダレジスト膜２に
は、リーク電流に対して保護すべきＡ点に相当する配線
パターン１３と配線パターン１５等との間の位置に開口
が形成されることなく、ソルダレジスト膜２はガードパ
ターン１１上にも形成されて配線パターン１３上から配
線パターン１５上まで連続している。
【００１８】なお、図２は、図４に示すパターン１１，
１２，１３，１４，１５が形成された従来のプリント基
板の、図４中のＸ−Ｘ線に沿った断面を示す断面図であ
る。
１２，１３，１４，１５が形成された従来のプリント基
板の、図４中のＸ−Ｘ線に沿った断面を示す断面図であ
る。
【００１９】なお、図２には表れていないが、ソルダレ
ジスト膜２には、電子部品を半田付けして該電子部品を
固定すると同時に電気的に接続させる部分やスルーホー
ル及び取付孔などの孔が形成されている部分について
は、開口が形成されている。
ジスト膜２には、電子部品を半田付けして該電子部品を
固定すると同時に電気的に接続させる部分やスルーホー
ル及び取付孔などの孔が形成されている部分について
は、開口が形成されている。
【００２０】このようにガードパターン１１を形成した
場合には、ガードパターンの外側の配線パターン１５か
らのリーク電流が低減され、保護すべき配線パターン１
３に対するリーク電流が低減される。そして、この場合
には、前述した端子を用いる方法と異なり、部品点数が
増えるなどの欠点がない。
場合には、ガードパターンの外側の配線パターン１５か
らのリーク電流が低減され、保護すべき配線パターン１
３に対するリーク電流が低減される。そして、この場合
には、前述した端子を用いる方法と異なり、部品点数が
増えるなどの欠点がない。
【００２１】
【発明が解決しようとする課題】しかしながら、リーク
電流の対策として、従来のプリント基板においてガード
パターン１１を形成する方法を採用した場合には、前述
したようにソルダレジスト膜２が一様に形成されて保護
すべきＡ点に相当する配線パターン１３上から配線パタ
ーン１５上まで連続しているので、配線パターン１５か
らソルダレジスト膜２を経由して配線パターン１３に流
入するリーク電流を無視し得ない。特に配線パターンを
一層高密度化するとそのリーク電流の影響が大きくな
る。
電流の対策として、従来のプリント基板においてガード
パターン１１を形成する方法を採用した場合には、前述
したようにソルダレジスト膜２が一様に形成されて保護
すべきＡ点に相当する配線パターン１３上から配線パタ
ーン１５上まで連続しているので、配線パターン１５か
らソルダレジスト膜２を経由して配線パターン１３に流
入するリーク電流を無視し得ない。特に配線パターンを
一層高密度化するとそのリーク電流の影響が大きくな
る。
【００２２】本発明は、前記事情に鑑みてなされたもの
で、部品点数を増加させることなく、リーク電流を阻止
する効果を高めることができるプリント基板を提供する
ことを目的とする。
で、部品点数を増加させることなく、リーク電流を阻止
する効果を高めることができるプリント基板を提供する
ことを目的とする。
【００２３】
【課題を解決するための手段】前記課題を解決するた
め、本発明の第１の態様によるプリント基板は、電子部
品の実装に用いられ、表面にソルダレジスト膜が形成さ
れたプリント基板において、前記ソルダレジスト膜に、
他の配線パターンからのリーク電流の流入又は他の配線
パターンへのリーク電流の流出を阻止すべき所定の配線
パターンの周囲の位置であって、前記所定の配線パター
ンと前記他の配線パターンとの間の位置において、開口
を形成したものである。
め、本発明の第１の態様によるプリント基板は、電子部
品の実装に用いられ、表面にソルダレジスト膜が形成さ
れたプリント基板において、前記ソルダレジスト膜に、
他の配線パターンからのリーク電流の流入又は他の配線
パターンへのリーク電流の流出を阻止すべき所定の配線
パターンの周囲の位置であって、前記所定の配線パター
ンと前記他の配線パターンとの間の位置において、開口
を形成したものである。
【００２４】また、本発明の第２の態様によるプリント
基板は、電子部品の実装に用いられ、表面にソルダレジ
スト膜が形成されたプリント基板において、他の配線パ
ターンからのリーク電流の流入又は他の配線パターンへ
のリーク電流の流出を阻止すべき所定の配線パターンを
囲むように形成されたガードパターンを備える。そし
て、前記ソルダレジスト膜には、前記所定の配線パター
ンの周囲の位置であって、前記所定の配線パターンと前
記他の配線パターンとの間の位置において、開口が形成
される。
基板は、電子部品の実装に用いられ、表面にソルダレジ
スト膜が形成されたプリント基板において、他の配線パ
ターンからのリーク電流の流入又は他の配線パターンへ
のリーク電流の流出を阻止すべき所定の配線パターンを
囲むように形成されたガードパターンを備える。そし
て、前記ソルダレジスト膜には、前記所定の配線パター
ンの周囲の位置であって、前記所定の配線パターンと前
記他の配線パターンとの間の位置において、開口が形成
される。
【００２５】さらに、本発明の第３の態様によるプリン
ト基板は、前記第２の態様によるプリント基板におい
て、前記開口が前記ガイドパターンを露出させるように
したものである。この場合、前記開口によって前記ガイ
ドパターンが完全に露出するようにしてもよいし、前記
開口によって前記ガイドパターンの一部のみが露出する
ようにしてもよい。
ト基板は、前記第２の態様によるプリント基板におい
て、前記開口が前記ガイドパターンを露出させるように
したものである。この場合、前記開口によって前記ガイ
ドパターンが完全に露出するようにしてもよいし、前記
開口によって前記ガイドパターンの一部のみが露出する
ようにしてもよい。
【００２６】
【作用】本発明の第１乃至第３の態様によるプリント基
板では、ソルダレジスト膜に、他の配線パターンからの
リーク電流の流入又は他の配線パターンへのリーク電流
の流出を阻止すべき所定の配線パターンの周囲の位置で
あって、前記所定の配線パターンと前記他の配線パター
ンとの間の位置において、開口が形成されている。この
ため、第１乃至第３の態様によるプリント基板によれ
ば、該開口によって、ソルダレジスト膜を経由して前記
他の配線パターンから前記所定の配線パターンに流入す
るか又は前記所定の配線パターンから前記他の配線パタ
ーンへ流出するリーク電流を阻止することができる。
板では、ソルダレジスト膜に、他の配線パターンからの
リーク電流の流入又は他の配線パターンへのリーク電流
の流出を阻止すべき所定の配線パターンの周囲の位置で
あって、前記所定の配線パターンと前記他の配線パター
ンとの間の位置において、開口が形成されている。この
ため、第１乃至第３の態様によるプリント基板によれ
ば、該開口によって、ソルダレジスト膜を経由して前記
他の配線パターンから前記所定の配線パターンに流入す
るか又は前記所定の配線パターンから前記他の配線パタ
ーンへ流出するリーク電流を阻止することができる。
【００２７】本発明の第２の態様によるプリント基板に
よれば、他の配線パターンからのリーク電流の流入又は
他の配線パターンへのリーク電流の流出を阻止すべき所
定の配線パターンを囲むように形成されたガードパター
ンを備えているので、該ガードパターンによって、基板
材を経由して前記他の配線パターンから前記所定の配線
パターンに流入するか又は前記所定の配線パターンから
前記他の配線パターンへ流出するリーク電流も阻止する
ことができる。
よれば、他の配線パターンからのリーク電流の流入又は
他の配線パターンへのリーク電流の流出を阻止すべき所
定の配線パターンを囲むように形成されたガードパター
ンを備えているので、該ガードパターンによって、基板
材を経由して前記他の配線パターンから前記所定の配線
パターンに流入するか又は前記所定の配線パターンから
前記他の配線パターンへ流出するリーク電流も阻止する
ことができる。
【００２８】この場合、本発明の第３の態様によるプリ
ント基板のように、前記開口を、ガードパターンを露出
させるような位置に形成すれば、配線パターンを高密度
化する場合であっても、設計時に前記開口を容易に配置
することができる。
ント基板のように、前記開口を、ガードパターンを露出
させるような位置に形成すれば、配線パターンを高密度
化する場合であっても、設計時に前記開口を容易に配置
することができる。
【００２９】
【実施例】以下、図面に示す実施例に基づいて、本発明
によるプリント基板について説明する。
によるプリント基板について説明する。
【００３０】図１は、本発明の一実施例によるプリント
基板の断面図である。図１において、前述した図２と同
一又は対応する要素には同一符号を付している。
基板の断面図である。図１において、前述した図２と同
一又は対応する要素には同一符号を付している。
【００３１】本実施例によるプリント基板にも、前述し
た従来のプリント基板と同様に、図３に示す回路を含む
電子回路が搭載されている。そして、本実施例によるプ
リント基板の配線パターンも、前述した従来のプリント
基板と同様に、図４に示すように、ガードパターン１
１、配線パターン１２，１３，１４，１５が形成されて
いる。
た従来のプリント基板と同様に、図３に示す回路を含む
電子回路が搭載されている。そして、本実施例によるプ
リント基板の配線パターンも、前述した従来のプリント
基板と同様に、図４に示すように、ガードパターン１
１、配線パターン１２，１３，１４，１５が形成されて
いる。
【００３２】すなわち、図３は、本実施例によるプリン
ト基板に搭載される電子回路の一部の回路の一例を示す
回路図でもある。また、図４は、本実施例によるプリン
ト基板上の配線パターンの主要部を示す説明図でもあ
る。
ト基板に搭載される電子回路の一部の回路の一例を示す
回路図でもある。また、図４は、本実施例によるプリン
ト基板上の配線パターンの主要部を示す説明図でもあ
る。
【００３３】図３及び図４については既に説明したの
で、ここでは重複した説明は省略する。
で、ここでは重複した説明は省略する。
【００３４】なお、図１は、図４に示すパターン１１，
１２，１３，１４，１５が形成された本実施例によるプ
リント基板の、図４中のＸ−Ｘ線に沿った断面を示す断
面図である。
１２，１３，１４，１５が形成された本実施例によるプ
リント基板の、図４中のＸ−Ｘ線に沿った断面を示す断
面図である。
【００３５】そして、本実施例では、図１に示すよう
に、ベーク基板、紙エポキシ基板、ガラスエポキシ等の
基板材１の上面に各パターン１１，１２，１３，１４，
１５が形成され、これらの上にソルダレジスト膜２が形
成されている。
に、ベーク基板、紙エポキシ基板、ガラスエポキシ等の
基板材１の上面に各パターン１１，１２，１３，１４，
１５が形成され、これらの上にソルダレジスト膜２が形
成されている。
【００３６】しかし、本実施例では、従来のプリント基
板と異なり、ソルダレジスト膜２には、配線パターン１
５等からのリーク電流の流入又は配線パターン１５等か
らの流出を阻止すべき配線パターン１３の周囲の位置で
あって、配線パターン１３と配線パターン１５等との間
の位置において、開口２ａが形成されている。特に、本
実施例では、開口２ａは、ガードパターン１１に沿って
ガードパターン１１の全体を露出させるように形成され
ている。
板と異なり、ソルダレジスト膜２には、配線パターン１
５等からのリーク電流の流入又は配線パターン１５等か
らの流出を阻止すべき配線パターン１３の周囲の位置で
あって、配線パターン１３と配線パターン１５等との間
の位置において、開口２ａが形成されている。特に、本
実施例では、開口２ａは、ガードパターン１１に沿って
ガードパターン１１の全体を露出させるように形成され
ている。
【００３７】なお、図１には表れていないが、ソルダレ
ジスト膜２には、電子部品を半田付けして該電子部品を
固定すると同時に電気的に接続させる部分やスルーホー
ル及び取付孔などの孔が形成されている部分について
も、開口が形成されている。
ジスト膜２には、電子部品を半田付けして該電子部品を
固定すると同時に電気的に接続させる部分やスルーホー
ル及び取付孔などの孔が形成されている部分について
も、開口が形成されている。
【００３８】なお、本実施例では、ガードパターン１１
が露出しているので、ガードパターン１１を耐食性の高
い材料を用いて構成することが望ましい。例えば、ガー
ドパターン１１として、銅箔に金メッキを施したもの等
を用いることが望ましい。
が露出しているので、ガードパターン１１を耐食性の高
い材料を用いて構成することが望ましい。例えば、ガー
ドパターン１１として、銅箔に金メッキを施したもの等
を用いることが望ましい。
【００３９】本実施例によれば、従来と異なり、開口２
ａによって、ソルダレジスト膜２を経由して配線パター
ン１５等から図３中のＡ点に相当する配線パターン１３
に流入するか又配線パターン１３から配線パターン１５
等へ流出するリーク電流を完全に阻止することができ
る。
ａによって、ソルダレジスト膜２を経由して配線パター
ン１５等から図３中のＡ点に相当する配線パターン１３
に流入するか又配線パターン１３から配線パターン１５
等へ流出するリーク電流を完全に阻止することができ
る。
【００４０】また、本実施例によれば、ガードパターン
１１を備えているので、該ガードパターン１１によっ
て、基板材１を経由して配線パターン１５等から配線パ
ターン１３に流入するか又は配線パターン１３から配線
パターン１５等へ流出するリーク電流も阻止することが
できる。
１１を備えているので、該ガードパターン１１によっ
て、基板材１を経由して配線パターン１５等から配線パ
ターン１３に流入するか又は配線パターン１３から配線
パターン１５等へ流出するリーク電流も阻止することが
できる。
【００４１】さらに、本実施例によれば、開口２ａがガ
ードパターン１１を露出させるような位置に形成されて
いるので、配線パターンを高密度化する場合であって
も、設計時に開口２ａを容易に配置することができる。
ードパターン１１を露出させるような位置に形成されて
いるので、配線パターンを高密度化する場合であって
も、設計時に開口２ａを容易に配置することができる。
【００４２】さらにまた、本実施例によれば、前述した
端子を用いる従来の方法と異なり、部品点数が増えるな
どの欠点もない。
端子を用いる従来の方法と異なり、部品点数が増えるな
どの欠点もない。
【００４３】以上に本発明の一実施例によるプリント基
板について説明したが、本発明はこの実施例に限定され
るものではない。
板について説明したが、本発明はこの実施例に限定され
るものではない。
【００４４】例えば、本発明では、ガードパターン１１
の一部のみを露出させるように、開口２ａを形成しても
よい。すなわち、図１において、ソルダレジスト膜２の
配線パターン１３上の部分及びソルダレジスト膜２のガ
ードパターン１１の外側の部分のうちの一方又は両方
が、ガードパターン１１の一部の上にまで及んでいても
よい。また、本発明では、ガードパターン１１を全く露
出させないように、開口２ａを形成してもよい。
の一部のみを露出させるように、開口２ａを形成しても
よい。すなわち、図１において、ソルダレジスト膜２の
配線パターン１３上の部分及びソルダレジスト膜２のガ
ードパターン１１の外側の部分のうちの一方又は両方
が、ガードパターン１１の一部の上にまで及んでいても
よい。また、本発明では、ガードパターン１１を全く露
出させないように、開口２ａを形成してもよい。
【００４５】また、本発明では、必ずしもガードパター
ン１１を形成しておく必要はない。特に、基板材１の絶
縁性が極めて高い場合など、基板材１を経由したリーク
電流が問題とならない場合には、ガードパターン１１を
形成しておく必要はない。
ン１１を形成しておく必要はない。特に、基板材１の絶
縁性が極めて高い場合など、基板材１を経由したリーク
電流が問題とならない場合には、ガードパターン１１を
形成しておく必要はない。
【００４６】さらに、前記実施例では、ガードパターン
１１はリング状（又はドーナツ状）に形成されている
が、ガードパターン１１は、そのリング形状の一部が欠
落したような形状に形成してもよい。この場合、開口２
ａは、ガードパターン１１の形状に合わせてリング形状
の一部が欠落したような形状に形成してもよいし、ガー
ドパターン１１の形状にかかわらずにリング状に形成し
てもよい。
１１はリング状（又はドーナツ状）に形成されている
が、ガードパターン１１は、そのリング形状の一部が欠
落したような形状に形成してもよい。この場合、開口２
ａは、ガードパターン１１の形状に合わせてリング形状
の一部が欠落したような形状に形成してもよいし、ガー
ドパターン１１の形状にかかわらずにリング状に形成し
てもよい。
【００４７】さらにまた、前述した実施例はプリント基
板がいわゆる片面プリント基板の場合であったが、本発
明は、両面プリント基板や多層プリント基板にも適用す
ることができる。
板がいわゆる片面プリント基板の場合であったが、本発
明は、両面プリント基板や多層プリント基板にも適用す
ることができる。
【００４８】両面プリント基板基板や多層プリント基板
の場合には、ガードパターンは、片面にのみ形成しても
よいし、両面に形成してもよい。同様に、両面プリント
基板基板や多層プリント基板の場合には、開口２ａは、
片面のソルダレジスト膜にのみ形成してもよいし、両面
のソルダレジスト膜に形成してもよい。
の場合には、ガードパターンは、片面にのみ形成しても
よいし、両面に形成してもよい。同様に、両面プリント
基板基板や多層プリント基板の場合には、開口２ａは、
片面のソルダレジスト膜にのみ形成してもよいし、両面
のソルダレジスト膜に形成してもよい。
【００４９】
【発明の効果】以上の通り、本発明によれば、部品点数
を増加させることなく、リーク電流を阻止する効果を高
めることができる。
を増加させることなく、リーク電流を阻止する効果を高
めることができる。
【図１】本発明の一実施例によるプリント基板の断面図
である。
である。
【図２】従来のプリント基板の断面図である。
【図３】プリント基板に搭載される電子回路の一部の回
路の一例を示す回路図である。
路の一例を示す回路図である。
【図４】図３に示す回路を搭載するプリント基板上の配
線パターンの主要部を示す説明図である。
線パターンの主要部を示す説明図である。
１ 基板材 ２ ソルダレジスト膜 ２ａ 開口 １１ ガードリング １２，１３，１４，１５ 配線パターン １６，１７，１８，１９，２０，２１ 接続孔 ＩＣ１ オペアンプ Ｄ１ フォトダイオード Ｒ１ 抵抗
Claims (3)
- 【請求項１】 電子部品の実装に用いられ、表面にソル
ダレジスト膜が形成されたプリント基板において、前記
ソルダレジスト膜に、他の配線パターンからのリーク電
流の流入又は他の配線パターンへのリーク電流の流出を
阻止すべき所定の配線パターンの周囲の位置であって、
前記所定の配線パターンと前記他の配線パターンとの間
の位置において、開口を形成したことを特徴とするプリ
ント基板。 - 【請求項２】 電子部品の実装に用いられ、表面にソル
ダレジスト膜が形成されたプリント基板において、 他の配線パターンからのリーク電流の流入又は他の配線
パターンへのリーク電流の流出を阻止すべき所定の配線
パターンを囲むように形成されたガードパターンを備
え、 前記ソルダレジスト膜に、前記所定の配線パターンの周
囲の位置であって、前記所定の配線パターンと前記他の
配線パターンとの間の位置において、開口を形成したこ
とを特徴とするプリント基板。 - 【請求項３】前記開口が前記ガイドパターンを露出させ
ることを特徴とする請求項２記載のプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6317249A JPH08172248A (ja) | 1994-12-20 | 1994-12-20 | プリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6317249A JPH08172248A (ja) | 1994-12-20 | 1994-12-20 | プリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08172248A true JPH08172248A (ja) | 1996-07-02 |
Family
ID=18086150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6317249A Pending JPH08172248A (ja) | 1994-12-20 | 1994-12-20 | プリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08172248A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000008686A2 (de) * | 1998-08-05 | 2000-02-17 | Infineon Technologies Ag | Substrat für hochspannungsmodule |
| JP2004228113A (ja) * | 2003-01-20 | 2004-08-12 | Rion Co Ltd | プリント基板を用いた絶縁構造 |
| EP3441730A1 (en) * | 2017-08-10 | 2019-02-13 | Ricoh Company, Limited | Light measuring apparatus |
| JP2019036715A (ja) * | 2017-08-10 | 2019-03-07 | 株式会社リコー | 測定装置 |
-
1994
- 1994-12-20 JP JP6317249A patent/JPH08172248A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000008686A2 (de) * | 1998-08-05 | 2000-02-17 | Infineon Technologies Ag | Substrat für hochspannungsmodule |
| WO2000008686A3 (de) * | 1998-08-05 | 2000-05-11 | Siemens Ag | Substrat für hochspannungsmodule |
| US6440574B2 (en) | 1998-08-05 | 2002-08-27 | Infineon Technologies Ag | Substrate for high-voltage modules |
| JP2004228113A (ja) * | 2003-01-20 | 2004-08-12 | Rion Co Ltd | プリント基板を用いた絶縁構造 |
| EP3441730A1 (en) * | 2017-08-10 | 2019-02-13 | Ricoh Company, Limited | Light measuring apparatus |
| CN109387502A (zh) * | 2017-08-10 | 2019-02-26 | 株式会社理光 | 测量装置 |
| JP2019036715A (ja) * | 2017-08-10 | 2019-03-07 | 株式会社リコー | 測定装置 |
| US10670532B2 (en) | 2017-08-10 | 2020-06-02 | Ricoh Company, Ltd. | Measuring apparatus comprising a line enclosure disposed around an electrical connection line electrically connected to the conductive part of an optical window and a housing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2682477B2 (ja) | 回路部品の実装構造 | |
| US6448504B1 (en) | Printed circuit board and semiconductor package using the same | |
| JPH08172143A (ja) | プリント配線板とこれを用いた電子装置 | |
| US6512185B2 (en) | Printed-wiring board | |
| JPH08172248A (ja) | プリント基板 | |
| JP3493714B2 (ja) | プリント基板 | |
| US6175085B1 (en) | Solder mask configuration for a printed wiring board with improved breakdown voltage performance | |
| JP4900264B2 (ja) | 電子制御ユニットの耐静電気構造 | |
| JPH08181419A (ja) | プリント配線板の構造 | |
| JPH057072A (ja) | プリント配線板 | |
| KR20040096171A (ko) | 정전기 방전 개선을 위한 인쇄회로기판 | |
| JPH0625026Y2 (ja) | 両面基板 | |
| JPH04115592A (ja) | プリント配線板 | |
| JP2000091463A (ja) | Ｂｇａパッケージ | |
| JP2001135898A (ja) | プリント配線板 | |
| JPH0541568A (ja) | プリント基板のパターン配置方法 | |
| JPH03159291A (ja) | プリント配線基板 | |
| JPH03179796A (ja) | ハイブリッド集積回路 | |
| JP2003046207A (ja) | 配線基板及び電子機器 | |
| JPH0832200A (ja) | 電気回路板及びプリント配線板 | |
| JPH07318586A (ja) | プローブカード | |
| EP1135011A2 (en) | Printed-wiring board | |
| JPH03132092A (ja) | 印刷配線基板 | |
| JP2000228567A (ja) | プリント基板構造における静電気回避方法 | |
| JPH0536876U (ja) | 表面実装部品用回路基板 |