JP2697668B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2697668B2 JP2697668B2 JP7086720A JP8672095A JP2697668B2 JP 2697668 B2 JP2697668 B2 JP 2697668B2 JP 7086720 A JP7086720 A JP 7086720A JP 8672095 A JP8672095 A JP 8672095A JP 2697668 B2 JP2697668 B2 JP 2697668B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- electrodes
- semiconductor device
- electrode
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
その実装面側構成に関する。
その実装面側構成に関する。
【０００２】
【従来の技術】従来の半導体装置は、図４に示される様
に配線パターン３を有する基板１に半導体素子８を搭載
し樹脂封止する構造を有している。多くの電極は、基板
の端面スルーホール５を介し裏面電極４に接続すること
によって外部電極とされる。この半導体装置は、実装基
板と半田接続し実用に供せられるが、通常半田ペースト
印刷リフロー方式によって実装されている。
に配線パターン３を有する基板１に半導体素子８を搭載
し樹脂封止する構造を有している。多くの電極は、基板
の端面スルーホール５を介し裏面電極４に接続すること
によって外部電極とされる。この半導体装置は、実装基
板と半田接続し実用に供せられるが、通常半田ペースト
印刷リフロー方式によって実装されている。
【０００３】図５は、この従来の半導装置の実装面側を
見た部分拡大裏面図である。基板としてプリント配線基
板を用いる場合、裏面に配線パターン３を設け、ソルダ
ーレジスト２で彼覆する構造とすることができる。裏面
配線パターンには電源層や接地電位層を設けるケースが
多く、裏面電極をそのままの導体幅で引き廻していた。
また、裏面配線パターンをソルダーレジストで被覆する
場合、裏面電極にソルダーレジストがかからないように
するために、レジストのパターン精度にマージンを見込
んでソルダーレジストの端部が裏面電極から所定距離だ
け離れる様に設計されていた。その具体的距離として
は、ソルターレジストのパターン化方法によって異なる
が、印刷方式で０．５〜０．８ｍｍ，フォトリソグラフ
ィー方式で０．３〜０．５ｍｍが一般的である。
見た部分拡大裏面図である。基板としてプリント配線基
板を用いる場合、裏面に配線パターン３を設け、ソルダ
ーレジスト２で彼覆する構造とすることができる。裏面
配線パターンには電源層や接地電位層を設けるケースが
多く、裏面電極をそのままの導体幅で引き廻していた。
また、裏面配線パターンをソルダーレジストで被覆する
場合、裏面電極にソルダーレジストがかからないように
するために、レジストのパターン精度にマージンを見込
んでソルダーレジストの端部が裏面電極から所定距離だ
け離れる様に設計されていた。その具体的距離として
は、ソルターレジストのパターン化方法によって異なる
が、印刷方式で０．５〜０．８ｍｍ，フォトリソグラフ
ィー方式で０．３〜０．５ｍｍが一般的である。
【０００４】この半導体装置を実装する場合、実装基板
の裏面電極が重なる部分にあらかじめ半田が等量、等面
積にプリントされたものを用いることが多い。この様な
実装基板に基板１の裏面を重ね合わせて加熱すると、半
田が溶融して裏面電極４のそれぞれに半田付けが行われ
る。更に溶融した半田は、端面スルーホール５へ這い上
がり、基板１の側面から半田外観自動検出装置により半
田の這い上がりを検出していた。
の裏面電極が重なる部分にあらかじめ半田が等量、等面
積にプリントされたものを用いることが多い。この様な
実装基板に基板１の裏面を重ね合わせて加熱すると、半
田が溶融して裏面電極４のそれぞれに半田付けが行われ
る。更に溶融した半田は、端面スルーホール５へ這い上
がり、基板１の側面から半田外観自動検出装置により半
田の這い上がりを検出していた。
【０００５】
【発明が解決しようとする課題】この従来の半導体装置
では、裏面電極４のうちの例えば１つを延長させて、裏
面導体にパターンの引き込みを行って配線パターン３と
した場合、ソルダーレジスト２から露出した導体部分の
面積は、他の裏面電極の面積より大きくなる。これらの
半導体装置の実装時に裏面電極のハンダ付けを行う際、
ペースト量を他の裏面電極４に合わせるとレジストから
露出した配線パターン３の部分が半田不足となり、逆に
配線パターン３の電極面積に合わせると他の裏面電極４
は全て半田過剰による不具合いが発生し易くなる。通
常、本半導体装置のユーザーは、裏面電極それぞれを半
田付けするための半田ペースト量を全て一定にしてい
る。前述したように、配線パターン３の半田が他の裏面
電極４の半田より少なくなると、端面スルーホール部分
への半田這い上がり量が配線パターン３の部分のみ少な
くなる。半田外観検査を行なう際、これは半田付け不具
合いと見なされる。特に半田外観自動検査装置では、半
田這い上がり量が半田付け部良否の判定基準となるた
め、半田付け不具合いと判定されるケースが多発する結
果となってしまっていた。したがって良品のものでも不
良品と判断され、歩留りが低下してしまうことがあっ
た。
では、裏面電極４のうちの例えば１つを延長させて、裏
面導体にパターンの引き込みを行って配線パターン３と
した場合、ソルダーレジスト２から露出した導体部分の
面積は、他の裏面電極の面積より大きくなる。これらの
半導体装置の実装時に裏面電極のハンダ付けを行う際、
ペースト量を他の裏面電極４に合わせるとレジストから
露出した配線パターン３の部分が半田不足となり、逆に
配線パターン３の電極面積に合わせると他の裏面電極４
は全て半田過剰による不具合いが発生し易くなる。通
常、本半導体装置のユーザーは、裏面電極それぞれを半
田付けするための半田ペースト量を全て一定にしてい
る。前述したように、配線パターン３の半田が他の裏面
電極４の半田より少なくなると、端面スルーホール部分
への半田這い上がり量が配線パターン３の部分のみ少な
くなる。半田外観検査を行なう際、これは半田付け不具
合いと見なされる。特に半田外観自動検査装置では、半
田這い上がり量が半田付け部良否の判定基準となるた
め、半田付け不具合いと判定されるケースが多発する結
果となってしまっていた。したがって良品のものでも不
良品と判断され、歩留りが低下してしまうことがあっ
た。
【０００６】
【課題を解決するための手段】本発明では、半導体素子
を搭載した回路基板裏面の外周部に一列に配置された複
数の電極と、前記複数の電極の内側の前記回路基板裏面
に設けられた導体部と、前記複数の電極の一部と前記導
体を接続し前記回路基板裏面に設けられた接続部とを有
し、前記導体部がレジストで覆われている半導体装置に
おいて、前記レジストは前記導体部上で前記電極のそれ
ぞれと等距離を保ち形成されているが、前記接続部上で
は前記接続部に接続された電極方向に突き出た形状に成
っている。
を搭載した回路基板裏面の外周部に一列に配置された複
数の電極と、前記複数の電極の内側の前記回路基板裏面
に設けられた導体部と、前記複数の電極の一部と前記導
体を接続し前記回路基板裏面に設けられた接続部とを有
し、前記導体部がレジストで覆われている半導体装置に
おいて、前記レジストは前記導体部上で前記電極のそれ
ぞれと等距離を保ち形成されているが、前記接続部上で
は前記接続部に接続された電極方向に突き出た形状に成
っている。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の裏面の一部を示す部
分裏面図である。図に示される様に、基板１上の配線パ
ターン３上に、ソルダーレジスト２を突出させた配線被
覆パターン６を形成する。裏面電極ピッチが０．６５ｍ
ｍである場合、裏面電極幅は０．３ｍｍ程であり、電極
長さは０．８ｍｍ程とされている。配線被覆パターン
は、局部的な被覆であれば裏面電極からパターン精度の
１／２程離すだけで実用上問題はない。従って、印刷方
式の場合には０．１５ｍｍ，フォトリソグラフィー方式
の場合には０．０８ｍｍ程度離す設計が可能となる。何
も処置を行なわない場合、該当電極の導体露出部分は他
の電極面積より４０〜１００％超過となるが、本処置を
施すことより１０〜２０％の超過に抑制することが可能
となる。尚、ここでは、配線被覆パターン６は四角い形
状となっているが、半円状にしたり、角をまるくする
と、隣接する裏面電極４とのマージンを多くとることが
でき好ましい（図２参照。）。要するにこれら実施例に
おける配線被覆パターンの幅は、裏面電極の幅以上であ
ることは言うまでもないが、その最大幅は隣接する裏面
電極を覆うことがないように選ばれる。そして、配線被
覆パターンの突出部の長さは、端面スルーホールでの半
田の這い上がり量がほぼ均一になるように選ばれる。
る。図１は本発明の第１の実施例の裏面の一部を示す部
分裏面図である。図に示される様に、基板１上の配線パ
ターン３上に、ソルダーレジスト２を突出させた配線被
覆パターン６を形成する。裏面電極ピッチが０．６５ｍ
ｍである場合、裏面電極幅は０．３ｍｍ程であり、電極
長さは０．８ｍｍ程とされている。配線被覆パターン
は、局部的な被覆であれば裏面電極からパターン精度の
１／２程離すだけで実用上問題はない。従って、印刷方
式の場合には０．１５ｍｍ，フォトリソグラフィー方式
の場合には０．０８ｍｍ程度離す設計が可能となる。何
も処置を行なわない場合、該当電極の導体露出部分は他
の電極面積より４０〜１００％超過となるが、本処置を
施すことより１０〜２０％の超過に抑制することが可能
となる。尚、ここでは、配線被覆パターン６は四角い形
状となっているが、半円状にしたり、角をまるくする
と、隣接する裏面電極４とのマージンを多くとることが
でき好ましい（図２参照。）。要するにこれら実施例に
おける配線被覆パターンの幅は、裏面電極の幅以上であ
ることは言うまでもないが、その最大幅は隣接する裏面
電極を覆うことがないように選ばれる。そして、配線被
覆パターンの突出部の長さは、端面スルーホールでの半
田の這い上がり量がほぼ均一になるように選ばれる。
【０００８】図３は本発明の第３の実施例を示す部分裏
面図である。複数の裏面電極からの引き込み配線パター
ン３がある場合には、配線パターンの電流容量を必要と
せず、また引き込み配線が隣接するケースが生じてく
る。このような場合、ソルダーレジスト２′端面を電極
から離間する距離のマージンは多くする必要がある。こ
のような場合には、引き込まれる配線パターンを細くし
て導体ネック部７を形成することによって、裏面電極面
積を一様にする効果を更に大きくすることが可能とな
る。プリント配線基板の場合、通常のサブトラクト方式
の基板加工により、裏面電極幅０．３ｍｍに対して配線
パターン幅を０．１ｍｍ程にすることができる。
面図である。複数の裏面電極からの引き込み配線パター
ン３がある場合には、配線パターンの電流容量を必要と
せず、また引き込み配線が隣接するケースが生じてく
る。このような場合、ソルダーレジスト２′端面を電極
から離間する距離のマージンは多くする必要がある。こ
のような場合には、引き込まれる配線パターンを細くし
て導体ネック部７を形成することによって、裏面電極面
積を一様にする効果を更に大きくすることが可能とな
る。プリント配線基板の場合、通常のサブトラクト方式
の基板加工により、裏面電極幅０．３ｍｍに対して配線
パターン幅を０．１ｍｍ程にすることができる。
【０００９】
【発明の効果】以上説明したように本発明は、基板の半
田実装面の所定裏面電極にソルダーレジストによる配線
被覆パターンを形成したことによって、基板裏面への導
体パターンの有無にかかわらず裏面電極面積を一定にす
ることができ、パッケージを実装基板に半田付け搭載す
る際の半田付け不具合いを少なくすることができる。ま
た、端面スルーホール電極部への半田這い上がり量が一
定となり、半田外観検査不具合いを少なくすることがで
きる。したがって良品のものは良品とみなされ、歩留ま
りが上がることになり、検査精度も上げることができ
る。更に電極のはんだ接着度も均一になり、信頼性も上
げることができる。
田実装面の所定裏面電極にソルダーレジストによる配線
被覆パターンを形成したことによって、基板裏面への導
体パターンの有無にかかわらず裏面電極面積を一定にす
ることができ、パッケージを実装基板に半田付け搭載す
る際の半田付け不具合いを少なくすることができる。ま
た、端面スルーホール電極部への半田這い上がり量が一
定となり、半田外観検査不具合いを少なくすることがで
きる。したがって良品のものは良品とみなされ、歩留ま
りが上がることになり、検査精度も上げることができ
る。更に電極のはんだ接着度も均一になり、信頼性も上
げることができる。
【図１】本発明の第１の実施例の部分拡大裏面図。
【図２】本発明の第２の実施例の部分拡大裏面図。
【図３】本発明の第３の実施例の部分拡大裏面図。
【図４】従来の半導装置断面図。
【図５】従来の半導体装置の部分拡大裏面図。
１ 基板 ２ ソルダーレジスト ３ 配線パターン ４ 裏面電極 ５ 端面スルーホール ６ 配線被覆パターン ７ 導体ネック部 ８ 半導体素子 ９ ボンディングワイヤ １０ 樹脂枠
Claims (1)
- 【請求項１】 半導体素子を搭載した回路基板裏面の外
周部に一列に配置された複数の電極と、前記複数の電極
の内側の前記回路基板裏面に設けられた導体部と、前記
複数の電極の一部と前記導体を接続し前記回路基板裏面
に設けられた接続部とを有し、前記導体部がレジストで
覆われている半導体装置において、前記レジストは前記
導体部上で前記電極のそれぞれと等距離を保ち形成され
ているが、前記接続部上では前記接続部に接続された電
極方向に突き出た形状に成っていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7086720A JP2697668B2 (ja) | 1995-04-12 | 1995-04-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7086720A JP2697668B2 (ja) | 1995-04-12 | 1995-04-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08288421A JPH08288421A (ja) | 1996-11-01 |
| JP2697668B2 true JP2697668B2 (ja) | 1998-01-14 |
Family
ID=13894720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7086720A Expired - Lifetime JP2697668B2 (ja) | 1995-04-12 | 1995-04-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2697668B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113692644A (zh) * | 2019-04-22 | 2021-11-23 | 京瓷株式会社 | 电子部件收纳用封装件、电子装置以及电子模块 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04304609A (ja) * | 1991-04-01 | 1992-10-28 | Murata Mfg Co Ltd | 表面実装型回路モジュールの端子電極へのメッキ方法 |
-
1995
- 1995-04-12 JP JP7086720A patent/JP2697668B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08288421A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1126919A (ja) | プリント配線板 | |
| JP2005183740A (ja) | プリント配線板および半導体装置 | |
| JPH01287988A (ja) | Ｉｃユニットの接続方法 | |
| JP3420706B2 (ja) | 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法 | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| JP2697668B2 (ja) | 半導体装置 | |
| JP2001077228A (ja) | 半導体パッケージ用プリント配線板およびその製造方法 | |
| JP3010820B2 (ja) | プリント基板 | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| JP2001217352A (ja) | 回路基板 | |
| JPH05291736A (ja) | プリント配線板 | |
| JPH04255291A (ja) | 印刷配線板 | |
| JP2522585Y2 (ja) | ドーナツ型ジヤンパ線ユニツト | |
| JPH07106745A (ja) | プリント配線板及びパッドへの半田皮膜形成方法 | |
| JPH11317428A (ja) | テープキャリア、半導体装置及びその製造方法 | |
| JPH0750476A (ja) | 多層印刷配線板 | |
| JPH05129767A (ja) | プリント配線基板 | |
| JP2674394B2 (ja) | テープキャリアパッケージ実装装置 | |
| JP4687240B2 (ja) | フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法 | |
| JP2777664B2 (ja) | 電子部品搭載用基板 | |
| JP2553989Y2 (ja) | 電子部品 | |
| JP2003046207A (ja) | 配線基板及び電子機器 | |
| JPH05259214A (ja) | 半導体装置 | |
| JPH04354355A (ja) | チップキャリヤ | |
| JPH01214197A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970819 |