JPH01287988A - Ｉｃユニットの接続方法 - Google Patents

Ｉｃユニットの接続方法

Info

Publication number
JPH01287988A
JPH01287988A JP63117004A JP11700488A JPH01287988A JP H01287988 A JPH01287988 A JP H01287988A JP 63117004 A JP63117004 A JP 63117004A JP 11700488 A JP11700488 A JP 11700488A JP H01287988 A JPH01287988 A JP H01287988A
Authority
JP
Japan
Prior art keywords
carrier tape
unit
tape
holes
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63117004A
Other languages
English (en)
Other versions
JPH0793485B2 (ja
Inventor
Hisashi Masaki
正木　久士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP63117004A priority Critical patent/JPH0793485B2/ja
Priority to KR1019890004294A priority patent/KR910008628B1/ko
Priority to US07/347,391 priority patent/US4927491A/en
Publication of JPH01287988A publication Critical patent/JPH01287988A/ja
Publication of JPH0793485B2 publication Critical patent/JPH0793485B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、Ｔ　Ａ　Ｂ　（Ｔａｐｅ　Ａｕｔｏｍａｔ
ｅｄＢｏｎｄ　ｉｎｇ）方式によるＩＣユニットの基板
への接続構造に関する。
［従来技術］ ＴＡＢ方式で形成したＩＣユニットに搭載されたＩＣデ
バイスのリード端子を液晶テレビジョンや液晶大型画面
ｃｙ）　Ｌ　ＣＤ　（Ｌｉｑｕｉｄ　ＣｒｙｓｔａｌＤ
ｉｓｐｌａｙ）基板の電極端子に接続する構造が知られ
ている。
この場合、液晶テレビジョンや液晶大型画面のＬＣＤは
多数の表示ドライバチップを接続する必要があるが、従
来のＩＣユニットはＩＣデバイス（表示ドライバチップ
）を１個毎キャリアテープのフィンガリードにボンディ
ングしたものであり、従って必要数に応じた多数個のＩ
Ｃユニットが用いられ、それらのＩＣデバイスのリード
端子が個々にＬＣＤの電極端子に接続され、またこれら
多数個のＩＣユニットがＬＣＤ基板と配線基板とを接続
するものであった・ また、ＬＣＤに接続された各表示ドライバチッブ（ＩＣ
デバイス）の対応するリード端子は相互に接続する必要
があるが、この場合、その接続パターンは他のリード端
子を横切らなければならず、このための引き廻しは大変
複雑になる。従って、従来この複雑な各表示ドライバチ
ップのリード端子相互の接続パターンを配線基板に設け
ていた。
［発明が解決しようとする課題］ しかし、上記従来のように、ＩＣデバイス（表示ドライ
バチップ）を１個毎キャリアテープのフィンガリードに
ボンディングしたＩＣユニットを用いた場合、多数個の
ＩＣユニットが必要となるため、ＩＣユニットと配線基
板の接続箇所が多くなっている。従って、接続作業が非
能率的であると同時に接続部分の位置合わせや接続不良
のため歩留まりも低かった。また、上記従来のように表
示ドライバチップのリード端子相互の接続パターンを配
線基板に設けた場合、配線基板はこのほかに画像処理回
路、制御回路およびメモリ回路等に関する複雑な配線パ
ターンを設ける必要があるため、全体として極めて複雑
な引き廻しをしなければならず、この結果、配線基板は
大型化し且つ生産時の歩留まりが悪化する原因となって
いた。
この発明は、上述の如き事情に鑑みてなされたもので、
その目的とするところは、ＩＣユニットの配線基板への
接続箇所を可及的に削減することができ、しかも配線基
板の配線パターンが簡単化できるＩＣユニットの接続構
造を提供することにある。
［課題を解決するための手段］ 上記目的を達成するため、この発明に係るＩＣユニット
の接続構造は、巾方向に複数行のデバイス穴が配列され
たキャリアテープの一面に前記各デバイス穴の内方に延
出されるフィンガリードを、他面に前記フィンガリード
に接続されるパターンを形成するとともに前記各デバイ
ス穴を介してそれぞれのフィンガリードにＩＣデバイス
をボンディングし、このボンディングされたＩＣデバイ
ス複数個を１組としてキャリアテープから切断したＩＣ
ユニットを、そのユニット状態のまま基板に接続したも
のである。
［作用］ かかる構成の接続構造によれば、複数個のＩＣデバイス
がユニット化された状態にあるので配線基板との接続箇
所が大巾に削減されることになる。従って、接続作業が
婆率的に行なえ且つ接続による歩留まりも向上する。ま
た、ＩＣユニット側に各ＩＣデバイスのリード端子相互
の接続パターンを設けているので配線基板の配線パター
ンが簡単化され、配線基板は大型化されず且つ生産時の
歩留まりも悪化することがない。
［実施例］ 以下、この発明の実施例を図面に基づいて説明する。　
第１図および第２図はこの発明の接続構造によって液晶
テレビジョン又は液晶大型画面のＬＣＤ基板基板接続さ
れたＴＡＢ方式のＩＣユニット２を示している。
例示のＩＣユニット２はキャリアテープ３に５個の表示
ドライバチー、プ（ＩＣデバイス４）を搭載したもので
ある。この場合、４個の表示ドライバチップはセグメン
ト信号用のものであり、１個の表示ドライバチップはコ
モン信号用のものである。
上記ＩＣユニット２は第３図に示すキャリアテープ３か
ら作成される。すなわち、キャリアテープ３は例えばポ
リエステル樹脂、ポリイミド樹脂等の可撓性および絶縁
性を有した樹脂フィルムからなり、かつ、相当巾広な寸
法とされているものであり、両側縁部にそれぞれ二列の
スプロケット穴５．６を有し、中央部に多数のＩＣデバ
イス穴７を有している。二列のスプロケット穴５．６は
対向配置されており、それぞれ長手方向に所定間隔を置
いて形成されている。ここでは外側に配置されたスプロ
ケット穴５は円形穴とされており、ＩＣデバイスのボン
ディング工程以外の処理工程においてキャリアテープ３
を所定処理部に送る場合に使用する。また、内側に配置
されたスプロケット穴６は角形穴とされており、位置決
め精度が要求されるＩＣデバイスのボンディング工程に
おいてキャリアテープ３を所定処理部に送る場合に使用
する。ＩＣデバイス穴７はキャリアテープ３の巾方向に
所定間隔を置いて複数行（ここでは１０行）配置されて
おり、これらの各ＩＣデバイス穴７部分には第５図（第
３図の二点鎖線部の拡大図）に示すようにセグメント信
号用およびコモン信号用の表示ドライバチップとされる
ＩＣデバイス４が搭載されている。このＩＣデバイス４
はキャリアテープ３の下側に配置され、キャリアテープ
３の上面にＩＣデバイス穴７の内方迄延出して形成され
ているフィンガリード８に図示しない電極がボンディン
グされる。この場合、フィンガリード８はキャリアテー
プ３の上面にラミネートされた銅箔をエツチング処理し
て形成されるものである。このエツチング処理ではフィ
ンガリード８に錫又は半田メツキをする際、各フィンガ
リード８にメツキ用のアース電位を印加するためＩＣデ
バイス４を１個分ごとに囲む格子状の銅箔パターン９も
形成される。第３図はこの銅箔パターン９の形成が完了
した状態のキャリアテープを示し、！５図４ｆＩｃユニ
ット２に切断前のキャリアテープを示している。格子状
の銅箔パターン９は全体的に連続するように形成されて
おり、この銅箔パターン９に各ＩＣデバイス４のフィン
ガリード８が接続されている。またキャリアテープ３の
下面には第５図に破線で示すように複数行のＩＣデバイ
ス穴７に対応するフィンガーリード８の各リード端子８
ａを接続する接続パターン１０が形成されている。各フ
ィンガーリード８のリード端子８ａはスルーホールｌ’
ｌを介してキャリアテープ３の下面側に引き廻され、接
続パターン１０と接続している。この場合、接続パター
ン１ｏはフィンガリード８と同様にキャリアテープ３の
下面にラミネートされた銅箔をエツチング処理して形成
される。また、格子状の銅箔パターン９の各格子部には
フィンガリード８にメツキ処理が施された後、隣りのフ
ィンガリード８との導通を断っための切欠き１２．１３
が形成される。この場合、格子部のテープと平行する部
位に形成される切欠き１２は台形状とされ、フィンガリ
ード８が後述するＬＣＤ　１の電極端子１５に接続され
るときに相隣るリード端子８ａの長さを異ならせてショ
ートしないようにしている。一方、格子部のテープと直
交する部位に形成される切欠き１３は矩形状とされ、各
フィンガーリード８のリード端子８ａが同じ長さになる
ようにしている。
また、キャリアテープ３の両側縁部には、スプロケット
穴５．６の他複数（Ｆ）列のＩＣデバイス穴７毎にテー
プの送り量を設定するためのテープ送り値設定穴（又は
マーク）１４．１４が設けられている。
上記構成にあるキャリアテープ３は第４図に示す工程（
Ａ）〜（Ｑ）を経て製造される。すなわち、まず、プレ
ス工程（Ａ）において、キャリアテープ３に、二列のス
プロケット穴５・６およびＩＣデバイス穴７、テープ送
り値設定穴４が穿設される。この場合、ＩＣデバイス穴
７は、図面（第３図）上では一部省略しであるが、実際
には銅箔パターン９によって形成される格子部内のすべ
てに形成されるものである６次に、このプレス工程（’
Ａ）で所定の穴が穿設されたキャリアテープ３は次段の
銅箔ラミネート工程（Ｂ）に送られ、ここで上面にフィ
ンガリード８および銅箔パターン９を構成するための銅
箔がラミネートされる。この銅箔ラミネート工程（Ｂ）
を終えたキャリアテープ３は次段のフォトレジス１ｍ布
工程（Ｃ）に送られ、ここで感光面を構成するフォトレ
ジストが銅箔上に塗布される。このフォトレジスト塗布
工程（Ｃ）を終えたキャリアテープ３は次段の露光工程
（Ｄ）に送られ、ここでフォトレジストに光を照射して
フィンガリード８と銅箔パターン９の露光がなされる０
次にキャリアテープ３は次段の、現像工程（Ｅ）に送ら
れ、ここでフィンガリード８および銅箔パターン９の所
定の画像を現わすための現像処理がなされる。この現像
工程（Ｅ）を終えたキャリアテープ３は次段のデバイス
ホール被覆工程ＣＦ）に送られ、ここでキャリアテープ
３の下面側からＩＣデバイス穴７を被覆して、次段のエ
ツチング工程（Ｇ）においてフィンガリード８のＩＣデ
バイス穴７の内方に延出する部分のエツチングが正しく
行なえるようにする。このデバイスホール被覆工程（Ｆ
）を終えたキャリアテープ３は次段のエツチング工程（
Ｇ）に送られ、ここで現像工程（Ｅ）において現像され
た画像（フィンガリード８および銅箔パターン９）以外
の銅箔を除去するためのエツチング処理がなされる。こ
のエツチング工程（Ｇ）を終えたキャリアテープ３は次
段のレジスト剥離工程（Ｈ）に送られ、ここでフォトレ
ジストの剥離除去がなされる。第３図のキャリアテープ
３はこのレジスト剥離工程（Ｈ）を終えた状態のもので
ある０次いで、キャリアテープ３は次段の接続パターン
形成工程ＣＩ）に送られ、ここでまず下面に接続パター
ン１０を構成するための銅箔をラミネートし、次いで銅
箔上にフォトレジス）１布し、露光し、現像して接続パ
ターン１０を形成する。
この接続パターン形成工程（Ｉ）を終えたキャリアテー
プ３は次段のスルーホール形成工程（Ｊ）に送られ、こ
こで、フィンガーリード８のリード端子８ａを下面に引
き廻して接続パターン１ｏに接続するスルーホール１１
を形成する。このスルーホール形成工程（Ｊ）を終えた
キャリアテープ３は次段のスルーホールメツキ工程（Ｋ
）に送られ、ここでスルーホール１１に無電解銅メツキ
又は電解銅メツキが施される。続いてキャリアテープ３
は次段のハンダメツキ工程（Ｌ）に送られ、ここで銅箔
パターン９を用いてフィンガリード８にハンダメツキが
施される０次にキャリアテープ３は次段（１）　Ｉ　Ｌ
　Ｂ　（Ｉｎｎｅｒ　Ｌｅａｄ　Ｂｏｎｄｉｎｇ）工程
（Ｍ）に送られ、ここで客ＩＣデバイス穴７下に配置さ
れたＩＣデバイス４の図示しない電極がフィンガリード
８にボンディングされ、ＩＣデバイス４はキャリアテー
プ３に搭載される０次にキャリアテープ３は次段の格子
パターン切断工程（Ｎ）に送られ、ここで銅箔パターン
９の各格子部に第５図に示す切欠き１２．１３が形成さ
れる。この後キャリアテープ３は次段の検査工程（０）
に送られてフィンガリード８にボンディングされたＩＣ
デバイス４の導通状態が検査される０次にキャリアテー
プ３は次段のユニット切断工程ＣＰ）に送られ、ここで
−列の半分の５個のＩＣデバイス４を有するＩＣユニッ
ト２が構成されるようにキャリアテープ３が切断される
。このユニー２ト切断工程（Ｐ）で切断されたＩＣユニ
ット２は最終段のＯＬ　Ｂ　（Ｏｕｔｅｒ　Ｌｅａｄ　
Ｂｏｎｄｉｎｇ）工程（Ｑ）に送られ、ここで第１図に
示すようにＬＣＤＣＤ基板角側の電極端子１５に接続さ
れる。この場合、ＬＣＤＣＤ基板角極端子１５は第６図
に示すように設けてあり、セグメント信号用およびコモ
ン信号用の表示ドライバチップとされる各ＩＣデバイス
４のフィンガリード８がショートしないで接続されるよ
うになっている。ＩＣユニット２はＬＣＤＣＤ基板角し
第２図に示すように異方導電性接着剤１６を用いてボン
ディングされる。
なお、上記の各処理工程において、銅箔ラミネート工程
（Ｂ）や現像工程（Ｅ）、　エツチング工程（Ｇ）等は
位置合わせを必要とせず、キャリアテープ３を移送しな
がら処理できるため、その処理速度は各処理装置の性能
によって一義的に決定される。しかし、プレス工程（Ａ
）やフォトレジスト塗布工程（Ｃ）、露光工程（Ｄ）等
は各処理を実行するには、キャリアテープ３を一旦停止
して位置決めを行なう必要がある。このような場合、キ
ャリアテープ３は処理鮨率を高めるべく上述したテープ
送り量設定穴１４により複数（Ｆ）列処理がなされる。
すなわち（Ｆ）列に対して所定の処理を終えると、スプ
ロケットが回転してキャリアテープ３が移送され、次の
テープ送り量設定穴１４がセンサによって検出されると
スプロケットの回転が停止し、キャリアテープ３が位置
決めされ、次のＣＦ）列に対する処理がなされるもので
ある０例示の場合には一度の位置決めで１０行×９列＝
９０個のＩＣデバイス分に対し一度に処理が実行される
。
上記のようにしてＬＣＤＣＤ基板角続されたＩＣユニッ
ト２は多数個（５個）のＩＣデバイス４をユニット化し
ているので、ＬＣＤ基板１と接続される配線基板（図示
せず）の接続箇所は２箇所の接続リード１７．１７のみ
となる。従って、配線基板の接続箇所が非常に少なく、
その接続作業が能率的に行なえ且つ接続部分の位置合わ
や接続不良のための歩留まりが向上する。また、ＩＣユ
ニット２側に各ＩＣデバイス４相互の接続パターン１０
を設けているので配線基板側の配線パターンは複雑化せ
ず、従って、配線基板は大型化されず且つ生産時の歩留
まりも悪化することがない。
第７図はキャリアテープ３′の他の実施例を示す。この
実施例では、切欠き１２’、１３’は長方形状となされ
、また、フィンガリード８のリード端子８ａは接続パタ
ーン１０に接続するリード端子８ａ部分を除く部分がキ
ャリアテープ３の一側に向かうように配線されている。
このように、フィンガリード８を配線した場合には、Ｉ
Ｃユニット２は第８図に示すようにＬＣＤ基板基板キャ
リアテープ３′の接続端子のみを蔵置して接続すること
ができる。従って、このようなＩＣユニット２はＬＣＤ
基板１と配線基板１８とを電気的に接続する接続部材と
して機悌する。この場合もＩＣユニット２のＬＣＤ基板
基板よび配線基板１８とのボンディングは異方導電性接
着剤１６にて行なわれる。また、第８図に示す接続構造
では、キャリアテープ３′を折曲してＬＣＤ基板１と配
線基板１８とを積層状に配置することもできる。
なお、上記実施例の接続パターン１０はキャリアテープ
３にラミネートされた導箔をエツチング処理して形成し
たが、この接続パターンｌＯは導電インク（カーボンイ
ン′り）を印刷して形成することもできる。また、ＩＣ
ユニット２のＬＣＤ基板１および配線基板１８へのボン
ディング（ＯＬＥ）を異方導電性接着剤１６を用いて行
なったが、半田付けで行ってもよい。
［発明の効果］ 以上説明したように、この発明に係るＩＣユニットの接
続構造によれば、配線基板との接続箇所を可及的に削減
することができ且つ配線基板の配線パターンが簡単化で
きる効果を奏する。
【図面の簡単な説明】
図面はそれぞれこの発明の実施例を示し、第１図はＩＣ
ユニットとＬＣＤの接続構造を示す斜視図、第２図は第
１図の要部拡大断面図、第３図はキャリアテープの斜視
図、第４図はＩＣユニットの製造方法を示す工程図、第
５図は第３図に示すキャリアテープの要部を拡大した平
面図、第６図はＬＣＤの電極端子を示した要部拡大平面
図、第７図はキャリアテープの他の実施例の平面図、第
８図は第７図に示すキャリアテープを用いて形成された
ＩＣユニットの接続構造を示した断面図である。 ｌ・・・・・・ＬＣＤ基板、２・・・・・・ＩＣユニッ
ト、３・・・・・・キャリアテープ、４・・・・・・Ｉ
Ｃデバイス、７・・・・・・デバイス穴、８・・・・・
・フィンガリード、１０・旧・・接続パターン、１８・
・・・・・配線基板。 特許出願人　　カシオ計算機株式会社 １１−５て二」ゴｊ 第１図 第２図 第４図 第５図 第６図

Claims (1)

    【特許請求の範囲】
  1. 　巾方向に複数行のデバイス穴が配列されたキャリアテ
    ープの一面に前記各デバイス穴の内方に延出されるフィ
    ンガリードを、他面に前記フィンガリードに接続される
    パターンを形成するとともに前記各デバイス穴を介して
    それぞれのフィンガリードにＩＣデバイスをボンディン
    グし、このボンディングされたＩＣデバイス複数個を１
    組としてキャリアテープから切断したＩＣユニットを、
    そのユニット状態のまま基板に接続したことを特徴とす
    るＩＣユニットの接続構造。
JP63117004A 1988-05-16 1988-05-16 Ｉｃユニットの接続方法 Expired - Fee Related JPH0793485B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63117004A JPH0793485B2 (ja) 1988-05-16 1988-05-16 Ｉｃユニットの接続方法
KR1019890004294A KR910008628B1 (ko) 1988-05-16 1989-03-31 Ic 유니트 및 그 접합방법
US07/347,391 US4927491A (en) 1988-05-16 1989-05-04 Method of bonding IC unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63117004A JPH0793485B2 (ja) 1988-05-16 1988-05-16 Ｉｃユニットの接続方法

Publications (2)

Publication Number Publication Date
JPH01287988A true JPH01287988A (ja) 1989-11-20
JPH0793485B2 JPH0793485B2 (ja) 1995-10-09

Family

ID=14701082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63117004A Expired - Fee Related JPH0793485B2 (ja) 1988-05-16 1988-05-16 Ｉｃユニットの接続方法

Country Status (3)

Country Link
US (1) US4927491A (ja)
JP (1) JPH0793485B2 (ja)
KR (1) KR910008628B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402255A (en) * 1992-04-16 1995-03-28 Sharp Kabushiki Kaisha Liquid crystal panel module and tape carrier package for liquid crystal driver IC
KR100449593B1 (ko) * 1997-10-27 2004-11-16 삼성전자주식회사 테이프캐리어패키지 구조

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4981817A (en) * 1988-12-29 1991-01-01 International Business Machines Corporation Tab method for implementing dynamic chip burn-in
JP2660934B2 (ja) * 1989-10-30 1997-10-08 三井金属鉱業株式会社 接続機能を有するテープキャリヤ
US5152054A (en) * 1990-05-25 1992-10-06 Seiko Epson Corporation Method of making film carrier structure for integrated circuit tape automated bonding
US5113580A (en) * 1990-11-19 1992-05-19 Schroeder Jon M Automated chip to board process
US5234536A (en) * 1991-04-26 1993-08-10 Olin Corporation Process for the manufacture of an interconnect circuit
US5133118A (en) * 1991-08-06 1992-07-28 Sheldahl, Inc. Surface mounted components on flex circuits
US5216277A (en) * 1991-10-31 1993-06-01 National Semiconductor Corporation Lead frames with location eye point markings
JPH0715122A (ja) * 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 接合用フィルム構体および電子部品実装方法
US5490639A (en) * 1993-12-22 1996-02-13 National Semiconductor Corporation Multi-rail tension equalizer
US5646068A (en) * 1995-02-03 1997-07-08 Texas Instruments Incorporated Solder bump transfer for microelectronics packaging and assembly
CN1272837C (zh) * 1996-10-17 2006-08-30 精工爱普生株式会社 半导体器件和电路基板
JP2003526205A (ja) * 2000-02-28 2003-09-02 エスティーエス エーティーエル コーポレイション 電子部品を受け取る基体の開口又はキャビティを作る方法
US7132841B1 (en) * 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
US8398869B2 (en) * 2008-11-25 2013-03-19 Sikorsky Aircraft Corporation Transfer film and method for fabricating a circuit
US9981457B2 (en) * 2013-09-18 2018-05-29 Semiconductor Emergy Laboratory Co., Ltd. Manufacturing apparatus of stack

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332382A (en) * 1976-09-03 1978-03-27 Suwa Seikosha Kk Flexible printed substrate structure for electronic wrist watch

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3480836A (en) * 1966-08-11 1969-11-25 Ibm Component mounted in a printed circuit
US3823467A (en) * 1972-07-07 1974-07-16 Westinghouse Electric Corp Solid-state circuit module
US4118858A (en) * 1976-04-19 1978-10-10 Texas Instruments Incorporated Method of making an electronic calculator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5332382A (en) * 1976-09-03 1978-03-27 Suwa Seikosha Kk Flexible printed substrate structure for electronic wrist watch

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402255A (en) * 1992-04-16 1995-03-28 Sharp Kabushiki Kaisha Liquid crystal panel module and tape carrier package for liquid crystal driver IC
KR100449593B1 (ko) * 1997-10-27 2004-11-16 삼성전자주식회사 테이프캐리어패키지 구조

Also Published As

Publication number Publication date
KR910008628B1 (ko) 1991-10-19
US4927491A (en) 1990-05-22
KR890018026A (ko) 1989-12-18
JPH0793485B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
JPH01287988A (ja) Ｉｃユニットの接続方法
US6506980B2 (en) Semiconductor device and tape carrier, and method of manufacturing the same, circuit board, electronic instrument, and tape carrier manufacturing device
US20050218485A1 (en) Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3569025B2 (ja) 半導体装置、およびそれを用いた電子装置
US20030207211A1 (en) Process for massively producing tape type flexible printed circuits
JP2512828B2 (ja) チップ部品の実装方法
JPH10256318A (ja) 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
JP3269128B2 (ja) 液晶表示装置、電子印字装置及び半導体素子の実装方法
JPH0563346A (ja) チツプ型電子部品を搭載した装置
TWI598790B (zh) 觸控模組及其製造方法
JPH05259372A (ja) ハイブリッドｉｃ
JP4076933B2 (ja) 半導体装置およびその製造方法
JPH11344720A (ja) フレキシブルコネクタの接続構造
JP3019497B2 (ja) 半導体装置とその製造方法
JPH11317428A (ja) テープキャリア、半導体装置及びその製造方法
JP3564367B2 (ja) 球状半導体
JP4370994B2 (ja) 実装基板、および表示装置
KR950008236B1 (ko) 점퍼칩 어레이 및 제조방법
JP3175420B2 (ja) Ｉｃチップの実装方法
JPH1012664A (ja) 電子部品の接合構造
JPH0527252A (ja) 液晶表示装置
JPH03123096A (ja) ハイブリッドｉｃの製造方法およびその構造
JP2697668B2 (ja) 半導体装置
JPH0441580Y2 (ja)
JPH09213881A (ja) 混成集積回路装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees