JP4370994B2 - 実装基板、および表示装置 - Google Patents
実装基板、および表示装置 Download PDFInfo
- Publication number
- JP4370994B2 JP4370994B2 JP2004216721A JP2004216721A JP4370994B2 JP 4370994 B2 JP4370994 B2 JP 4370994B2 JP 2004216721 A JP2004216721 A JP 2004216721A JP 2004216721 A JP2004216721 A JP 2004216721A JP 4370994 B2 JP4370994 B2 JP 4370994B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- region
- anisotropic conductive
- conductive film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Description
図1は、実施形態の実装基板の一構成例を示す平面図である。この実装基板は、アクティブマトリックス型またはパッシブマトリックス型の表示装置の表示パネル1として構成されたものである。このような表示パネル(実装基板)1は、ガラス基板や他の透明材料を用いて構成された支持基板2の上方に、複数の画素が配列形成された表示領域3と、その周辺に設けられた周辺領域4と、後にICチップや回路基板が実装される実装領域5を備えている。
次に、図4には、実装基板の第2例として、第1搭載部7(第2搭載部8)における密着領域14(14’)を他の構成とした断面図を示す。
次に、図5(1)には、実装基板の第3例として、第1搭載部7(第2搭載部8)における密着領域14(14’)をさらに他の構成とした断面図を示す。また図5(2)は、図5(1)におけるB部の平面図である。
次に、上述した構成の表示パネル(実装基板)を用いた実装方法を図7の断面工程図に基づいて説明する。尚ここでは、図2を示した構成の第1搭載部7を有する表示パネルを用いた場合を例示して実装方法を説明する。
図8には、以上のような実装方法によって得られた表示装置40を示す。この図に示す表示装置40は、先に説明した構成の表示パネル(実装基板)1を用い、その実装領域5に設けられた第1搭載部7に対して上述した手順によってICチップ33が実装され、また第2搭載部8に対して上述した手順によってFPC37が実装されたものになる。
Claims (11)
- フィルム状の異方性導電膜を介して電子部品が実装されるものであって、配線が設けられた基板と、当該配線における各端子の中央部を露出させる形状の各開口部を有して当該基板上を覆う絶縁膜とを備え、
前記複数の端子が配列形成された部分であって前記異方性導電膜が配置されると共に前記電子部品が搭載される搭載部において当該各端子を露出する前記各開口部とは異なる位置に、前記絶縁膜よりも前記異方性導電膜との密着性が良好な材料パターンを露出させた密着領域が設けられた
実装基板。 - 前記密着領域は、前記絶縁膜に設けた開口部の底部に前記材料パターンとして金属材料パターンおよび無機絶縁材料パターンの少なくとも一方を露出させている
請求項1記載の実装基板。 - 前記金属材料パターンは、前記端子部分と同一層で構成されている
請求項2記載の実装基板。 - 前記密着領域は、前記絶縁膜上に前記材料パターンを設けてなる
請求項1記載の実装基板。 - 前記密着領域は、前記搭載部の端部に設けられている
請求項1〜4の何れかに記載の実装基板。 - 表示領域と当該表示領域から引き出された配線の端子が配列された実装領域とを備えると共に、当該表示領域から引き出された配線における前記各端子の中央部を露出させる形状の各開口部を有する絶縁膜によって当該実装領域が覆われた表示パネルと、
前記実装領域における前記絶縁膜上に搭載された電子部品と、
前記表示パネルと前記電子部品との間に狭持されると共に、前記実装領域に配置された前記複数の各端子部分と前記電子部品の端子部分とを接続する異方性導電膜とを有し、
前記実装領域における前記異方性導電膜の配置部でかつ前記開口部とは異なる位置に、前記絶縁膜よりも前記異方性導電膜との密着性が良好な材料パターンを露出させた密着領域が設けられた
ことを特徴とする表示装置。 - 前記密着領域は、前記絶縁膜に設けた開口部の底部に前記材料パターンとして金属材料パターンおよび無機絶縁材料パターンの少なくとも一方を露出させている
請求項6記載の表示装置。 - 前記金属材料パターンは、前記端子部分と同一層で構成されている
請求項7記載の表示装置。 - 前記密着領域は、前記絶縁膜上に前記材料パターンを設けてなる
請求項6記載の表示装置。 - 前記密着領域は、前記異方性導電膜の端部に設けられている
請求項6〜9の何れかに記載の表示装置。 - 前記表示領域には、有機EL素子が配列形成されている
請求項6〜10の何れかに記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004216721A JP4370994B2 (ja) | 2004-07-26 | 2004-07-26 | 実装基板、および表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004216721A JP4370994B2 (ja) | 2004-07-26 | 2004-07-26 | 実装基板、および表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006041064A JP2006041064A (ja) | 2006-02-09 |
JP4370994B2 true JP4370994B2 (ja) | 2009-11-25 |
Family
ID=35905760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004216721A Expired - Fee Related JP4370994B2 (ja) | 2004-07-26 | 2004-07-26 | 実装基板、および表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4370994B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5560972B2 (ja) * | 2010-07-06 | 2014-07-30 | デクセリアルズ株式会社 | 接続構造体及びその製造方法 |
WO2014097898A1 (ja) * | 2012-12-20 | 2014-06-26 | シャープ株式会社 | 部品固定方法、回路基板、及び表示パネル |
-
2004
- 2004-07-26 JP JP2004216721A patent/JP4370994B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006041064A (ja) | 2006-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6448663B1 (en) | Semiconductor device, semiconductor device mounting structure, liquid crystal device, and electronic apparatus | |
US8497432B2 (en) | Electronic component mounting structure | |
KR102258746B1 (ko) | 벤딩부를 갖는 칩 온 필름 패키지 | |
US20080055291A1 (en) | Chip film package and display panel assembly having the same | |
JPH11307886A (ja) | フリップチップ接合ランドうねり防止パターン | |
US7639338B2 (en) | LCD device having external terminals | |
CN113193013A (zh) | 阵列基板、显示面板及显示装置 | |
US7422974B2 (en) | Method of manufacturing electronic component mounting body, electronic component mounting body, and electro-optical device | |
JP2009054833A (ja) | 電子デバイスとその製造方法、電気光学装置および電子機器 | |
CN112436050B (zh) | 显示面板及显示装置 | |
JP2008277647A (ja) | 実装構造体及び電子機器 | |
JP2007165744A (ja) | 半導体装置、実装構造体、電気光学装置、半導体装置の製造方法、実装構造体の製造方法、電気光学装置の製造方法、及び、電子機器 | |
WO2017138443A1 (ja) | 半導体装置及び表示装置 | |
US20050253993A1 (en) | Flat panel display and assembly process of the flat panel display | |
JP4370994B2 (ja) | 実装基板、および表示装置 | |
KR20080049918A (ko) | 액정 표시 장치 | |
JPH0425523B2 (ja) | ||
JP2007108386A (ja) | 表示装置 | |
KR20130011403A (ko) | 연성 회로 기판 | |
JP2008277646A (ja) | 電気光学装置用基板、実装構造体及び電子機器 | |
JP5169071B2 (ja) | 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法 | |
KR102378493B1 (ko) | 패키지 기판용 필름, 반도체 패키지, 디스플레이 장치 및 이들의 제조 방법 | |
JP2003222898A (ja) | 液晶表示装置 | |
US20230326930A1 (en) | Chip-on-film semiconductor package and display apparatus including the same | |
JP2669352B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |