JP2001217352A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JP2001217352A JP2001217352A JP2000021282A JP2000021282A JP2001217352A JP 2001217352 A JP2001217352 A JP 2001217352A JP 2000021282 A JP2000021282 A JP 2000021282A JP 2000021282 A JP2000021282 A JP 2000021282A JP 2001217352 A JP2001217352 A JP 2001217352A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- dam
- circuit board
- coat resin
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ＣＯＢ型回路基板において、チップ部品を被
覆するチップコート樹脂の所定領域外へのはみ出しを防
止する。 【解決手段】 基板面上の所定部位に実装されたチップ
部品１を備え、同チップ部品１がチップコート樹脂３に
て被覆されている回路基板１０において、チップ部品１
の周りに、チップコート樹脂３のはみ出しを阻止するダ
ムを二重に形成する。すなわち、内側ダム１４と外側ダ
ム１５とを形成する。
覆するチップコート樹脂の所定領域外へのはみ出しを防
止する。 【解決手段】 基板面上の所定部位に実装されたチップ
部品１を備え、同チップ部品１がチップコート樹脂３に
て被覆されている回路基板１０において、チップ部品１
の周りに、チップコート樹脂３のはみ出しを阻止するダ
ムを二重に形成する。すなわち、内側ダム１４と外側ダ
ム１５とを形成する。
Description
【０００１】
【発明の属する技術分野】本発明はＣＯＢ型の回路基板
に関し、さらに詳しく言えば、チップコート樹脂のはみ
出しを防止する技術に関するものである。
に関し、さらに詳しく言えば、チップコート樹脂のはみ
出しを防止する技術に関するものである。
【０００２】
【従来の技術】回路基板に対する電子部品の実装方法の
一つとしてＣＯＢ（チップ・オン・ボード）がある。こ
れは、図３に例示されているように、ＩＣもしくはＬＳ
Ｉなどのチップ部品１を回路基板２上に直接実装して、
その各端子をワイヤボンディングなどにより基板側の電
極端子に接続する方法として知られている。
一つとしてＣＯＢ（チップ・オン・ボード）がある。こ
れは、図３に例示されているように、ＩＣもしくはＬＳ
Ｉなどのチップ部品１を回路基板２上に直接実装して、
その各端子をワイヤボンディングなどにより基板側の電
極端子に接続する方法として知られている。
【０００３】実装後において、チップ部品１には接続ワ
イヤやその部品自体の保護を目的としてチップコート樹
脂３が塗布される。その際、チップコート樹脂３が所定
の領域からはみ出さないようにするため、チップ部品１
の周りにダム４を環状に形成するようにしている。ちな
みに、チップコート樹脂３のはみ出しは、往々にして後
工程（例えば、はんだ付けや基板の分割、入出力端子の
接続、組み込みなど）の妨げの原因となる。
イヤやその部品自体の保護を目的としてチップコート樹
脂３が塗布される。その際、チップコート樹脂３が所定
の領域からはみ出さないようにするため、チップ部品１
の周りにダム４を環状に形成するようにしている。ちな
みに、チップコート樹脂３のはみ出しは、往々にして後
工程（例えば、はんだ付けや基板の分割、入出力端子の
接続、組み込みなど）の妨げの原因となる。
【０００４】当初、このダム４はあらかじめその専用工
程でシリコーン系の樹脂により形成されていたが、近年
においては、より一層のコストダウンを図るため、回路
基板に機種名や品番それに部品の極性表示などをシルク
印刷する際に、それらと同時にダム４を形成するように
している。
程でシリコーン系の樹脂により形成されていたが、近年
においては、より一層のコストダウンを図るため、回路
基板に機種名や品番それに部品の極性表示などをシルク
印刷する際に、それらと同時にダム４を形成するように
している。
【０００５】
【発明が解決しようとする課題】これによれば、確かに
ダム専用の形成工程が省けるが、シルク印刷に用いられ
る樹脂は、基板に対する濡れ性がよいため、ダムにとっ
ては好ましい材料とは言えない。すなわち、その濡れ性
が良好であることから、ダムの幅を約１ｍｍ程度に拡げ
たとしても、チップコート樹脂３のはみ出しを防ぎきれ
なかった。
ダム専用の形成工程が省けるが、シルク印刷に用いられ
る樹脂は、基板に対する濡れ性がよいため、ダムにとっ
ては好ましい材料とは言えない。すなわち、その濡れ性
が良好であることから、ダムの幅を約１ｍｍ程度に拡げ
たとしても、チップコート樹脂３のはみ出しを防ぎきれ
なかった。
【０００６】
【課題を解決するための手段】本発明によれば、チップ
コート樹脂のはみ出しを確実に防止することができる。
そのため、本発明は、基板面上の所定部位に実装された
チップ部品を備え、同チップ部品がチップコート樹脂に
て被覆されている回路基板において、上記チップ部品の
周りには、上記チップコート樹脂のはみ出しを阻止する
ダムが二重に形成されていることを特徴としている。
コート樹脂のはみ出しを確実に防止することができる。
そのため、本発明は、基板面上の所定部位に実装された
チップ部品を備え、同チップ部品がチップコート樹脂に
て被覆されている回路基板において、上記チップ部品の
周りには、上記チップコート樹脂のはみ出しを阻止する
ダムが二重に形成されていることを特徴としている。
【０００７】このようにダムを二重、すなわち内側ダム
と外側ダムとすることにより、シルク印刷法により形成
された濡れ性のよいものであっても、確実にチップコー
ト樹脂のはみ出しを確実に防止することができる。した
がって、工程の削減とチップコート樹脂のはみ出し防止
の双方の効果が得られる。
と外側ダムとすることにより、シルク印刷法により形成
された濡れ性のよいものであっても、確実にチップコー
ト樹脂のはみ出しを確実に防止することができる。した
がって、工程の削減とチップコート樹脂のはみ出し防止
の双方の効果が得られる。
【０００８】
【発明の実施の形態】次に、本発明を図１および図２に
示されている実施例により説明する。なお、図１はこの
実施例にかかる回路基板のチップ部品が搭載される部分
の要部拡大平面図で、図２はそのＡ−Ａ線断面図であ
る。
示されている実施例により説明する。なお、図１はこの
実施例にかかる回路基板のチップ部品が搭載される部分
の要部拡大平面図で、図２はそのＡ−Ａ線断面図であ
る。
【０００９】この回路基板１０には、ＩＣもしくはＬＳ
Ｉなどのチップ部品１が実装されるが、その実装箇所の
周辺には例えば金パッドよりなる多数の電極端子１１が
放射状に形成されている。チップ部品１の各端子はワイ
ヤボンディングにより、所定の各電極端子１１に接続さ
れる。なお、電極端子１１の配列はチップ部品１の形態
に応じて適宜決められる。
Ｉなどのチップ部品１が実装されるが、その実装箇所の
周辺には例えば金パッドよりなる多数の電極端子１１が
放射状に形成されている。チップ部品１の各端子はワイ
ヤボンディングにより、所定の各電極端子１１に接続さ
れる。なお、電極端子１１の配列はチップ部品１の形態
に応じて適宜決められる。
【００１０】この実施例において、各電極端子１１は、
チップ部品１と接続される端部のみが露出されており、
その他の部分はソルダレジスト１２により覆われてい
る。図１には、ソルダレジスト１２の開口部が実線１２
ａとして示されている。この開口部１２ａ内がディスペ
ンサ１３によるチップコート樹脂３の塗布領域である。
チップ部品１と接続される端部のみが露出されており、
その他の部分はソルダレジスト１２により覆われてい
る。図１には、ソルダレジスト１２の開口部が実線１２
ａとして示されている。この開口部１２ａ内がディスペ
ンサ１３によるチップコート樹脂３の塗布領域である。
【００１１】チップ部品１の実装箇所を中心として、ソ
ルダレジスト１２上には、チップコート樹脂３のはみ出
しを防止するための内側ダム１４と外側ダム１５の２つ
のダムが、ソルダレジスト１２の開口部１２ａに沿うよ
うにそれぞれ環状に形成されている。
ルダレジスト１２上には、チップコート樹脂３のはみ出
しを防止するための内側ダム１４と外側ダム１５の２つ
のダムが、ソルダレジスト１２の開口部１２ａに沿うよ
うにそれぞれ環状に形成されている。
【００１２】この内側ダム１４および外側ダム１５は、
シルク印刷（スクリーン印刷）によってソルダレジスト
１２上に機種名や品番それに部品の極性表示などを印刷
する際、それらと同時に形成される。すなわち、内側ダ
ム１４と外側ダム１５の材質は、シルク印刷に用いられ
るインク材である。ここで、シルク印刷とは、シルク製
のスクリーンマスクを用いたスクリーン印刷のことを言
う。
シルク印刷（スクリーン印刷）によってソルダレジスト
１２上に機種名や品番それに部品の極性表示などを印刷
する際、それらと同時に形成される。すなわち、内側ダ
ム１４と外側ダム１５の材質は、シルク印刷に用いられ
るインク材である。ここで、シルク印刷とは、シルク製
のスクリーンマスクを用いたスクリーン印刷のことを言
う。
【００１３】チップ部品１と各電極端子１１とをワイヤ
ボンディングにより接続した後、ディスペンサ１３でチ
ップコート樹脂３を塗布して、チップ部品１およびソル
ダレジスト１２の開口部１２ａ内を被覆するのである
が、この実施例によれば、その開口部１２ａに沿って内
側ダム１４と外側ダム１５とが二重に形成されているた
め、チップコート樹脂３がダムを乗り越えてはみ出すこ
とはない。
ボンディングにより接続した後、ディスペンサ１３でチ
ップコート樹脂３を塗布して、チップ部品１およびソル
ダレジスト１２の開口部１２ａ内を被覆するのである
が、この実施例によれば、その開口部１２ａに沿って内
側ダム１４と外側ダム１５とが二重に形成されているた
め、チップコート樹脂３がダムを乗り越えてはみ出すこ
とはない。
【００１４】ここで、具体的な事例について説明する
と、先に説明した図３の従来例においては、シルク印刷
法により幅０．６ｍｍ，高さ５０μｍの一つのダム４を
形成していたが、ダム４を乗り越えてのチップコート樹
脂３のはみ出し不良は１００基板中、２３基板であった
（不良発生率２３％）。
と、先に説明した図３の従来例においては、シルク印刷
法により幅０．６ｍｍ，高さ５０μｍの一つのダム４を
形成していたが、ダム４を乗り越えてのチップコート樹
脂３のはみ出し不良は１００基板中、２３基板であった
（不良発生率２３％）。
【００１５】これに対して、本発明の実施例において
は、内側ダム１４および外側ダム１５ともに、シルク印
刷法により幅０．２ｍｍ，高さ５０μｍとし、それらの
間に０．２ｍｍの隙間を設けた。その結果、外側ダム１
５を乗り越えてのチップコート樹脂３のはみ出し不良は
１００基板中、０基板すなわち不良発生率０％であっ
た。
は、内側ダム１４および外側ダム１５ともに、シルク印
刷法により幅０．２ｍｍ，高さ５０μｍとし、それらの
間に０．２ｍｍの隙間を設けた。その結果、外側ダム１
５を乗り越えてのチップコート樹脂３のはみ出し不良は
１００基板中、０基板すなわち不良発生率０％であっ
た。
【００１６】なお、上記従来例および実施例ともに、チ
ップコート樹脂３には、松下電工社製のエポキシ系樹脂
（粘度１６０Ｐａ・Ｓ）を用い、また、シルク印刷のイ
ンク材には、太陽インキ製造社製の熱硬化型インク（Ｓ
−１００）を用いた。
ップコート樹脂３には、松下電工社製のエポキシ系樹脂
（粘度１６０Ｐａ・Ｓ）を用い、また、シルク印刷のイ
ンク材には、太陽インキ製造社製の熱硬化型インク（Ｓ
−１００）を用いた。
【００１７】このことから分かるように、従来例とはダ
ムの材質も同じで、しかも全体的なダム幅も同じく０．
６ｍｍでありながら、本発明によれば、チップコート樹
脂のはみ出しを確実に防止することができることが実証
された。
ムの材質も同じで、しかも全体的なダム幅も同じく０．
６ｍｍでありながら、本発明によれば、チップコート樹
脂のはみ出しを確実に防止することができることが実証
された。
【００１８】上記の実施例はもっとも好適な例である
が、本発明はこれに限定されない。すなわち、内側ダム
１４と外側ダム１５は異なる幅であってもよい。また、
内側ダム１４と外側ダム１５との間の隙間についても、
必ずしも内側ダム１４もしくは外側ダム１５の幅と同一
である必要もない。要するに、２つのダム１４，１５が
あればよい。
が、本発明はこれに限定されない。すなわち、内側ダム
１４と外側ダム１５は異なる幅であってもよい。また、
内側ダム１４と外側ダム１５との間の隙間についても、
必ずしも内側ダム１４もしくは外側ダム１５の幅と同一
である必要もない。要するに、２つのダム１４，１５が
あればよい。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
基板面上の所定部位に実装されたチップ部品を備え、同
チップ部品がチップコート樹脂にて被覆されている回路
基板において、チップ部品の周りにチップコート樹脂の
はみ出しを阻止するダムを二重に形成したことにより、
チップコート樹脂のはみ出しを確実に防止することがで
きる。
基板面上の所定部位に実装されたチップ部品を備え、同
チップ部品がチップコート樹脂にて被覆されている回路
基板において、チップ部品の周りにチップコート樹脂の
はみ出しを阻止するダムを二重に形成したことにより、
チップコート樹脂のはみ出しを確実に防止することがで
きる。
【図１】本発明の実施例にかかる回路基板のチップ部品
が搭載される部分の要部拡大平面図。
が搭載される部分の要部拡大平面図。
【図２】図１のＡ−Ａ線断面図。
【図３】従来例を示した要部拡大断面図。
１ チップ部品 ３ チップコート樹脂 １０ 回路基板 １１ 電極端子 １２ ソルダレジスト １２ａ 開口部 １３ ディスペンサ １４ 内側ダム １５ 外側ダム
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA01 BA04 CA06 CA12 DB07 DB16 5E314 AA24 CC07 FF21 GG26 5F061 AA01 BA04 CA06 CA12
Claims (2)
- 【請求項１】 基板面上の所定部位に実装されたチップ
部品を備え、同チップ部品がチップコート樹脂にて被覆
されている回路基板において、 上記チップ部品の周りには、上記チップコート樹脂のは
み出しを阻止するダムが二重に形成されていることを特
徴とする回路基板。 - 【請求項２】 上記ダムはシルク印刷法により形成され
たものである請求項１に記載の回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000021282A JP2001217352A (ja) | 2000-01-31 | 2000-01-31 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000021282A JP2001217352A (ja) | 2000-01-31 | 2000-01-31 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217352A true JP2001217352A (ja) | 2001-08-10 |
Family
ID=18547707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000021282A Withdrawn JP2001217352A (ja) | 2000-01-31 | 2000-01-31 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001217352A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007083481A1 (ja) * | 2006-01-19 | 2007-07-26 | Rohm Co., Ltd. | 半導体表示装置及び半導体表示装置の製造方法 |
| WO2008117382A1 (ja) * | 2007-03-23 | 2008-10-02 | Fujitsu Limited | 電子装置、電子装置が実装された電子機器、電子装置が装着された物品、および電子装置の製造方法 |
| JP2008306882A (ja) * | 2007-06-11 | 2008-12-18 | Panasonic Corp | ブラシレスモータ |
| JP2017028215A (ja) * | 2015-07-28 | 2017-02-02 | 住友電装株式会社 | コネクタ実装基板 |
| JPWO2016185607A1 (ja) * | 2015-05-21 | 2017-06-01 | 株式会社メイコー | プリント配線基板及びプリント配線基板の製造方法 |
-
2000
- 2000-01-31 JP JP2000021282A patent/JP2001217352A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007083481A1 (ja) * | 2006-01-19 | 2007-07-26 | Rohm Co., Ltd. | 半導体表示装置及び半導体表示装置の製造方法 |
| JPWO2007083481A1 (ja) * | 2006-01-19 | 2009-06-11 | ローム株式会社 | 半導体表示装置及び半導体表示装置の製造方法 |
| WO2008117382A1 (ja) * | 2007-03-23 | 2008-10-02 | Fujitsu Limited | 電子装置、電子装置が実装された電子機器、電子装置が装着された物品、および電子装置の製造方法 |
| US7982295B2 (en) | 2007-03-23 | 2011-07-19 | Fujitsu Limited | Electronic device, electronic apparatus mounted with electronic device, article equipped with electronic device and method of producing electronic device |
| JP2008306882A (ja) * | 2007-06-11 | 2008-12-18 | Panasonic Corp | ブラシレスモータ |
| JPWO2016185607A1 (ja) * | 2015-05-21 | 2017-06-01 | 株式会社メイコー | プリント配線基板及びプリント配線基板の製造方法 |
| JP2017028215A (ja) * | 2015-07-28 | 2017-02-02 | 住友電装株式会社 | コネクタ実装基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08321671A (ja) | バンプ電極の構造およびその製造方法 | |
| JP2009188086A (ja) | 回路基板、これを用いた電子機器及び回路基板の製造方法 | |
| JP2001217352A (ja) | 回路基板 | |
| JPH11233531A (ja) | 電子部品の実装構造および実装方法 | |
| JP3896696B2 (ja) | 電子部品の実装方法 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| JPH03257854A (ja) | 半導体装置 | |
| JP2001267452A (ja) | 半導体装置 | |
| JPH05121868A (ja) | プリント基板に対する電子部品の半田付け実装方法 | |
| JPH06216298A (ja) | リードフレームおよびその製造方法 | |
| JP2725646B2 (ja) | 半導体部品およびその実装方法 | |
| JP3324114B2 (ja) | プリント基板 | |
| JP2003188204A (ja) | 半導体装置 | |
| JP2697668B2 (ja) | 半導体装置 | |
| JPH03237752A (ja) | 電子部品パッケージ | |
| JP2002374060A (ja) | 電子回路板 | |
| JPH03171760A (ja) | 半導体装置の製造方法 | |
| JPS63124433A (ja) | フイルムキヤリア | |
| JPS6058600B2 (ja) | 印刷配線基板への電子部品の取付法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JP2777664B2 (ja) | 電子部品搭載用基板 | |
| JPH04206683A (ja) | 配線基板の製造方法 | |
| JPH04179255A (ja) | Ｌｃｃ型半導体装置およびその製造方法 | |
| JP2674394B2 (ja) | テープキャリアパッケージ実装装置 | |
| JPH04254358A (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070403 |