JPH0349524A - 静電気対策回路 - Google Patents
静電気対策回路Info
- Publication number
- JPH0349524A JPH0349524A JP18214789A JP18214789A JPH0349524A JP H0349524 A JPH0349524 A JP H0349524A JP 18214789 A JP18214789 A JP 18214789A JP 18214789 A JP18214789 A JP 18214789A JP H0349524 A JPH0349524 A JP H0349524A
- Authority
- JP
- Japan
- Prior art keywords
- gap
- signal line
- capacitor
- input
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005611 electricity Effects 0.000 title 1
- 230000003068 static effect Effects 0.000 title 1
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000009434 installation Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
チップタイプのコンデンサをスパークギャップとして使
用する静電気対策回路に関し、開放状態のインターフエ
イスラインから内部回路へ高電圧の静電パルスが飛び込
まないようにすることを目的とし、 入出力端子から内部回路に至る信号線を一部分断して間
隙を形成し、人出力端子側の信号線とアースパターンと
の間には電極間隙が該信号線間隙より短かいチップタイ
プのバイパスコンデンサを接続し、且つ該入出力端子側
の信号線と内部回路側の信号線との間には電極間隙が該
コンデンサの電極間隙よりは長く前記信号線間隙よりは
短かいリードタイプの抵抗を接続してなるよう構戒する
。
用する静電気対策回路に関し、開放状態のインターフエ
イスラインから内部回路へ高電圧の静電パルスが飛び込
まないようにすることを目的とし、 入出力端子から内部回路に至る信号線を一部分断して間
隙を形成し、人出力端子側の信号線とアースパターンと
の間には電極間隙が該信号線間隙より短かいチップタイ
プのバイパスコンデンサを接続し、且つ該入出力端子側
の信号線と内部回路側の信号線との間には電極間隙が該
コンデンサの電極間隙よりは長く前記信号線間隙よりは
短かいリードタイプの抵抗を接続してなるよう構戒する
。
本発明はチップタイプのコンデンサをスパークギャップ
として使用する静電気対策回路に関する。
として使用する静電気対策回路に関する。
電子装置のインターフェイス回路は、インターフェイス
ラインが入出力機器と接続されていない状態（開放状態
）では外部から高電圧の静電パルスが飛び込む恐れがあ
り、その対策が望まれる。
ラインが入出力機器と接続されていない状態（開放状態
）では外部から高電圧の静電パルスが飛び込む恐れがあ
り、その対策が望まれる。
複数の機器を組合せて１つのシステムを構或する場合、
例えば第４図のように無線機ＩＡと電話器ＩＢを組合せ
て自動車電話システムを完或する場合、機器ＩＡ，ＩＢ
から引出されたケーブル２Ａ，２Ｂ先端のコネクク３Ａ
，３Ｂを結合して両機器間を接続する。
例えば第４図のように無線機ＩＡと電話器ＩＢを組合せ
て自動車電話システムを完或する場合、機器ＩＡ，ＩＢ
から引出されたケーブル２Ａ，２Ｂ先端のコネクク３Ａ
，３Ｂを結合して両機器間を接続する。
ところが、このシステムを車両に搭載する場合、各機器
ＩＡ，ＩＢは独立して輸送されるため、当然コネクタ３
Ａ，３Ｂ間は分離状態にある。分離状態のコネクタ３
（Ａ，Ｂを代表する）は第３図のように入出力端子４ａ
，４ｂ，・・・・・・が開放状態にあるため、高電圧の
静電パルスが飛び込んでバッファＢＵＦやオペアンプＯ
Ｐ等の内部回路５を破壊し易い。ＭＰＵはマイクロプロ
セッサである。
ＩＡ，ＩＢは独立して輸送されるため、当然コネクタ３
Ａ，３Ｂ間は分離状態にある。分離状態のコネクタ３
（Ａ，Ｂを代表する）は第３図のように入出力端子４ａ
，４ｂ，・・・・・・が開放状態にあるため、高電圧の
静電パルスが飛び込んでバッファＢＵＦやオペアンプＯ
Ｐ等の内部回路５を破壊し易い。ＭＰＵはマイクロプロ
セッサである。
（発明が解決しようとする課題〕
従来は上述した静電破壊に対する対策を特に施こさない
ケースが多いため、輸送中等に内部回路が静電破壊する
危険性がある。この点を避けるために各人出力端子を仮
設の配線でアースに接続しておく方法もあるが、コネク
タ接続時に該配線を除去すると無防備になる問題があり
、また該配線の仮設およびその除去に手間がかかる欠点
もある．本発明は常時内蔵の回路によって電子機器の内
部回路を静電破壊から防止できるようにするものである
。
ケースが多いため、輸送中等に内部回路が静電破壊する
危険性がある。この点を避けるために各人出力端子を仮
設の配線でアースに接続しておく方法もあるが、コネク
タ接続時に該配線を除去すると無防備になる問題があり
、また該配線の仮設およびその除去に手間がかかる欠点
もある．本発明は常時内蔵の回路によって電子機器の内
部回路を静電破壊から防止できるようにするものである
。
［課題を解決するための手段〕
本発明は、入出力端子から内部回路に至る信号線を一部
分断して間隙（Ｇ３）を形或し、人出力端子側の信号線
（６１）とアースパターン（６３）との間には電極間隙
（Ｇ１）が該信号線間隙（Ｇ３）より短かいチップタイ
プのバイパスコンデンサ（Ｃ）を接続，シ、且つ該入出
力端子側の信号線（６１）と内部回路側の信号線（６２
）との間には電極間隙（Ｇ２）が該コンデンサ（Ｃ）の
電極間隙（Ｇ１）よりは長く前記信号線間隙（Ｇ３）よ
りは短かいリードタイプの抵抗（Ｒ）を接続してなるこ
とを特徴とするものである。
分断して間隙（Ｇ３）を形或し、人出力端子側の信号線
（６１）とアースパターン（６３）との間には電極間隙
（Ｇ１）が該信号線間隙（Ｇ３）より短かいチップタイ
プのバイパスコンデンサ（Ｃ）を接続，シ、且つ該入出
力端子側の信号線（６１）と内部回路側の信号線（６２
）との間には電極間隙（Ｇ２）が該コンデンサ（Ｃ）の
電極間隙（Ｇ１）よりは長く前記信号線間隙（Ｇ３）よ
りは短かいリードタイプの抵抗（Ｒ）を接続してなるこ
とを特徴とするものである。
（作用）
バイパスコンデンサＣの電極間隙Ｇ１は、信号線間隙Ｇ
３はもとより、抵抗Ｒの電極間隙Ｇ２よりも短い。従っ
て、入出力端子に高電圧（例えば１０ＫＶ以上）の静電
パルスが加わったとき、コンデンサＣをスパークギャッ
プとしてアースに放電する。
３はもとより、抵抗Ｒの電極間隙Ｇ２よりも短い。従っ
て、入出力端子に高電圧（例えば１０ＫＶ以上）の静電
パルスが加わったとき、コンデンサＣをスパークギャッ
プとしてアースに放電する。
このコンデンサＣは人力が５ＫＶ程度では通常のコンデ
ンサと同様に作用するので、０〜５ｖ程度の信号は抵抗
Ｒを通して入力回路側へ伝達される。従って、入力端子
の開放状態では静電対策回路として機能する（抵抗Ｒ側
がハイインピーダンスになる）が、他の機器との接続後
は通常の入力信号に影響を与えることがない（抵抗Ｒ側
がローインピーダンスになる）。
ンサと同様に作用するので、０〜５ｖ程度の信号は抵抗
Ｒを通して入力回路側へ伝達される。従って、入力端子
の開放状態では静電対策回路として機能する（抵抗Ｒ側
がハイインピーダンスになる）が、他の機器との接続後
は通常の入力信号に影響を与えることがない（抵抗Ｒ側
がローインピーダンスになる）。
（実施例）
第１図は本発明の一実施例を示す構或図で、Ｃはチップ
タイプのバイパスコンデンサ、Ｒはラジアルリードタイ
プの抵抗、６１．６２は間隙Ｇ３を残して分断された信
号線（インターフェイスライン）、６３はアースパター
ンである。
タイプのバイパスコンデンサ、Ｒはラジアルリードタイ
プの抵抗、６１．６２は間隙Ｇ３を残して分断された信
号線（インターフェイスライン）、６３はアースパター
ンである。
コンデンサＣは両端の電極７１．７２をランド６４．６
５に乗せて半田により面実装される。このランド６４．
６５はそれぞれパターン６１，６３に接続されている。
５に乗せて半田により面実装される。このランド６４．
６５はそれぞれパターン６１，６３に接続されている。
抵抗Ｒは両端の電極８１．８２からリード８３．８４を
引出し、これをパターン６１．６２端部のランド６６．
６１に挿入して半田付けする。
引出し、これをパターン６１．６２端部のランド６６．
６１に挿入して半田付けする。
コンデンサＣの電極７１．７２間の間隙Ｃｌは例えば１
ｍｍ程度で、抵抗Ｒの電極８１．８２間の間隙Ｇ２（
数ＩＴｌｌｎ程度）より短かい。抵抗Ｒの電極間隙Ｇ２
はランド６６．６７間の信号線間隙Ｇ３より短かいので
、全体として Ｇｌ＜Ｇ２＜Ｇ３ なる関係が或り立つ。
ｍｍ程度で、抵抗Ｒの電極８１．８２間の間隙Ｇ２（
数ＩＴｌｌｎ程度）より短かい。抵抗Ｒの電極間隙Ｇ２
はランド６６．６７間の信号線間隙Ｇ３より短かいので
、全体として Ｇｌ＜Ｇ２＜Ｇ３ なる関係が或り立つ。
信号線６１は入力端子側であり、また信号線６２は入力
回路側である。コンデンサＣは入力端子側の信号線６１
とアースパターン６３との間に接続されるため、全体の
等価回路は第２図のようになる。この回路はローパスフ
ィルタであるので、通常の電圧変動やノイズはコンデン
サＣで吸収される。これに対し、高電圧の静電パルスは
前述したようにコンデンサＣをスパークギャップとして
使用し、その表面を通してアースに放電される。
回路側である。コンデンサＣは入力端子側の信号線６１
とアースパターン６３との間に接続されるため、全体の
等価回路は第２図のようになる。この回路はローパスフ
ィルタであるので、通常の電圧変動やノイズはコンデン
サＣで吸収される。これに対し、高電圧の静電パルスは
前述したようにコンデンサＣをスパークギャップとして
使用し、その表面を通してアースに放電される。
尚、入力端子４と入力回路５はそれぞれ出力端子と出力
回路の場合もある。
回路の場合もある。
（発明の効果〕
以上述べたように本発明によれば、コネクタ等の入出力
端子が開放状態にあっても高電圧の静電パルスから内部
回路を保護することができ、しかも通常動作には支障が
ないのでその除去作業を要しない利点がある。
端子が開放状態にあっても高電圧の静電パルスから内部
回路を保護することができ、しかも通常動作には支障が
ないのでその除去作業を要しない利点がある。
第１図は本発明の実施例を示す構或図、第２図は第１図
の等価回路図、 第３図は内部回路の一例を示す図、 第４図は複数機器を組合せたシステムの構或図である。 図中、４は人出力端子、５は内部回路、６１，６２は信
号線、６３はアースパターン、Ｒはリードタイプの抵抗
、Ｃはチップタイプのバイパスコンデンサである。 複数機器を組合せた／入テムの構成図 第４図
の等価回路図、 第３図は内部回路の一例を示す図、 第４図は複数機器を組合せたシステムの構或図である。 図中、４は人出力端子、５は内部回路、６１，６２は信
号線、６３はアースパターン、Ｒはリードタイプの抵抗
、Ｃはチップタイプのバイパスコンデンサである。 複数機器を組合せた／入テムの構成図 第４図
Claims (1)
- １、入出力端子から内部回路に至る信号線を一部分断し
て間隙（Ｇ３）を形成し、入出力端子側の信号線（６１
）とアースパターン（６３）との間には電極間隙（Ｇ１
）が該信号線間隙（Ｇ３）より短かいチップタイプのバ
イパスコンデンサ（Ｃ）を接続し、且つ該入出力端子側
の信号線（６１）と内部回路側の信号線（６２）との間
には電極間隙（Ｇ２）が該コンデンサ（Ｃ）の電極間隙
（Ｇ１）よりは長く前記信号線間隙（Ｇ３）よりは短か
いリードタイプの抵抗（Ｒ）を接続してなることを特徴
とする静電気対策回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18214789A JPH0349524A (ja) | 1989-07-14 | 1989-07-14 | 静電気対策回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18214789A JPH0349524A (ja) | 1989-07-14 | 1989-07-14 | 静電気対策回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0349524A true JPH0349524A (ja) | 1991-03-04 |
Family
ID=16113184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18214789A Pending JPH0349524A (ja) | 1989-07-14 | 1989-07-14 | 静電気対策回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0349524A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6088073A (en) * | 1997-04-14 | 2000-07-11 | Casio Computer Co., Ltd. | Display device with destaticizing elements and an electrostatic pulse delaying element connected to each of the destaticizing elements |
| JP2002225850A (ja) * | 2001-01-31 | 2002-08-14 | Kokubu Denki Co Ltd | 包装箱 |
| JP2008154400A (ja) * | 2006-12-19 | 2008-07-03 | Denso Corp | 電気電子回路 |
-
1989
- 1989-07-14 JP JP18214789A patent/JPH0349524A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6088073A (en) * | 1997-04-14 | 2000-07-11 | Casio Computer Co., Ltd. | Display device with destaticizing elements and an electrostatic pulse delaying element connected to each of the destaticizing elements |
| JP2002225850A (ja) * | 2001-01-31 | 2002-08-14 | Kokubu Denki Co Ltd | 包装箱 |
| JP2008154400A (ja) * | 2006-12-19 | 2008-07-03 | Denso Corp | 電気電子回路 |
| DE102007053089A1 (de) | 2006-12-19 | 2008-07-10 | Denso Corp., Kariya | Elektrisches und elektronisches System |
| US7835123B2 (en) | 2006-12-19 | 2010-11-16 | Denso Corporation | Electrical and electronic system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4021759A (en) | EMP line filter using MOV devices | |
| JP2676921B2 (ja) | ノイズフィルタの取付け構造 | |
| JPH0349524A (ja) | 静電気対策回路 | |
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| US6178078B1 (en) | Discharge gap device and its mounting structure | |
| JPH11145570A (ja) | プリント基板 | |
| JPH0513660A (ja) | 混成集積回路装置 | |
| JPH04192389A (ja) | 電子回路 | |
| JPH0510799B2 (ja) | ||
| JPH05267494A (ja) | 半導体回路装置の製造方法 | |
| JPH05327264A (ja) | 半導体装置 | |
| JP2001135897A (ja) | プリント回路基板 | |
| JPH0621173U (ja) | コネクタ構造 | |
| JPS61189601A (ja) | サ−ジ・ノイズ吸収器 | |
| JPS61287101A (ja) | 電気回路保護装置 | |
| JPS62208582A (ja) | 電源回路基板 | |
| JPH0318110A (ja) | ノイズフィルタの取付け構造 | |
| JPS6063885A (ja) | 電子制御装置の雑音防止装置 | |
| KR100415258B1 (ko) | 마이콤의 과전압 제거 장치 | |
| JPS62204506A (ja) | 電源トランス | |
| JPH0336206Y2 (ja) | ||
| JPH03261087A (ja) | 静電破壊防止装置 | |
| JPH07302959A (ja) | プリント配線板 | |
| JPS6343390A (ja) | 混成集積回路用基板 | |
| JPS61126806A (ja) | 半導体増幅回路の入力保護法 |