JPH07302959A - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH07302959A JPH07302959A JP9237394A JP9237394A JPH07302959A JP H07302959 A JPH07302959 A JP H07302959A JP 9237394 A JP9237394 A JP 9237394A JP 9237394 A JP9237394 A JP 9237394A JP H07302959 A JPH07302959 A JP H07302959A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- pattern
- patterns
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 グラウンドパターンや電源パターンを通して
の回路相互間の電圧変動等の影響を回避して、発生ノイ
ズを低減することができるプリント配線板を提供するこ
と。 【構成】 基板１０上に、回路ブロック１，２，３，
４，５毎に分離したグラウンドパターン１１，１２，１
３，１４，１５を形成し、それらのグラウンドパターン
１１，１２，１３，１４，１５のそれぞれにランド部１
１Ａ〜１１Ｃ，１２Ａ〜１２Ｃ，１３Ａ〜１３Ｅ，１４
Ａ〜１４Ｇ，１５Ａ〜１５Ｇを設けて、それらをチップ
部品１０によって適宜接続可能とした。
の回路相互間の電圧変動等の影響を回避して、発生ノイ
ズを低減することができるプリント配線板を提供するこ
と。 【構成】 基板１０上に、回路ブロック１，２，３，
４，５毎に分離したグラウンドパターン１１，１２，１
３，１４，１５を形成し、それらのグラウンドパターン
１１，１２，１３，１４，１５のそれぞれにランド部１
１Ａ〜１１Ｃ，１２Ａ〜１２Ｃ，１３Ａ〜１３Ｅ，１４
Ａ〜１４Ｇ，１５Ａ〜１５Ｇを設けて、それらをチップ
部品１０によって適宜接続可能とした。
Description
【０００１】
【産業上の利用分野】本発明は、発生ノイズの低減を図
ったプリント配線板に関するものである。
ったプリント配線板に関するものである。
【０００２】
【従来の技術】従来のプリント配線板では、慣習とし
て、電源パターンやグラウンドパターンが一系列のライ
ン状に形成されている。すなわち、それぞれパターンが
プリント配線板上の複数の回路に渡って一系列を成すよ
うに形成されている。また、グラウンドパターンを二系
列に分けて形成したプリント配線板としては、例えば、
図４に示すように、デジタル回路用グラウンドパターン
５１とアナログ回路用グラウンドパターン５２とを分け
て形成したものがある。なお、図４においてＣ1 ，Ｃ2
および５３は、それぞれプリント配線板５０上に形成さ
れたデジタル回路、アナログ回路、および接続端子であ
る。
て、電源パターンやグラウンドパターンが一系列のライ
ン状に形成されている。すなわち、それぞれパターンが
プリント配線板上の複数の回路に渡って一系列を成すよ
うに形成されている。また、グラウンドパターンを二系
列に分けて形成したプリント配線板としては、例えば、
図４に示すように、デジタル回路用グラウンドパターン
５１とアナログ回路用グラウンドパターン５２とを分け
て形成したものがある。なお、図４においてＣ1 ，Ｃ2
および５３は、それぞれプリント配線板５０上に形成さ
れたデジタル回路、アナログ回路、および接続端子であ
る。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来例のように、一系列のグラウンドパターンが形成され
たものでは、プリント配線板上の複数の回路の内、発生
ノイズの大きい回路が発生ノイズの小さい回路に電圧変
動等の影響を与え、結果的に、プリント配線板自体の発
生ノイズが大きくなってしまうという問題がある。
来例のように、一系列のグラウンドパターンが形成され
たものでは、プリント配線板上の複数の回路の内、発生
ノイズの大きい回路が発生ノイズの小さい回路に電圧変
動等の影響を与え、結果的に、プリント配線板自体の発
生ノイズが大きくなってしまうという問題がある。
【０００４】一方、図４のように、デジタル回路用グラ
ウンドパターン５１とアナログ回路用グラウンドパター
ン５２とを分離しただけでは、例えば、デジタル回路内
において、発生ノイズの大きい回路ブロックと発生ノイ
ズの小さい回路ブロックとが一系列のグラウンドパター
ンで接続されていた場合、発生ノイズの大きい回路ブロ
ックが発生ノイズの小さい回路ブロックに電圧変動等の
影響を与えてしまい高周波ノイズが発生しやすくなる。
仮りに、その発生を回避すべく、グラウンドパターンを
修正してプリント基板を作成し直すことを繰り返した場
合には、プリント配線板のコストアップを招くという問
題がある。
ウンドパターン５１とアナログ回路用グラウンドパター
ン５２とを分離しただけでは、例えば、デジタル回路内
において、発生ノイズの大きい回路ブロックと発生ノイ
ズの小さい回路ブロックとが一系列のグラウンドパター
ンで接続されていた場合、発生ノイズの大きい回路ブロ
ックが発生ノイズの小さい回路ブロックに電圧変動等の
影響を与えてしまい高周波ノイズが発生しやすくなる。
仮りに、その発生を回避すべく、グラウンドパターンを
修正してプリント基板を作成し直すことを繰り返した場
合には、プリント配線板のコストアップを招くという問
題がある。
【０００５】なお、このような問題は、グラウンドパタ
ーンが電源パターンである場合においても同様である。
ーンが電源パターンである場合においても同様である。
【０００６】本発明の目的は、グラウンドパターンや電
源パターンを通しての回路相互間の電圧変動等の影響を
回避して、発生ノイズを低減することができるプリント
配線板を提供することにある。
源パターンを通しての回路相互間の電圧変動等の影響を
回避して、発生ノイズを低減することができるプリント
配線板を提供することにある。
【０００７】
【課題を解決するための手段】本発明のプリント配線板
の第１形態は、電源パターンが形成されたプリント配線
板において、前記電源パターンを所定の回路ブロック毎
に分離して形成し、前記所定の回路ブロック毎の電源パ
ターンのそれぞれに互いに接続可能なランド部を設けた
ことを特徴とする。
の第１形態は、電源パターンが形成されたプリント配線
板において、前記電源パターンを所定の回路ブロック毎
に分離して形成し、前記所定の回路ブロック毎の電源パ
ターンのそれぞれに互いに接続可能なランド部を設けた
ことを特徴とする。
【０００８】本発明のプリント配線板の第２形態は、グ
ラウンドパターンが形成されたプリント配線板におい
て、前記グラウンドパターンを所定の回路ブロック毎に
分離して形成し、前記複数の回路ブロック毎のグラウン
ドパターンのそれぞれに互いに接続可能なランド部を設
けたことを特徴とする。
ラウンドパターンが形成されたプリント配線板におい
て、前記グラウンドパターンを所定の回路ブロック毎に
分離して形成し、前記複数の回路ブロック毎のグラウン
ドパターンのそれぞれに互いに接続可能なランド部を設
けたことを特徴とする。
【０００９】
【作用】本発明のプリント配線板は、電源パターンおよ
び／またはグラウンドパターンを回路ブロック毎に分離
した上、それら分離したパターンのそれぞれに、互いに
接続可能なランド部を設けたことにより、回路ブロック
毎の電線パターンおよび／またはグラウンドパターン同
士の接続を可能として、回路ブロック相互間の電圧変動
等の影響を回避しつつパターンを最適に配置して、発生
ノイズを低減する。
び／またはグラウンドパターンを回路ブロック毎に分離
した上、それら分離したパターンのそれぞれに、互いに
接続可能なランド部を設けたことにより、回路ブロック
毎の電線パターンおよび／またはグラウンドパターン同
士の接続を可能として、回路ブロック相互間の電圧変動
等の影響を回避しつつパターンを最適に配置して、発生
ノイズを低減する。
【００１０】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１１】図１は、本発明の第１の実施例を説明する
ための基板４０の概略平面図である。
ための基板４０の概略平面図である。
【００１２】同図において１，３，４はデジタル回路ブ
ロック、２，５はアナログ回路ブロックであり、それら
の回路ブロック１〜５におけるグラウンドパターン１１
〜１５は、回路ブロック１〜５毎に分離して形成されて
いる。
ロック、２，５はアナログ回路ブロックであり、それら
の回路ブロック１〜５におけるグラウンドパターン１１
〜１５は、回路ブロック１〜５毎に分離して形成されて
いる。
【００１３】それぞれのグラウンドパターン１１〜１５
は、対応する接続端子６に接続されている。また、それ
ぞれのグラウンドパターン１１〜１５のライン中にはラ
ンド部１１Ａ〜１１Ｃ，１２Ａ〜１２Ｃ，１３Ａ〜１３
Ｅ，１４Ａ〜１４Ｇ，１５Ａ〜１５Ｇが形成されてお
り、それぞれの回路ブロック１〜５におけるランド部の
相互間がチップ部１０によって適宜接続可能となってい
る。
は、対応する接続端子６に接続されている。また、それ
ぞれのグラウンドパターン１１〜１５のライン中にはラ
ンド部１１Ａ〜１１Ｃ，１２Ａ〜１２Ｃ，１３Ａ〜１３
Ｅ，１４Ａ〜１４Ｇ，１５Ａ〜１５Ｇが形成されてお
り、それぞれの回路ブロック１〜５におけるランド部の
相互間がチップ部１０によって適宜接続可能となってい
る。
【００１４】例えば、それぞれの回路ブロック１〜５毎
の電圧変動の大きさを測定した結果、デジタル回路ブロ
ック１が大きく、デジタル回路ブロック３，４が小さか
った場合には、図１に示すように、ランド１３Ｅ，１４
Ｅの間にチップ部品１０を実装することにより、デジタ
ル回路ブロック３，４のグラウンドパターン１３，１４
が接続され、アナログ回路ブロック２，５とデジタル回
路ブロック１のグラウンドパターン１２，１５と１１は
分離された状態となる。ここでは、チップ部品１０とし
てチップジャンパを用いる。しかし、コンデンサやイン
ダクタンス等をチップ部品１０として用いても良い。ま
た、例えば、グラウンドパターン１１を挾んで対向する
ランド部１２Ｂ，１３Ｂ間をチップ部品１０によって接
続する場合には、グラウンドパターン１１を股ぐよう
に、そのチップ部品１０を実装すればよい。
の電圧変動の大きさを測定した結果、デジタル回路ブロ
ック１が大きく、デジタル回路ブロック３，４が小さか
った場合には、図１に示すように、ランド１３Ｅ，１４
Ｅの間にチップ部品１０を実装することにより、デジタ
ル回路ブロック３，４のグラウンドパターン１３，１４
が接続され、アナログ回路ブロック２，５とデジタル回
路ブロック１のグラウンドパターン１２，１５と１１は
分離された状態となる。ここでは、チップ部品１０とし
てチップジャンパを用いる。しかし、コンデンサやイン
ダクタンス等をチップ部品１０として用いても良い。ま
た、例えば、グラウンドパターン１１を挾んで対向する
ランド部１２Ｂ，１３Ｂ間をチップ部品１０によって接
続する場合には、グラウンドパターン１１を股ぐよう
に、そのチップ部品１０を実装すればよい。
【００１５】図２および図３は、本発明の第２の実施例
の説明図である。
の説明図である。
【００１６】これらの図において、２１，２２，２３，
２４は基板上に形成された回路ブロック毎のグラウンド
パターンであり、それらの端部にはランド部２１Ａ，２
２Ａ，２３Ａ，２４Ａが形成されている。また、３１，
３２は３端子のノイズフィルタ３０（図３参照）の信号
ラインであり、それらの端部にはランド部３１Ａ，３２
Ａが形成されている。３３，３４はノイズフィルタ３０
のグラウンドランドである。
２４は基板上に形成された回路ブロック毎のグラウンド
パターンであり、それらの端部にはランド部２１Ａ，２
２Ａ，２３Ａ，２４Ａが形成されている。また、３１，
３２は３端子のノイズフィルタ３０（図３参照）の信号
ラインであり、それらの端部にはランド部３１Ａ，３２
Ａが形成されている。３３，３４はノイズフィルタ３０
のグラウンドランドである。
【００１７】今、ランド部２１Ａ，２２Ａ，２３Ａ，２
４Ａの電圧変動等を測定した結果、例えば、ランド部２
１Ａと２３Ａの電圧変動が少なかった場合には、図３に
示すように、それらのランド部２１Ａ，２３Ａとノイズ
フィルタ３０のグラウンドランド３３，３４の相互間を
チップ部品１０としてのチップジャンパによって接続す
ると共にノイズフィルタ３０を実装する。したがって、
電圧変動の大きいランド部２２Ａ，２４Ａのグラウンド
パターン２２，２４は、他のグラウンドパターン２１，
２３から分離された状態となる。
４Ａの電圧変動等を測定した結果、例えば、ランド部２
１Ａと２３Ａの電圧変動が少なかった場合には、図３に
示すように、それらのランド部２１Ａ，２３Ａとノイズ
フィルタ３０のグラウンドランド３３，３４の相互間を
チップ部品１０としてのチップジャンパによって接続す
ると共にノイズフィルタ３０を実装する。したがって、
電圧変動の大きいランド部２２Ａ，２４Ａのグラウンド
パターン２２，２４は、他のグラウンドパターン２１，
２３から分離された状態となる。
【００１８】なお、前述した実施例では、回路ブロック
毎のグラウンドパターンにランド部を形成したが、電源
パターンも回路ブロック毎に分離した上、それらの電源
パターンにランド部を形成して、それらのランド部同士
を適宜接続できるようにしてもよい。
毎のグラウンドパターンにランド部を形成したが、電源
パターンも回路ブロック毎に分離した上、それらの電源
パターンにランド部を形成して、それらのランド部同士
を適宜接続できるようにしてもよい。
【００１９】
【発明の効果】以上説明したように、本発明のプリント
配線板は、電源パターンおよび／またはグラウンドパタ
ーンを回路ブロック毎に分離した上、それら分離したパ
ターンのそれぞれに、互いに接続可能なランド部を設け
た構成であるから、回路ブロックの電源パターンおよび
／またはグラウンドパターン同士を適宜接続することが
でき、回路ブロック相互間の電圧変動等の影響を回避し
つつ、パターンを最適に配置して、発生ノイズを低減す
ることができる。
配線板は、電源パターンおよび／またはグラウンドパタ
ーンを回路ブロック毎に分離した上、それら分離したパ
ターンのそれぞれに、互いに接続可能なランド部を設け
た構成であるから、回路ブロックの電源パターンおよび
／またはグラウンドパターン同士を適宜接続することが
でき、回路ブロック相互間の電圧変動等の影響を回避し
つつ、パターンを最適に配置して、発生ノイズを低減す
ることができる。
【００２０】そして、例えば、デジタル回路を発生ノイ
ズの大きい回路ブロックと発生ノイズの小さい回路ブロ
ックとに分けて、それらの回路ブロック毎に電源パター
ンまたはグラウンドラインを分離して形成した上、それ
らのパターンに、互いに接続可能なランド部を設けるこ
とによって、回路ブロックの電源パターン同士、または
グラウンドパターン同士の分離，接続が適宜選択可能と
なり、発生するノイズを低減することができる。また、
低減するノイズの周波数等に応じて、ランド部同士の接
続部品としてコンデンサやインダクタンスを選択するこ
とにより、より適確に発生ノイズを低減することができ
る。
ズの大きい回路ブロックと発生ノイズの小さい回路ブロ
ックとに分けて、それらの回路ブロック毎に電源パター
ンまたはグラウンドラインを分離して形成した上、それ
らのパターンに、互いに接続可能なランド部を設けるこ
とによって、回路ブロックの電源パターン同士、または
グラウンドパターン同士の分離，接続が適宜選択可能と
なり、発生するノイズを低減することができる。また、
低減するノイズの周波数等に応じて、ランド部同士の接
続部品としてコンデンサやインダクタンスを選択するこ
とにより、より適確に発生ノイズを低減することができ
る。
【図１】本発明の第１の実施例を示す平面図である。
【図２】本発明の第２の実施例を示す要部の平面図であ
る。
る。
【図３】図２のプリント配線板にノイズフィルタとチッ
プジャンパを接続した状態を示す平面図である。
プジャンパを接続した状態を示す平面図である。
【図４】従来のプリント配線板の平面図である。
１，３，４ デジタル回路ブロック ２，５ アナログ回路ブロック ６ 接続端子 １０ チップ部品 １１，１２，１３，１４，１５ グラウンドパターン １１Ａ〜１１Ｃ，１２Ａ〜１２Ｃ，１３Ａ〜１３Ｅ，１
４Ａ〜１４Ｇ，１５Ａ〜１５Ｇ ランド部
４Ａ〜１４Ｇ，１５Ａ〜１５Ｇ ランド部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹内 靖 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 稲川 秀穂 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 逢坂 徹 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内
Claims (3)
- 【請求項１】 電源パターンが形成されたプリント配線
板において、 前記電源パターンを所定の回路ブロック毎に分離して形
成し、 前記所定の回路ブロック毎の電源パターンのそれぞれに
互いに接続可能なランド部を設けたことを特徴とするプ
リント配線板。 - 【請求項２】 グラウンドパターンが形成されたプリン
ト配線板において、 前記グラウンドパターンを所定の回路ブロック毎に分離
して形成し、 前記複数の回路ブロック毎のグラウンドパターンのそれ
ぞれに互いに接続可能なランド部を設けたことを特徴と
するプリント配線板。 - 【請求項３】 前記回路ブロックは、発生ノイズの程度
に応じて分けたことを特徴とする請求項１または２に記
載のプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9237394A JPH07302959A (ja) | 1994-04-28 | 1994-04-28 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9237394A JPH07302959A (ja) | 1994-04-28 | 1994-04-28 | プリント配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07302959A true JPH07302959A (ja) | 1995-11-14 |
Family
ID=14052628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9237394A Pending JPH07302959A (ja) | 1994-04-28 | 1994-04-28 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07302959A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009022126A (ja) * | 2007-07-13 | 2009-01-29 | Seiko Epson Corp | 送電装置及び電子機器 |
| JP2020159699A (ja) * | 2019-03-25 | 2020-10-01 | 三菱重工業株式会社 | パルサレシーバ |
-
1994
- 1994-04-28 JP JP9237394A patent/JPH07302959A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009022126A (ja) * | 2007-07-13 | 2009-01-29 | Seiko Epson Corp | 送電装置及び電子機器 |
| JP2020159699A (ja) * | 2019-03-25 | 2020-10-01 | 三菱重工業株式会社 | パルサレシーバ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023753A (en) | Printed circuit | |
| JP3265669B2 (ja) | プリント基板 | |
| JPH11233951A (ja) | プリント配線板 | |
| JP2676921B2 (ja) | ノイズフィルタの取付け構造 | |
| EP1594353A1 (en) | High frequency multilayer printed wiring board | |
| JPH09232697A (ja) | プリント配線板 | |
| JPH07302959A (ja) | プリント配線板 | |
| JPH0318112A (ja) | チップ型ノイズフィルタの取付け構造 | |
| JPH11145570A (ja) | プリント基板 | |
| JPH04192389A (ja) | 電子回路 | |
| JP2758816B2 (ja) | 多層プリント基板のｅｍｉ対策法 | |
| JP2001015885A (ja) | 高周波用電子回路及び高周波用電子回路へのチップ三端子コンデンサの実装構造 | |
| JPH1174644A (ja) | 多層プリント配線基板及びその自動配線方法 | |
| JPH0290587A (ja) | プリント基板 | |
| JPH08279661A (ja) | プリント基板 | |
| JPH0229109A (ja) | 分波器 | |
| JPH0897036A (ja) | 電子回路基板 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| JP4341060B2 (ja) | プリント基板 | |
| JPH05160560A (ja) | 切り換え用ハンダ付ランド | |
| JPH0349524A (ja) | 静電気対策回路 | |
| JPH0318110A (ja) | ノイズフィルタの取付け構造 | |
| JPH05243696A (ja) | 集合プリント基板 | |
| JPH0992523A (ja) | プリント回路パターン | |
| JPH04152708A (ja) | 印刷配線板 |