JP2009022126A - 送電装置及び電子機器 - Google Patents

Abstract

【課題】 アナログ大電流を微弱なアナログ信号と分離した送電装置を提供すること。
【解決手段】 一次コイルＣＬ１と共に直列共振回路を形成する共振コンデンサＣ２と、一次コイルの両端側より一次コイルを駆動する第１，第２の送電ドライバＤＲ１，ＤＲ２と、第１，第２の送電ドライバに対してドライバ制御信号を出力する制御ＩＣ１００とを基板４９０上に有する。制御ＩＣは、第１の送信ドライバへのドライバ制御信号の出力端子が第１辺ＳＤ１に、第２の送信ドライバへのドライバ制御信号の出力端子が第２辺ＳＤ２に、コイル接続端子の一方の信号波形が波形検出配線パターン２５０〜２５２を介して入力される入力端子が第３辺ＳＤ３にそれぞれ配置される。共振コンデンサ及び第１，第２の送信ドライバは、制御ＩＣの第１辺と平行な第１基板辺４９０Ａと制御ＩＣとの間に配置され、波形検出配線パターンは、第２基板辺４９０Ｂと、制御ＩＣの第３辺を延長した延長線Ｓ１との間の領域を経由して延在されて、コイル接続端子の一方に接続される。
【選択図】 図１２

Description

本発明は、無接点で電力を送電する送電装置及び電子機器に関する。

近年、電磁誘導を利用し、金属部分の接点がなくても電力伝送を可能にする無接点電力伝送（非接触電力伝送）が脚光を浴びている。この無接点電力伝送の適用例として、携帯電話機や家庭用機器（例えば電話機の子機）の充電などが提案されている。

無接点電力伝送の従来技術として特許文献１がある。この特許文献１では、送電ドライバの出力に接続された共振コンデンサと一次コイルとにより直列共振回路を構成して、送電装置（一次側）から受電装置（二次側）に電力を供給している。
特開２００６−６０９０９号公報

ここで、送電装置には、一次コイル、共振コンデンサ及び送信ドライバ等のパワー系回路に例えば数百ｍＡから１Ａ程度の高周波アナログ大電流が交流的に流れる一方で、それらのパワー系回路を駆動制御するＩＣ及びその周辺回路は、微弱なデジタル信号やアナログ信号が流れる。よって、送電装置では、アナログ大電流による悪影響を低減しないと、パワー系回路を適切に制御できない。

そこで、本発明の幾つかの態様では、アナログ大電流を微弱なアナログ信号或いは微弱なデジタル信号と分離して、アナログ大電流による悪影響を低減できる送電装置及び電子機器を提供することにある。

本発明の一態様に係る送電装置は、一次コイルを含み、前記一次コイルを受電装置側の二次コイルと電磁的に結合させて、前記受電装置の負荷に対して電力を供給する送電装置において、
前記一次コイルの両端がそれぞれ接続されるコイル接続端子と、
前記一次コイルと共に直列共振回路を形成する共振コンデンサと、
前記コイル接続端子を介して前記一次コイルの両端側より前記一次コイルを駆動する第１，第２の送電ドライバと、
前記第１，第２の送電ドライバに対してドライバ制御信号を出力する制御ＩＣと、
を基板上に有し、
前記制御ＩＣは、第１〜第４辺を有する四角形に形成され、前記第１の送信ドライバへのドライバ制御信号の出力端子が第１辺に設けられ、前記第２の送信ドライバへの前記ドライバ制御信号の出力端子が前記第１辺に隣接する第２辺に設けられ、前記コイル接続端子の一方の信号波形が波形検出配線パターンを介して入力される入力端子が、前記第２辺と対向する第３辺に配置され、
前記共振コンデンサ及び前記第１，第２の送信ドライバは、前記制御ＩＣの第１辺と平行な第１基板辺と前記制御ＩＣとの間に配置され、
前記波形検出配線パターンは、前記制御ＩＣの前記第３辺と平行な第２基板辺と、前記制御ＩＣの前記第３辺の延長線との間の領域を経由して延在されて、前記コイル接続端子の一方に接続されることを特徴とする。

本発明の一態様では、一次コイル、共振コンデンサ及び第１，第２の送信ドライバがパワー系回路であり、高周波数のアナログ大電流が交流的に流れるパワー系回路と、制御ＩＣから第１，第２の送信ドライバに供給されるドライバ制御信号の配線パターンは、基板上の実装面にて集約配置されている。このため、アナログ微弱信号が流れる波形検出配線パターンを形成する余地を確保できる。こうして、アナログ大電流とアナログ微弱信号とを分離できる。なお、制御ＩＣには波形検出回路が内蔵され、一次コイルの一端の誘起電圧に相当する信号の波形をモニタし、二次側（受電装置側）の負荷変動を検出する。これにより、データ（負荷）検出、異物（金属）検出、着脱（取り外し）検出等が可能になる。

本発明の一態様では、前記共振コンデンサ及び前記第１，第２の送信ドライバは、前記制御延長線よりも前記制御ＩＣが位置する側にシフトして配置することができる。

こうすると、アナログ大電流とアナログ微弱信号とをより明確に分離でき、
本発明の一態様では、前記波形検出配線パターンは、前記第１基板辺に沿って形成されて前記コイル接続端子の一方に接続される幅広パターンと、前記第１基板辺に沿って形成されて前記制御ＩＣの前記第３辺に設けられた前記入力端子に接続される幅狭パターンとを含むことができる。制御ＩＣに接続される波形検出配線パターンを幅狭パターンとしても、その配線レイアウトからアナログ大電流による悪影響は低減される。

本発明の一態様では、前記基板上にて前記制御ＩＣが実装される実装面の裏面側の非実装面には電源パターンが設けられ、前記電源パターンは、前記第１，第２の送電ドライバに接続されるパワー接地電源パターンと、前記制御ＩＣの電源端子に接続されるアナログ接地電源パターン及びデジタル接地電源パターンとを含み、前記パワー接地電源パターンは、前記制御ＩＣの前記第４辺と平行な第３基板辺に設けた接地端子の領域のみにて、前記アナログ接地電源パターン及び前記デジタル接地電源パターンを接続することができる。

上述の通りにパワー接地電源パターンからアナログ接地電源パターン及びデジタル接地電源パターンを分離することで、パワー系回路、アナログ回路、デジタル回路の基準電位を、互いの干渉を低減して安定化することができる。

本発明の一態様では、前記パワー接地電源パターンは、前記共振コンデンサ及び前記第１，第２の送電ドライバが搭載される領域の対向裏面である前記非実装面の領域から、前記制御ＩＣを挟んで前記幅狭パターンとは逆側の領域の対向裏面である前記非実装面の領域を経て、前記第３基板辺に設けた接地端子に接続することができる。

こうして、パワー接地電源パターンからアナログ接地電源パターンを分離することができる。

本発明の一態様では、前記基板の実装面上に設けられ、前記制御ＩＣの第１辺に設けられた端子と接続される発振器を、前記第１，第２の送信ドライバと前記制御ＩＣの前記第１辺との間に設けることができる。

発振器はパワー系回路の駆動周波数の元になる基準周波数を発振するものであり、パワー系回路に近づけても比較的問題が少ない可能性がある。

さらに、前記発振器は、前記制御ＩＣの前記第１辺及び前記第３辺が交わる第１の隅部側に配置されることが好ましい。こうすると、前記制御ＩＣの前記第２辺及び前記第４辺が交わる第２の隅部側には配置された電源部品と前記発振器とが、前記制御ＩＣを挟んで対峙する。これにより、電源部品や、電源部品から制御ＩＣに供給される電源に対して、発振器が及ぼすノイズなどの悪影響を低減できる。

本発明の一態様では、前記一次コイルの温度を検出する第１のサーミスタと、環境温度を検出する第２のサーミスタとがさらに設けられ、前記制御ＩＣは、前記第１のサーミスタからの前記一次コイルの温度と、前記第２のサーミスタからの環境温度との温度差を求める温度検出回路を含むことができる。

一次コイルの温度は、例えば一次・二次コイル間に金属異物などが存在すると高温となり、環境温度と比較することで送電異常を検出することができる。

本発明の一態様では、前記一次コイルの温度を検出する第１のサーミスタと、環境温度を検出する第２のサーミスタとがさらに設けられ、前記制御ＩＣは、前記第１のサーミスタからの前記一次コイルの温度と、前記第２のサーミスタからの環境温度との温度差を求めることで、前記共振コンデンサのｔａｎδの異常を検出する温度検出回路を含むことができる。つまり、一次コイルに異常電流が流れることで発熱する共振コンデンサの異常を、そのｔａｎδの異常に基づいて検出できる。

本発明の一態様では、上述した温度検出によって異常が検出された時に、前記第１，第２の送電ドライバによる送電を停止させる制御回路を含むことができる。これにより、一次コイルと対向して金属等の異物が配置された際に、一次コイルへの送電を停止することができ、安全性が高まる。

本発明の他の態様は、上述した送電装置を含む電子機器を定義している。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．電子機器
図１（Ａ）に本実施形態の無接点電力伝送手法が適用される電子機器の例を示す。電子機器の１つである充電器５００（クレードル）は送電装置１０を有する。また電子機器の１つである携帯電話機５１０は受電装置４０を有する。また携帯電話機５１０は、ＬＣＤなどの表示部５１２、ボタン等で構成される操作部５１４、マイク５１６（音入力部）、スピーカ５１８（音出力部）、アンテナ５２０を有する。

充電器５００にはＡＣアダプタ５０２を介して電力が供給され、この電力が、無接点電力伝送により送電装置１０から受電装置４０に送電される。これにより、携帯電話機５１０のバッテリを充電したり、携帯電話機５１０内のデバイスを動作させることができる。

なお本実施形態が適用される電子機器は携帯電話機５１０に限定されない。例えば腕時計、コードレス電話器、シェーバー、電動歯ブラシ、リストコンピュータ、ハンディターミナル、携帯情報端末、或いは電動自転車などの種々の電子機器に適用できる。

図１（Ｂ）に模式的に示すように、送電装置１０から受電装置４０への電力伝送は、送電装置１０側に設けられた一次コイルＬ１（送電コイル）と、受電装置４０側に設けられた二次コイルＬ２（受電コイル）を電磁的に結合させて電力伝送トランスを形成することで実現される。これにより非接触での電力伝送が可能になる。

２．送電装置、受電装置
図２に本実施形態の送電装置１０、送電制御装置２０、受電装置４０、受電制御装置５０の構成例を示す。図１（Ａ）の充電器５００などの送電側の電子機器は、少なくとも図２の送電装置１０を含む。また携帯電話機５１０などの受電側の電子機器は、少なくとも受電装置４０と負荷９０（本負荷）を含む。そして図２の構成により、一次コイルＬ１と二次コイルＬ２を電磁的に結合させて送電装置１０から受電装置４０に対して電力を伝送し、受電装置４０の電圧出力ノードＮＢ７から負荷９０に対して電力（電圧ＶＯＵＴ）を供給する無接点電力伝送（非接触電力伝送）システムが実現される。

送電装置１０（送電モジュール、一次モジュール）は、一次コイルＬ１、送電部１２、電圧検出回路１４、表示部１６、送電制御装置２０を含むことができる。なお送電装置１０や送電制御装置２０は図２の構成に限定されず、その構成要素の一部（例えば表示部、電圧検出回路）を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。

送電部１２は、電力伝送時には所定周波数の交流電圧を生成し、データ転送時にはデータに応じて周波数が異なる交流電圧を生成して、一次コイルＬ１に供給する。具体的には図３（Ａ）に示すように、例えばデータ「１」を受電装置４０に対して送信する場合には、周波数ｆ１の交流電圧を生成し、データ「０」を送信する場合には、周波数ｆ２の交流電圧を生成する。この送電部１２は、一次コイルＬ１の一端を駆動する第１の送電ドライバと、一次コイルＬ１の他端を駆動する第２の送電ドライバと、一次コイルＬ１と共に共振回路を構成する少なくとも１つのコンデンサを含むことができる。

そして送電部１２が含む第１、第２の送電ドライバの各々は、例えばパワーＭＯＳトランジスタにより構成されるインバータ回路（バッファ回路）であり、送電制御装置２０のドライバ制御回路２６により制御される。

一次コイルＬ１（送電側コイル）は、二次コイルＬ２（受電側コイル）と電磁結合して電力伝送用トランスを形成する。例えば電力伝送が必要なときには、図１（Ａ）、図１（Ｂ）に示すように、充電器５００の上に携帯電話機５１０を置き、一次コイルＬ１の磁束が二次コイルＬ２を通るような状態にする。一方、電力伝送が不要なときには、充電器５００と携帯電話機５１０を物理的に離して、一次コイルＬ１の磁束が二次コイルＬ２を通らないような状態にする。

電圧検出回路１４は一次コイルＬ１の誘起電圧を検出する回路であり、例えば抵抗ＲＡ１、ＲＡ２や、ＲＡ１とＲＡ２の接続ノードＮＡ３とＧＮＤ（広義には第１の電源）との間に設けられるダイオードＤＡ１を含む。

この電圧検出回路１４は、一次コイルＬ１のコイル端電圧信号の半波整流回路として機能する。そして、一次コイルＬ１のコイル端電圧を抵抗ＲＡ１、ＲＡ２で分圧することで得られた信号ＰＨＩＮ（誘起電圧信号、半波整流信号）が、送電制御装置２０の波形検出回路２８（振幅検出回路、パルス幅検出回路）に入力される。即ち抵抗ＲＡ１、ＲＡ２は電圧分割回路（抵抗分割回路）を構成し、その電圧分割ノードＮＡ３から信号ＰＨＩＮが出力される。

表示部１６は、無接点電力伝送システムの各種状態（電力伝送中、ＩＤ認証等）を、色や画像などを用いて表示するものであり、例えばＬＥＤやＬＣＤなどにより実現される。

送電制御装置２０は、送電装置１０の各種制御を行う装置であり、集積回路装置（制御ＩＣ）などにより実現できる。この送電制御装置２０は、制御回路２２（送電側）、発振回路２４、ドライバ制御回路２６、波形検出回路２８、温度検出回路（ｔａｎδ検出回路）３８を含むことができる。

制御回路２２（制御部）は送電装置１０や送電制御装置２０の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路２２は、電力伝送、負荷検出、周波数変調、異物検出、或いは着脱検出などに必要な各種のシーケンス制御や判定処理を行う。

発振回路２４は例えば水晶発振回路により構成され、外部の発振器２０６（図８及び図９参照）からの基準クロックに基づいて一次側のクロックを生成する。ドライバ制御回路２６は、発振回路２４で生成されたクロックや制御回路２２からの周波数設定信号などに基づいて、所望の周波数の制御信号を生成し、送電部１２の第１、第２の送電ドライバに出力して、第１、第２の送電ドライバを制御する。

波形検出回路２８は、一次コイルＬ１の一端の誘起電圧に相当する信号ＰＨＩＮの波形をモニタし、二次側（受電装置側）の負荷変動を検出する。これにより、データ（負荷）検出、異物（金属）検出、着脱（取り外し）検出等が可能になる。具体的には波形検出回路２８（振幅検出回路）は、一次コイルＬ１の一端の誘起電圧に相当する誘起電圧信号ＰＨＩＮの振幅情報（ピーク電圧、振幅電圧、実効電圧）を検出する。

例えば受電装置４０の負荷変調部４６が、送電装置１０に対してデータを送信するための負荷変調を行うと、一次コイルＬ１の誘起電圧の信号波形が図３（Ｂ）のように変化する。具体的には、データ「０」を送信するために負荷変調部４６が負荷を低くすると、信号波形の振幅（ピーク電圧）が小さくなり、データ「１」を送信するために負荷を高くすると、信号波形の振幅が大きくなる。従って、波形検出回路２８は、誘起電圧の信号波形のピークホールド処理などを行って、ピーク電圧がしきい値電圧を超えたか否かを判断することで、受電装置４０からのデータが「０」なのか「１」なのかを判断できる。

なお波形検出回路２８による負荷変動の検出手法は図３（Ａ）、図３（Ｂ）の手法に限定されず、受電側の負荷が高くなったか低くなったかを、ピーク電圧以外の物理量を用いて判断してもよい。例えば波形検出回路２８（パルス幅検出回路）は、一次コイルＬ１の誘起電圧信号ＰＨＩＮのパルス幅情報（コイル端電圧波形が所与の設定電圧以上になるパルス幅期間）を検出してもよい。具体的には波形検出回路２８は、信号ＰＨＩＮの波形整形信号を生成する波形整形回路からの波形整形信号と、ドライバ制御回路２６に駆動クロックを供給する駆動クロック生成回路からの駆動クロックを受ける。そして波形整形信号のパルス幅情報を検出することで、誘起電圧信号ＰＨＩＮのパルス幅情報を検出し、負荷変動を検出してもよい。

ｔａｎδ検出回路（温度検出回路）３８は、無接点電力伝送に使用されるコンデンサのｔａｎδの異常（不良）を検出する。このコンデンサは、例えばその一端が送電部１２の送電ドライバの出力に電気的に接続され、一次コイルＬ１と共に共振回路（直列共振回路）を構成するコンデンサである。制御回路２２は、コンデンサのｔａｎδの異常が検出された場合に、送電部１２の送電ドライバによる送電を停止させる制御を行う。具体的にはｔａｎδ検出回路３８は、コンデンサ温度と周囲温度との温度差を求めることで、コンデンサのｔａｎδの異常を検出する。そして制御回路２２は、コンデンサ温度と周囲温度との温度差が所与の温度差を超えたと判断した場合に、一次側から二次側への送電を停止させる。或いはコンデンサ温度が所与の温度を超えた場合に、一次側から二次側への送電を停止させてもよい。

ｔａｎδ検出回路３８に代えて、あるいはこれに追加して、他の温度検出回路を設けることができる。この温度検出回路は、一次コイルＬ１の温度と環境温度とを比較することで、一次コイルＬ１の温度異常を検出するものである。この場合にも、一次コイル温度と周囲温度との温度差が所与の温度差を超えたと判断した場合に、一次側から二次側への送電を停止させることができる。

受電装置４０（受電モジュール、二次モジュール）は、二次コイルＬ２、受電部である受電回路４２、負荷変調部４６、給電制御部４８、受電制御装置５０を含むことができる。なお受電装置４０や受電制御装置５０は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したり、接続関係を変更するなどの種々の変形実施が可能である。

受電回路４２は、二次コイルＬ２の交流の誘起電圧を直流電圧に変換する。この変換は受電回路４２が有する整流回路４３により行われる。この整流回路４３は、ダイオードＤＢ１〜ＤＢ４を含む。ダイオードＤＢ１は、二次コイルＬ２の一端のノードＮＢ１と直流電圧ＶＤＣの生成ノードＮＢ３との間に設けられ、ＤＢ２は、ノードＮＢ３と二次コイルＬ２の他端のノードＮＢ２との間に設けられ、ＤＢ３は、ノードＮＢ２とＶＳＳのノードＮＢ４との間に設けられ、ＤＢ４は、ノードＮＢ４とＮＢ１との間に設けられる。

受電回路４２の抵抗ＲＢ１、ＲＢ２はノードＮＢ１とＮＢ４との間に設けられる。そしてノードＮＢ１、ＮＢ４間の電圧を抵抗ＲＢ１、ＲＢ２により分圧することで得られた信号ＣＣＭＰＩが、受電制御装置５０の周波数検出回路６０に入力される。

受電回路４２のコンデンサＣＢ１及び抵抗ＲＢ４、ＲＢ５は、直流電圧ＶＤＣのノードＮＢ３とＶＳＳのノードＮＢ４との間に設けられる。そしてノードＮＢ３、ＮＢ４間の電圧を抵抗ＲＢ４、ＲＢ５により分圧することで得られた信号ＡＤＩＮが、受電制御装置５０の位置検出回路５６に入力される。

負荷変調部４６は負荷変調処理を行う。具体的には受電装置４０から送電装置１０に所望のデータを送信する場合に、送信データに応じて負荷変調部４６（二次側）での負荷を可変に変化させて、図３（Ｂ）に示すように一次コイルＬ１の誘起電圧の信号波形を変化させる。このために負荷変調部４６は、ノードＮＢ３、ＮＢ４の間に直列に設けられた抵抗ＲＢ３、トランジスタＴＢ３（Ｎ型のＣＭＯＳトランジスタ）を含む。このトランジスタＴＢ３は受電制御装置５０の制御回路５２からの信号Ｐ３Ｑによりオン・オフ制御される。そしてトランジスタＴＢ３をオン・オフ制御して負荷変調を行う際には、給電制御部４８のトランジスタＴＢ１、ＴＢ２はオフにされ、負荷９０が受電装置４０に電気的に接続されない状態になる。

例えば図３（Ｂ）のように、データ「０」を送信するために二次側を低負荷（インピーダンス大）にする場合には、信号Ｐ３ＱがＬレベルになってトランジスタＴＢ３がオフになる。これにより負荷変調部４６の負荷はほぼ無限大（無負荷）になる。一方、データ「１」を送信するために二次側を高負荷（インピーダンス小）にする場合には、信号Ｐ３ＱがＨレベルになってトランジスタＴＢ３がオンになる。これにより負荷変調部４６の負荷は、抵抗ＲＢ３（高負荷）になる。

給電制御部４８は負荷９０への電力の給電を制御する。レギュレータ４９は、整流回路４３での変換で得られた直流電圧ＶＤＣの電圧レベルを調整して、電源電圧ＶＤ５（例えば５Ｖ）を生成する。受電制御装置５０は、例えばこの電源電圧ＶＤ５が供給されて動作する。

トランジスタＴＢ２（Ｐ型のＣＭＯＳトランジスタ）は、受電制御装置５０の制御回路５２からの信号Ｐ１Ｑにより制御される。具体的にはトランジスタＴＢ２は、ＩＤ認証が完了（確立）して通常の電力伝送を行う場合にはオンになり、負荷変調の場合等にはオフになる。

トランジスタＴＢ１（Ｐ型のＣＭＯＳトランジスタ）は、出力保証回路５４からの信号Ｐ４Ｑにより制御される。具体的には、ＩＤ認証が完了して通常の電力伝送を行う場合にはオンになる。一方、ＡＣアダプタの接続が検出されたり、電源電圧ＶＤ５が受電制御装置５０（制御回路５２）の動作下限電圧よりも小さい場合等に、オフになる。

受電制御装置５０は、受電装置４０の各種制御を行う装置であり、集積回路装置（ＩＣ）などにより実現できる。この受電制御装置５０は、二次コイルＬ２の誘起電圧から生成される電源電圧ＶＤ５により動作することができる。また受電制御装置５０は、制御回路５２（受電側）、出力保証回路５４、位置検出回路５６、発振回路５８、周波数検出回路６０、満充電検出回路６２を含むことができる。

制御回路５２（制御部）は受電装置４０や受電制御装置５０の制御を行うものであり、例えばゲートアレイやマイクロコンピュータなどにより実現できる。具体的には制御回路５２は、ＩＤ認証、位置検出、周波数検出、負荷変調、或いは満充電検出などに必要な各種のシーケンス制御や判定処理を行う。

出力保証回路５４は、低電圧時（０Ｖ時）の受電装置４０の出力を保証する回路であり、電圧出力ノードＮＢ７から受電装置４０側への電流の逆流を防止する。

位置検出回路５６は、二次コイルＬ２の誘起電圧の波形に相当する信号ＡＤＩＮの波形を監視して、一次コイルＬ１と二次コイルＬ２の位置関係が適正であるかを判断する。具体的には信号ＡＤＩＮをコンパレータで２値に変換して、位置関係が適正であるか否かを判断する。

発振回路５８は、例えばＣＲ発振回路により構成され、二次側のクロックを生成する。周波数検出回路６０は、信号ＣＣＭＰＩの周波数（ｆ１、ｆ２）を検出して、図３（Ａ）に示すように、送電装置１０からの送信データが「１」なのか「０」なのかを判断する。

満充電検出回路６２（充電検出回路）は、負荷９０のバッテリ９４（二次電池）が、満充電状態（充電状態）になったか否かを検出する回路である。

負荷９０は、バッテリ９４の充電制御等を行う充電制御装置９２を含む。この充電制御装置９２（充電制御ＩＣ）は集積回路装置などにより実現できる。なお、スマートバッテリのように、バッテリ９４自体に充電制御装置９２の機能を持たせてもよい。

３．ｔａｎδの異常検出
図４に本実施形態の送電制御装置２０の具体的な構成例を示す。図４においてドライバ制御回路２６は、ドライバ制御信号を生成して、一次コイルＬ１を駆動する第１、第２の送電ドライバＤＲ１、ＤＲ２に対して出力する。送電ドライバＤＲ１の出力と一次コイルＬ１の間にはコンデンサＣ１が設けられ、送電ドライバＤＲ２の出力と一次コイルＬ１の間にはコンデンサＣ２が設けられる。そしてコンデンサＣ１、Ｃ２と一次コイルＬ１により直列共振回路が構成される。なお、共振回路の構成は図４に限定されず、例えばコンデンサＣ１、Ｃ２のいずれか一方を省略してもよい。

ｔａｎδ検出回路３８（温度測定回路）は、コンデンサＣ１やＣ２のｔａｎδの異常（不良）を検出する。なおコンデンサＣ１、Ｃ２の両方のｔａｎδの異常を検出してもよいし、一方のみのｔａｎδの異常を検出してもよい。制御回路２２は、このようなｔａｎδの異常が検出された場合に、送電ドライバＤＲ１、ＤＲ２による送電を停止させる制御を行う。具体的には例えば制御回路２２がドライバ制御回路２６に対して駆動停止信号を出力し、ドライバ制御回路２６が送電ドライバＤＲ１、ＤＲ２へのドライバ制御信号の出力を停止する。或いはドライバ制御信号２６がドライバ制御信号を生成するために使用する駆動クロックを停止する。これにより送電ドライバＤＲ１、ＤＲ２による一次コイルＬ１の駆動が停止し、無接点電力伝送による送電が停止する。

例えば理想的なコンデンサに流れる正弦波の電流の位相は、電圧の位相に対して９０度ずれるが、現実のコンデンサでは、寄生抵抗等に起因する誘電体損失により、この位相のずれは角度δだけ小さくなる。即ち図５（Ａ）に示すように、現実のコンデンサは、理想的なコンデンサのインピーダンス（−ｊＺｃ、Ｚｃ＝１／２πｆｃ）に対してＺｃ×ｔａｎδに相当する損失があると考えられ、この損失によりコンデンサが発熱する。このｔａｎδは誘電正接と呼ばれ、コンデンサの性能を表す重要なパラメータとなっている。

図５（Ｂ）にコンデンサのｔａｎδの測定値を示す。Ｂ１は正常品の測定値であり、Ｂ２、Ｂ３は異常品の測定値である。Ｂ１の正常品では周波数が高くなった時のｔａｎδの上昇は少ないが、Ｂ２、Ｂ３の異常品では周波数が高くなった時にｔａｎδも大きく上昇する。例えば回路基板への実装前には正常であったコンデンサも、実装時のハンダの熱等が原因でｔａｎδが異常になる場合がある。

図４の送電ドライバＤＲ１、ＤＲ２は、例えば１００ＫＨｚ〜５００ＫＨｚというような高い駆動周波数（交流周波数）で一次コイルＬ１を駆動する。一次コイルＬ１や共振コンデンサＣ１、Ｃ２には交流でかつ数百ｍＡ〜１Ａ程度の大電流（他は数十ｍＡの小電流である）が流れる。従ってコンデンサのｔａｎδに異常があると、誘電損失による発熱が生じ、コンデンサＣ１、Ｃ２が破壊するおそれがある。

この場合、図５（Ｂ）から明らかなように、駆動周波数が低い場合には、コンデンサのｔａｎδに異常があってもそれほど問題は生じない。このため、従来ではこのようなコンデンサのｔａｎδの異常については考慮していなかった。

ところが、無接点電力伝送の効率や安定性を高めたり、低消費電力化を図るためには、駆動周波数を、共振回路の共振周波数からなるべく離して、高い周波数に設定することが望ましいということが判明した。そして駆動周波数が高くなり、例えば１００ＫＨｚ以上になると、コンデンサのｔａｎδに異常があった場合に、コンデンサが発熱して破壊するおそれがある。

そこで、このような事態を防止するために本実施形態では、コンデンサのｔａｎδの異常を検出し、異常が検出された場合には一次側から二次側への送電を停止する手法を採用している。例えばコンデンサ温度と周囲温度との温度差が高くなった場合やコンデンサ温度が高くなった場合に、異常が検出されたと判断して送電を停止する。

具体的には図４において温度検出部１５は、基準抵抗Ｒ０と、コンデンサ温度測定用のサーミスタ（第１のサーミスタ）ＲＴ１と、周囲温度測定用のサーミスタ（第２のサーミスタ）ＲＴ２を含む。サーミスタＲＴ１はコンデンサＣ１やＣ２の近くに配置され、サーミスタＲＴ２はコンデンサＣ１やＣ２から距離が離れた位置に配置される。例えば、基準抵抗Ｒ０、サーミスタＲＴ１、ＲＴ２は、送電制御装置２０のＩＣが実装される回路基板に外付け部品として実装される。そしてサーミスタＲＴ１はコンデンサＣ１やＣ２の近くに実装され、サーミスタＲＴ２はコンデンサＣ１やＣ２から離れた位置に実装される。なおサーミスタは、温度変化に対して電気抵抗の変化の大きい抵抗体である。

ｔａｎδ検出回路３８は、ＲＦコンバージョン（抵抗−周波数変換）方式で温度を測定する。具体的には基準抵抗Ｒ０とコンデンサ温度測定用サーミスタＲＴ１との抵抗比情報である第１の抵抗比情報（基準計測時間内の第１のカウント値、ＣＲ発振時間）を求めることで、コンデンサ温度を測定する。また基準抵抗Ｒ０と周囲温度測定用サーミスタＲＴ２との抵抗比情報である第２の抵抗比情報（基準計測時間内の第２のカウント値、ＣＲ発振時間）を求めることで、周囲温度を測定する。そして測定されたコンデンサ温度と周囲温度との温度差を求めることで、コンデンサのｔａｎδの異常を検出する。

即ちサーミスタＲＴ１、ＲＴ２は例えば負の温度係数を有し、温度が上昇するとその抵抗値が減少する。従って、基準抵抗Ｒ０とサーミスタＲＴ１との第１の抵抗比情報や、基準抵抗Ｒ０とサーミスタＲＴ２の第２の抵抗比情報を求めることで、コンデンサ温度や周囲温度を測定できる。そしてこのように基準抵抗Ｒ０とサーミスタＲＴ１、ＲＴ２との抵抗比で温度を測定すれば、基準キャパシタＣ０の容量値や電源電圧等が変動した場合にも、この変動を吸収することができ、温度測定の精度を高めることができる。なお、上述したサーミスタの構成は、一次コイルＬ１の温度を検出する素子にも同様に適用できる。

また、コンデンサ温度のみに基づいてコンデンサのｔａｎδの異常を検出しようとすると、たまたま周囲温度が低いため、コンデンサ温度が高くならず、ｔａｎδの異常を検出できないおそれがある。例えば周囲温度が５℃で、コンデンサ温度が３０℃である場合には、コンデンサにおいて２５℃の発熱が発生しているのにもかかわらず、ｔａｎδの異常を検出できない。従って、ｔａｎδの異常を内在するコンデンサが看過されてしまう。

この点、図４では、コンデンサ温度と周囲温度との温度差に基づいて、ｔａｎδの異常が検出される。例えば周囲温度（環境温度）が５℃で、コンデンサ温度が３０℃である場合にも、温度差が２５℃であるため、ｔａｎδの異常であると検出される。従って、ｔａｎδの異常によるコンデンサの発熱を、周囲環境の温度に依存せずに、早期且つ確実に発見することができ、信頼性を向上できる。なお、この周囲温度に基づく温度検出方法は、一次コイルＬ１の温度を検出する場合にも同様に適用できる。

ｔａｎδ検出回路３８は、抵抗比情報を温度に変換するための変換テーブル３８Ａを有する。この変換テーブル３８Ａは例えばＲＯＭ等のメモリにより実現できる。なお変換テーブル３８Ａを組み合わせ回路等により実現してもよい。

そしてｔａｎδ検出回路３８は、変換テーブル３８Ａと第１の抵抗比情報とに基づいて、コンデンサ温度を求め、変換テーブル３８Ａと第２の抵抗比情報とに基づいて、周囲温度を求める。即ちｔａｎδ検出回路３８は、例えば変換テーブル３８Ａから、抵抗比情報を温度に変換するための変換情報を読み出し、この変換情報に基づいて、第１の抵抗比情報（第１のカウント値）をコンデンサ温度に変換したり、第２の抵抗比情報（第２のカウント値）を周囲温度に変換する。

更に具体的には変換テーブル３８Ａは、このような変換情報として、温度の１０の位（１０℃刻みの温度）を求めるための第１の変換情報（ＣＮ）と、温度の１の位（１℃刻みの温度）を求めるための第２の変換情報（ＡＮ）を記憶する。

そしてｔａｎδ検出回路３８は、第１の抵抗比情報（第１のカウント値）に対応する温度の１０の位を、変換テーブル３８Ａの第１の変換情報に基づき特定する。そして第１の抵抗比情報に対応する温度の１の位を、変換テーブル３８Ａの第２の変換情報を用いた線形補間（補間演算）により求めることで、第１の抵抗比情報（第１のカウント値）をコンデンサ温度のデータに変換する。

またｔａｎδ検出回路３８は、第２の抵抗比情報（第２のカウント値）に対応する温度の１０の位を、変換テーブル３８Ａの第１の変換情報に基づき特定する。そして第２の抵抗比情報に対応する温度の１の位を、変換テーブル３８Ａの第２の変換情報を用いた線形補間（補間演算）により求めることで、第２の抵抗比情報（第２のカウント値）を周囲温度のデータに変換する。

このような変換テーブル３８Ａを用いれば、温度−サーミスタ抵抗値の変換特性が線形特性ではない場合にも、測定温度範囲を分割する複数の温度範囲の各温度範囲内の特性を、擬似的な線形特性とみなして、線形補間による変換処理を行うことが可能になる。これにより、ｔａｎδ検出回路３８の小規模化や処理の簡素化を図れる。また各温度範囲内で線形補間を行えば、例えば−３０℃〜１２０℃といような広い温度範囲での温度変換処理を実現できる。これにより、広い測定温度範囲においてｔａｎδの異常を検出でき、信頼性を向上できる。

４．制御ＩＣ
図６の制御ＩＣ１００は、図２に示す発振回路２４、波形検出回路２８、温度検出回路３８の他、デジタル電源調整回路３０、アナログ電源調整回路３２、リセット回路３９、制御ロジック回路１１０、アナログ回路１２０及びロジック回路１３０を有する。

制御ロジック回路１１０は、図２に示す送電側制御回路２２及びドライバ制御回路２６を内蔵している。制御ロジック回路１１０は、ＮＡＮＤ、ＮＯＲ、インバータ、Ｄフリップフロップなどの論理セルを有し、デジタル電源調整回路３０により調整されたデジタル電源ＶＤＤ３が供給されて動作する回路である。この制御ロジック回路１１０は、例えばゲートアレイやマイクロコンピュータなどにより実現でき、各種のシーケンス制御や判定処理を行う。制御回路１１０は、制御ＩＣ１００全体の制御を行う。

デジタル電源調整回路３０（デジタル電源レギュレータ、デジタル用定電圧生成回路）は、デジタル電源（デジタル電源電圧、ロジック電源電圧）の調整（レギュレーション）を行う。具体的には例えば外部から入力された５Ｖのデジタル用の電源ＶＤＤ５の電圧を調整して、例えば３Ｖの安定した電位のデジタル電源ＶＤＤ３の電圧を出力する。

アナログ電源調整回路３２（アナログ電源レギュレータ、アナログ用定電圧生成回路）は、アナログ電源（アナログ電源電圧）の調整（レギュレーション）を行う。具体的には例えば外部から入力された５Ｖのアナログ用の電源ＶＤ５Ａの電圧を調整して、例えば４．５Ｖの安定した電位のアナログ電源ＶＤ４５Ａの電圧を出力する。

デジタル電源調整回路３０、アナログ電源調整回路３２としては例えば公知のシリーズレギュレータを採用できる。このシリーズレギュレータは、例えば、高電位側電源とその出力ノードとの間に設けられた駆動トランジスタと、その出力ノードと低電位側電源との間に設けられ、出力電圧を抵抗分割する電圧分割回路と、その第１の入力端子（例えば非反転入力端子）に基準電圧が入力され、その第２の入力端子（例えば反転入力端子）に電圧分割回路からの抵抗分割電圧が入力され、その出力端子が駆動トランジスタのゲートに接続されるオペアンプなどを含むことができる。なおアナログ電源調整回路３２は、アナログＧＮＤを生成してアナログ回路１２０に供給する回路であってもよい。

リセット回路３９は、リセット信号を生成して集積回路装置の各回路に出力する。具体的にはリセット回路３９は、外部からの電源の電圧や、デジタル電源調整回路３０により調整されたデジタル電源（ロジック電源）の電圧や、アナログ電源調整回路３２により調整されたアナログ電源の電圧を監視する。そしてこれらの電源の電圧が適正に立ち上がった場合に、リセット信号を解除し、集積回路装置の各回路の動作を開始させ、いわゆるパワーオンリセットを実現する。

アナログ回路１２０は、コンパレータやオペアンプなどを有し、アナログ電源調整回路３２により調整されたアナログ電源ＶＤ４５Ａが供給されて動作する回路である。具体的にはアナログ回路１２０は、１又は複数のコンパレータや１又は複数のオペアンプを用いたアナログ処理を行う。更に具体的にはアナログ回路１２０は、振幅検出（ピーク検出）、パルス幅検出、位相検出又は周波数検出などの各種の検出処理を行う検出回路、アナログ電圧を用いた判定処理を行う判定回路、アナログ信号の増幅処理を行う増幅回路、カレントミラー回路、或いはアナログ電圧をデジタル電圧に変換するＡ／Ｄ変換回路などを含むことができる。この他、デジタル処理を実施するロジック回路１３０が設けられている。

この制御ＩＣ１００は四角形に形成され、第１辺ＳＤ１、第２辺ＳＤ２、第３辺ＳＤ３、第４辺ＳＤ４を有する。

制御ＩＣ１００には、プリドライバＰＲ１、ＰＲ２、ＰＲ３、ＰＲ４が設けられている。図６では制御ＩＣ１００の第１辺ＳＤ１に沿ってプリドライバＰＲ１、ＰＲ２が配置され、第１辺ＳＤ１に隣接する第２辺ＳＤ２に沿ってプリドライバＰＲ３、ＰＲ４が設けられている。なお、プリドライバＰＲ１、ＰＲ２、ＰＲ３、ＰＲ４は、相補型トランジスタ（ＴＰ１，ＴＮ１），（ＴＰ２，ＴＮ２），（ＴＰ３，ＴＮ３），（ＴＰ４，ＴＮ４）にて形成されている。

例えば図７において、制御ＩＣ１００の外部には、第１の送信ドライバＤＲ１が設けられている。この第１の送信ドライバＤＲ１は、外付け部品であるＮ型パワーＭＯＳトランジスタＰＴＮ１（広義にはＮ型トランジスタ、Ｎ型ＭＯＳトランジスタ）とＰ型パワーＭＯＳトランジスタＰＴＰ１（広義にはＰ型トランジスタ、Ｐ型ＭＯＳトランジスタ）により構成される。この第１の送信ドライバＤＲ１としては、無接点電力伝送において一次コイルを駆動する送電ドライバや、モータを駆動するモータドライバなどの様々なドライバが考えられる。

プリドライバＰＲ１は、第１の送信ドライバＤＲ１のＮ型パワーＭＯＳトランジスタＰＴＮ１を駆動する。具体的にはプリドライバＰＲ１としては、Ｎ型トランジスタ及びＰ型トランジスタにより構成されるインバータ回路を用いることができる。そしてプリドライバＰＲ１のドライバ制御信号ＤＮ１が、出力パッドを介してＮ型パワーＭＯＳトランジスタＰＴＮ１のゲートに入力され、トランジスタＰＴＮ１のオン・オフ制御が行われる。

プリドライバＰＲ２は、第１の送信ドライバＤＲ１のＰ型パワーＭＯＳトランジスタＰＴＰ１を駆動する。具体的には、プリドライバＰＲ２としては、Ｎ型トランジスタ及びＰ型トランジスタにより構成されるインバータ回路を用いることができる。そしてプリドライバＰＲ２のドライバ制御信号ＤＰ１が、出力パッドを介してＰ型パワーＭＯＳトランジスタＰＴＰ１のゲートに入力され、トランジスタＰＴＰ１のオン・オフ制御が行われる。

この場合に、ドライバ制御信号ＤＮ１、ＤＰ１は、アクティブになる期間が互いにオーバラップしないノン・オーバラップ信号になっており、これにより、高電位側電源からトランジスタを介して低電位側電源に貫通電流が流れるのを防止できる。

なお、プリドライバＰＲ３，ＰＲ４は、図７に示す第２の送信ドライバＤＲ２を構成するトランジスタＰＴＮ２，ＰＴＰ２をドライバ制御信号ＤＮ２，ＤＰ２で駆動するもので、プリドライバＰＲ１，ＰＲ２と同様に動作する。

図７において、第１，第２の送信ドライバＤＲ１，ＤＲ２の各ノードＮ１，Ｎ２は、共振コンデンサＣ１，Ｃ２を介して、一次コイルＬ１の両端に接続されている。なお、共振コンデンサＣ１，Ｃ２は、一次コイルとともに直列共振回路を構成するもので、コンデンサＣ１，Ｃ２のいずれか一方のみを設けても良い。

また、第１の送信ドライバＤＲ１を構成するＰ型パワーＭＯＳトランジスタＰＴＰ１及びＮ型パワーＭＯＳトランジスタＰＴＮ１は、パワー電源電位ＰＶＤＤとパワー接地電源電位ＰＶＳＳとの間に直列接続されている。同様に、第２の送信ドライバＤＲ２を構成するＰ型パワーＭＯＳトランジスタＰＴＰ２及びＮ型パワーＭＯＳトランジスタＰＴＮ２は、パワー電源電位ＰＶＤＤとパワー接地電源電位ＰＶＳＳとの間に直列接続されている。従って、第１，第２の送信ドライバＤＲ１，ＤＲ２を駆動制御することで、高周波数のアナログ大電流が、一次コイルＬ１、第１，第２の共振コンデンサＣ１，Ｃ２及び第１，第２の送信ドライバＤＲ１，ＤＲ２（パワー系回路）に交流的に流れることが分かる。

なお、図６に示す制御ＩＣ１００の第１辺ＳＤ１〜第４辺ＳＤ４には各種の端子が設けられているが、ドライバ制御信号ＤＮ１，ＤＰ１の出力端子は第１辺ＳＤ１に、ドライバ制御信号ＤＮ２，ＤＰ２の出力端子は第２辺ＳＤ２に設けられている。また、発振回路２４に接続された端子は第２辺ＳＤ２に設けられ、波形検出回路２８に入力される誘起電圧信号ＰＨＩＮの入力端子は第３辺ＳＤ３に設けられている。さらに、温度検出回路３８に入力される温度検出信号は、第４辺ＳＤ４に設けられている。

５．コイルユニットの構造
図１に示すコイルユニット１０の構成として、図８及び図９（Ａ）（Ｂ）を参照して説明する。

図８はコイルユニット１０の分解組立斜視図、図９（Ａ）はコイルユニット１０を表面側から見た斜視図、図９（Ｂ）はコイルユニット１０を裏面側から見た斜視図である。

図８において、コイルユニット１０の基本的構成として、伝送面４３１及び非伝送面４３２を有する平面状コイル（一次コイルＬ１）４３０と、平面状コイル４３０の非伝送面４３２側に設けられた磁性シート４４０と、磁性シートが平面状コイル４３０と面する側とは逆側の面に積層された放熱／磁気シールド板４５０を含む。

平面状コイル４３０は、平面的な空芯コイルであれば特に限定されないが、たとえば、単芯または多芯の被覆コイル線を平面上で巻回したコイルを適用することができる。本実施形態では、平面状コイル４３０は中心に空芯部４３３を有する。また、平面状コイル４３０はスパイラルの内端に接続された内端引き出し線４３４と、スパイラル外端に接続された外端引き出し線４３５とを含む。本実施形態では、内端引き出し線４３４は平面状コイル４３０の非伝送面４３２を経由して半径方向外側に引き出されている。こうすると、平面状コイル４３０の伝送面４３１側がフラットになり、無接点電力伝送する際に一次・二次コイルを近接配置しやすくなる。

平面状コイル４３０の非伝送面４３２側に配置される磁性シート４４０は、平面状コイル４３０を覆うに充分な大きさにて形成されている。この磁性シート４４０は、平面状コイル４３０からの磁束を受ける働きをし、平面状コイル４３０のインダクタンスを上げる機能を有する。磁性シート４４０の材質としては、軟磁性材が好ましく、フェライト軟磁性材や金属軟磁性材を適用することができる。

また、磁性シート４４０が平面状コイル４３０に面する側の逆側には、放熱／磁気シールド板４５０が配置される。この放熱／磁気シールド板４５０の板厚は磁性シート４４０よりも厚い。放熱／磁気シールド板４５０は、放熱板としての機能と、磁性シート４４０が捕捉しきれなかった磁束を吸収して磁気シールドする機能とを併せ持つ。具体的には、放熱／磁気シールド板４５０は、反磁性体、常磁性体及び反強磁性体の総称である非磁性体を用いることができ、アルミニウム、銅を好適に使用できる。

平面状コイル４３０に通電された時の平面状コイル４３０の発熱は、この平面状コイル４３０に積層された磁性シート４４０及び放熱／磁気シールド板４５０の固体熱伝導を用いて放熱される。また、磁性シート４４０が捕捉しきれなかった磁束は、放熱／磁気シールド板４５０にて吸収される。この際、放熱／磁気シールド板４５０は、磁性シート４４０が捕捉しきれなかった磁束により誘導加熱される。しかし、放熱／磁気シールド板４５０は所定の厚さを有することで熱容量が比較的大きく、発熱温度が低い上に、また、放熱／磁気シールド板４５０は、その放熱特性により放熱しやすい。よって、平面状コイル４３０の発熱を効率よく発熱できる。本実施形態では、平面状コイル４３０、磁性シート４４０及び放熱／磁気シールド板４５０のトータル厚さは、１．６５ｍｍ程度に薄くできる。

本実施形態では、平面状コイル４３０と磁性シート４４０との間に、内端引き出し線４３４の太さと実質的に等しいスペーサ部材４６０を有する。このスペーサ部材４６０は平面状コイル４３０とほぼ同一直径の円形に形成され、少なくとも内端引き出し線４３４を避ける位置にスリット４６２を有する。このスペーサ部材４６０は例えば両面接着シートであり、平面状コイル４３０を磁性シート４４０上に接着する。

本実施形態では、平面状コイル４３０の非伝送面４３２側は内端引き出し線４３４の分だけ突出するが、スペーサ部材４６０により平面状コイル４３０の非伝送面４３２側をフラットにして磁性シート４４０と密着させることができる。こうして、伝熱性を維持することができる。

本実施形態では、放熱／磁気シールド板４５０が固定される基板４９０をさらに有する。この場合、放熱／磁気シールド板４５０は基板４９０に放熱する。基板４９０には、平面状コイル４３０の内端及び外端引き出し線４３４，４３５が接続されるコイル接続パッド４９３を有する。

また、磁性シート４４０及び放熱／磁気シールド板４５０の各端部を覆って、磁性シート４４０及び放熱／磁気シールド板４５０を基板４９０の表面４９１に接着固定する保護シート４７０を有する。この際、平面状コイル４３０の内端及び外端引き出し線４３４，４３５は、保護シート４７０上を経由して基板４９０のコイル接続パッド４９３に接続される（図９（Ａ）参照）。保護シート４７０は、平面状コイル４３０を収容する孔部４７１を有する。保護シート４７０は、磁性シート４４０の端部を覆う被覆部材としても機能する。磁性シート４４０の端部は脆く離脱し易いが、被覆部材である保護シート４７０により磁性シート４４０の端部を被覆することで、磁性シート４４０の端部の材料が飛散することを防止できる。この被覆部材は、保護シート４７０に代えて、シリコンなどの封止部材で形成しても良い。

本実施形態では、図９（Ｂ）に示すように、基板４９０の例えば裏面４９２に搭載されて、磁性シート４４０及び放熱／磁気シールド板４５０による固体熱伝導を介して伝熱された平面状コイル４３０の発熱温度を検出する温度検出素子４８０（第１のサーミスタＲＴ０）をさらに有する。一次・二次コイル間に異物などが入りこんで一次側の平面状コイル４３０の温度が周囲温度に比べて異常に高くなったとしても、温度検出素子４８０により、その異常を検知することができる。この温度検出素子４８０により平面状コイル４３０の異常温度を検出した場合には、制御ＩＣ内の制御回路により伝送を中止する制御を実行することができる。これにより、異物などが入りこんで平面状コイル４３０の昇温により放熱／磁気シールド板の温度が異常に高くなった時に、平面状コイル４３０での通電を遮断できる。

なお、図８〜図１３に示す実施形態では、図２に示すような共振コンデンサ（Ｃ１またはＣ２）の温度を検出する第１のサーミスタＲＴ１は設けられていない。この理由は、図８〜図１２に示す実施形態では共振コンデンサＣ２はセラミックコンデンサであり、フィルムコンデンサのように温度上昇し難いからである。このため、図８〜図１３に示す実施形態では、一次コイルＬ１の温度を第１のサーミスタＲＴ０にて測定し、第２のサーミスタＲＴ２により周囲温度を測定し、その温度差から送電異常を検出している。これに加えて上述したｔａｎδ検出回路３８を設けても良いし、あるいはｔａｎδ検出回路３８のみを設けても良い。

図１０は基板４９０の表面４９１の配線パターン図、図１１は基板４９０の裏面４９２の配線パターン図である。図１０及び図１１に示すように、基板４９０の表面４９１及び裏面４９２であって、放熱／磁気シールド板４５０と対向する領域には、ほぼ全面に亘って伝熱用導電パターン４９４Ａ，４９４Ｂが形成されている。基板４９０の表裏面４９１，４９２の各伝熱用導電パターン４９４Ａ，４９４Ｂは、多数のスルーホール４９４Ｃより接続されている。

図１０に示す基板４９０の表面４９１には、放熱／磁気シールド板４５０及び伝熱用導電パターン４９４Ａとは絶縁分離されたサーミスタ配線パターン４９５Ａ，４９５Ｂが形成されている。このサーミスタ配線パターン４９５Ａ，４９５Ｂは、２つのスルーホール４９６Ａ，４９６Ｂを介して、図１１に示す基板１００の裏面１０２に形成されたサーミスタ接続パターン４９７Ａ，４９７Ｂに接続されている。なお、このサーミスタ接続パターン４９７Ａ，４９７Ｂも、伝熱用導電パターン４９４Ｂとは絶縁分離されている。

こうすると、平面状コイル４３０の発熱は、磁性シート４４０、放熱／磁気シールド板４５０、基板４９０の表面４９１側の伝熱用導電パターン４９４Ａ、スルーホール４９４Ｃ及び基板４９０の裏面４９２側の伝熱用導電パターン４９４Ｂの固体熱伝導を介して温度検出素子４０（図１１では省略）に伝熱される。しかも、温度検出素子４８０を基板４９０の裏面４９１に設けることで、温度検出素子４８０は放熱／磁気シールド板４５０とは干渉しない。

６．基板の実装面上での主要部品のレイアウト
送電装置１０の基板４９０の実装面４９２Ａ上に配置される主要部品を図１２に示す。以下、図１０〜図１２において、右向き方向（例えば第１の方向）をＤ１、左向き方向（例えば第２の方向）をＤ２、上向き方向をＤ３、下向き方向をＤ４と定義して、主要部品のレイアウトについて説明する。また、図１０〜図１２において、基板４９０の三辺を、第１基板辺４９０Ａ、第２基板辺４９０Ｂ及び第３基板辺４９０Ｃと称する。

図１０において、一次コイルＬ１の両端がそれぞれ接続されるコイル接続端子２０２，２０４が配置されている。

制御ＩＣ１００は、基板４９０の方向Ｄ４側の実装領域のほぼ中央領域に配置されている。制御ＩＣ１００は、図１２に示すように第１辺ＳＤ１〜第４辺ＳＤ４を有するほぼ正方形に形成され、４辺上に計４８ピンを有する。第１辺ＳＤ１の方向Ｄ３側の端部のピン番号１とし、左回りに昇順して第２辺ＳＤ２の方向Ｄ２の端部をピン番号４８とする。

一次コイルＣＬ１と共に直列共振回路を形成する共振コンデンサとして、共振コンデンサＣ２が設けられている。なお、図４及び図７に示すコンデンサＣ１は図１０〜図１２の実施形態では設けられていない。

コイル接続端子２０２，２０４を介して一次コイルＬ１の両端側より一次コイルＬ１を駆動する第１，第２の送電ドライバＤＲ１，ＤＲ２は、共振コンデンサＣ２と共に、制御ＩＣ１００の第１辺ＳＤ１と平行な基板の一辺４９０Ａと、制御ＩＣ１００との間の領域に配置されている。

環境温度を測定するサーミスタＲＴ２は、制御ＩＣ１００の第４辺ＳＤ４より方向Ｄ１側にシフトさせて配置されている。

発振器Ｘ１は、図６に示す制御ＩＣ１００の発振回路２４に基準クロックを供給するものであり、制御ＩＣ１００の第１辺ＳＤ１と第１，第２の送電ドライバＤＲ１，ＤＲ２との間に配置されている。

７．基板の実装面上での配線パターンのレイアウト
次に、基板４９０の実装面４９２の配線パターンは図１１に示す通りである。図１０に示す非実装面４９１のコイル端子２０２，２０４には、幅広パターン２１０，２２０がそれぞれ接続されている。幅広パターン２１０は、スルーホールを介して図１２に示す第１の送信ドライバＤＲ１に接続されている。幅広パターン２２０は、図１１に示す共振コンデンサＣ２を介して、図１２に示す第２の送信ドライバＤＲ２に接続されている。第２の幅広パターン２２０は、上述した波形検出信号ＰＨＩＮの波形検出配線パターンの一部としても兼用される。

第１の送信ドライバＤＲ１を構成するトランジスタＰＴＰ１，ＰＴＮ１（図７参照）のゲートは、制御ＩＣ１００の第４，６，４３，４５ピンにそれぞれ接続される。

このように、２つのコイル接続端子２０２，２０４に接続された幅広パターン２１０，２２０、共振コンデンサＣ２及び第１，第２の送信ドライバＤＲ１，ＤＲ２を、基板４９０の一辺４９０Ａ側に配置している。こうすることで、例えば５Ｖで数百ｍＡ〜１Ａ程度の大きな高周波電力を要するパワー系回路（一次コイルＣＬ１、共振コンデンサＣ２及び第１，第２の送信ドライバＤＲ１，ＤＲ２）を、第１基板辺４９０Ａ側（第２の方向ＤＲ２にシフトした位置）に集約して配置している。この結果、パワー系回路を流れる大電流の経路は第１基板辺４９０Ａ側であり、さらに好ましくは図１２に示す制御ＩＣ１００の第３辺ＳＤ３の延長線Ｓ１よりも方向Ｄ３側の一部に集約できる。この他、パワー系部品同士が近接配置しているので、電流ロスも低減できる。

上述した通り、一次コイルＬ１のコイル端子２０４側より、制御ＩＣ１００の第３辺ＳＤ３に設けた入力端子（ピン番号１７，１８）に、波形検出信号ＰＨＩＮを入力させる必要がある。この波形検出信号ＰＨＩＮは、電圧５Ｖで電流が数十ｍＡのアナログ小信号であり、アナログ大電流との干渉を防止する必要がある。

本実施形態では、波形検出信号ＰＨＩＮが伝播される波形電圧検出パターン（幅狭パターン）２５０〜２５２（図１０参照）は、制御ＩＣ１００の第３辺ＳＤ３に設けた入力端子（ピン番号１７，１８）に接続されたパターンのスルーホール２５０Ａ，２５１Ａに接続されている。なお、波形電圧検出パターン（幅狭パターン）２５２が、幅広パターン２２０を介して一次コイルＬ１のコイル端子２０４に接続されている。

この波形電圧検出パターン（幅狭パターン）２５０〜２５２（図１０参照）は、図１２に示す延長線Ｓ１よりも方向Ｄ４にシフトされ、第２基板辺４８９Ｂに沿った領域に配置されるので、アナログ大電流やそれに同期した電流が流れず、波形検出信号ＰＨＩＮにはノイズが重畳され難い。

平面状コイルＣＬ１の温度を測定するサーミスタ（第１のサーミスタ）４８０（ＲＴ０）の配線は、基板４９０の表裏面の配線パターンを経由して制御ＩＣ１００の第４辺ＳＤ４に設けられた第３１ピンと接続される。一方、環境温度を測定するサーミスタ（第２のサーミスタ）ＲＴ２は、制御ＩＣ１００の第４辺ＳＤ４に設けた第３６ピンと接続される。

第２のサーミスタＲＴ２は、制御ＩＣ１００の第４辺ＳＤ４と対向する側に配置されているので、その配線パターン引き回しは容易である。

図１２に示す発振器Ｘ１は、制御ＩＣ１００の第１辺ＳＤ１に設けた第９，１１ピンと接続されている。なお、発振器Ｘ１２０６からの基準クロック信号は、第１，第２の送信ドライバＤＲ１，ＤＲ２に供給される電流と同期しているので、アナログ大電流による悪影響は少ない。

特に、発振器Ｘ１は、図９及び１２に示す制御ＩＣ１００の第１辺ＳＤ１及び第３辺がＳＤ３交わる第１の隅部側に配置されることが好ましい。こうすると、制御ＩＣ１００の第２辺ＳＤ２及び第４辺ＳＤ４が交わる第２の隅部側には配置された電源部品ＣＮ１（図１２参照）と発振器Ｘ１が、制御ＩＣ１００を挟んで対峙する。これにより、電源部品ＣＮ１や、電源部品ＣＮ１から制御ＩＣ１００に供給される電源に対して、発振器Ｘ１が及ぼすノイズなどの悪影響を低減できる。

８．基板の電源パターン
図１０に示すように、基板４９０の実装面４９２とは反対側の非実装面４９１には、上述した各種信号配線パターンの他、電源パターンが設けられている。なお、図１０は、図９の実装面４９２側から透視した状態で描かれており、図９の実装面４９２の例えば右端は、図１０の非実装面４９１の右端と対向関係にある。また、図９及び図１０上にて二重丸はスルーホールを示し、図１０に示す電源パターンは図９に示す実装面４９２側の電源パターンと接続されている。

接地（ＧＮＤ）電源パターンとして、第１，第２の送電ドライバに接続されるパワー接地電源パターンＰＧＮＤと、制御ＩＣ１００の電源端子群に接続されるアナログ接地電源パターンＡＧＮＤ及びデジタル接地電源パターンＤＧＮＤを有する。

制御ＩＣ１００内部では、図１３に模式的に示すパワー接地電源パターンＰＧＮＤ、アナログ接地電源パターンＡＧＮＤ及びデジタル接地電源パターンＤＧＮＤを有する。

図１０に示すパワー接地電源パターンＰＧＮＤは、制御ＩＣ１００の第４辺ＳＤ４と平行な第３基板辺４９０Ｃに設けた接地端子２３０，２４０の領域のみにて、アナログ接地電源パターンＡＧＮＤ及びデジタル接地電源パターンＤＧＮＤと接続されている。アナログ接地電源パターンＡＧＮＤ及びデジタル接地電源パターンＤＧＮＤは、接地端子２４０に至る前に合流している。

制御ＩＣ１００の少なくとも一部及び波形検出配線パターンの幅狭パターン２５０〜２５２と対向する領域に、アナログ接地電源パターンＡＧＮＤが形成されている。第１基板辺４９０Ａから第３の方向Ｄ３に向かい、さらに第１の方向に向かって第３基板辺４９０Ｃの接地電源端子２３０に向かう領域に、パワー接地電源パターンＰＧＮＤが形成されている。

つまり、パワー接地電源パターンＰＧＮＤは、共振コンデンサＣ２及び第１，第２の送電ドライバＤＲ１，ＤＲ２が搭載される領域の対向裏面である非実装面４９１の領域から、制御ＩＣ１００を挟んで幅狭パターン２５０〜２５１とは逆側の領域の対向裏面である非実装面４９１の領域を経て、第３基板辺４９０Ｃに設けた接地端子２３０に接続される。デジタル接地電源パターンＤＧＮＤは、制御ＩＣ１００の裏面位置付近からアナログ接地電源パターンＡＧＮＤと合流し、サーミスタ配線４９５Ａ，４９５Ｂを迂回して第３基板辺４９０Ｃに設けた接地電源端子２４０に向かっている。

このように、パワー接地電源パターンＰＧＮＤを流れる電流は、波形検出信号ＰＨＩＮの波形検出配線パターンと対向する領域を流れることが無いので、アナログ大電流が波形検出信号ＰＨＩＮに与える影響を低減できる。

なお、図１２及び図１３に示すように、発振器Ｘ１は、制御ＩＣ１００の第１辺ＳＤ１及び第３辺ＳＤ３が交わる第１の隅部側に配置されている。こうすると、制御ＩＣ１００の第２辺ＳＤ２及び第４辺ＳＤ４が交わる第２の隅部側には配置された電源部品ＣＮ１と発振器Ｘ１とが、制御ＩＣ１００を挟んで対峙する。これにより、電源部品ＣＮ１や、電源部品ＣＮ１から制御ＩＣ１００に供給される電源に対して、発振器Ｘ１が及ぼすノイズなどの悪影響を低減できる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。

図１（Ａ）、図１（Ｂ）は無接点電力伝送の説明図である。 本実施形態の送電装置、送電制御装置、受電装置、受電制御装置の構成例を示す図である。 図３（Ａ）、図３（Ｂ）は周波数変調、負荷変調によるデータ転送の説明図である。 本実施形態の送電制御装置の構成例を示す図である。 図５（Ａ）、図５（Ｂ）はコンデンサのｔａｎδの説明図である。 制御ＩＣのレイアウト例を示す図である。 ２つの送電ドライバと直列共振回路の説明図である。 コイルユニットの分解組立斜視図である。 図９（Ａ）はコイルユニット１０を表面側から見た斜視図、図９（Ｂ）はコイルユニット１０を裏面側から見た斜視図である。 基板を表面側から見た斜視図である。 基板を裏面側から見た斜視図である。 基板の実装面の部品レイアウトを示す図である。 制御ＩＣ内の接地電源パターンを模式的に示す図である。

符号の説明

Ｌ１ 一次コイル、Ｌ２ 二次コイル、１０ 送電装置、１２ 送電部、１４ 電圧検出回路、１５ 温度検出部、１６ 表示部、２０ 送電制御装置、２２ 制御回路（送電側）、２４ 発振回路、２６ ドライバ制御回路、２８ 波形検出回路、３０ デジタル電源調整回路、３２ アナログ電源調整回路、３８ ｔａｎδ検出回路、３８Ａ 変換テーブル、４０ 受電装置、４２ 受電回路、４３ 整流回路、４６ 負荷変調部、４８ 給電制御部、５０ 受電制御装置、５２ 制御回路（受電側）、５４ 出力保証回路、５６ 位置検出回路、５８ 発振回路、６０ 周波数検出回路、６２ 満充電検出回路、９０ 負荷、９２ 充電制御装置、９４ バッテリ、１００ 制御ＩＣ、１１０ 制御ロジック回路、１２０ アナログ回路、１３０ ロジック回路、２０２ 第１のコイル接続端子、２０４ 第２のコイル接続端子、２１０，２２０ 幅広パターン、２５０〜２５２ 幅狭パターン（波形検出配線パターン）、４９０ 基板、４９１ 非実装面（表面）、４９２ 実装面（裏面）、ＡＧＮＤ アナログ接地電源パターン、Ｃ１，Ｃ２ 共振コンデンサ、ＤＲ１，ＤＲ２ 第１，第２の送信ドライバ、ＤＧＮＤ デジタル接地電源パターン、ＰＧＮＤ パワー接地電源パターン、Ｄ１ 第１の方向、Ｄ２ 第２の方向、Ｐ１〜Ｐ４ 第１〜第４列位置、ＲＴ０，ＲＴ１（４８０） 第１のサーミスタ、ＲＴ２ 第２のサーミスタ、ＳＤ１〜ＳＤ４ 第１辺〜第４辺、Ｘ１ 発振器

Claims (11)

1. 一次コイルを含み、前記一次コイルを受電装置側の二次コイルと電磁的に結合させて、前記受電装置の負荷に対して電力を供給する送電装置において、
   前記一次コイルの両端がそれぞれ接続されるコイル接続端子と、
   前記一次コイルと共に直列共振回路を形成する共振コンデンサと、
   前記コイル接続端子を介して前記一次コイルの両端側より前記一次コイルを駆動する第１，第２の送電ドライバと、
   前記第１，第２の送電ドライバに対してドライバ制御信号を出力する制御ＩＣと、
   を基板上に有し、
   前記制御ＩＣは、第１〜第４辺を有する四角形に形成され、前記第１の送信ドライバへのドライバ制御信号の出力端子が第１辺に設けられ、前記第２の送信ドライバへの前記ドライバ制御信号の出力端子が前記第１辺に隣接する第２辺に設けられ、前記コイル接続端子の一方の信号波形が波形検出配線パターンを介して入力される入力端子が、前記第２辺と対向する第３辺に配置され、
   前記共振コンデンサ及び前記第１，第２の送信ドライバは、前記制御ＩＣの第１辺と平行な第１基板辺と前記制御ＩＣとの間に配置され、
   前記波形検出配線パターンは、前記制御ＩＣの前記第３辺と平行な第２基板辺と、前記制御ＩＣの前記第３辺の延長線との間の領域を経由して延在されて、前記コイル接続端子の一方に接続されることを特徴とする送電装置。
2. 請求項１において、
   前記共振コンデンサ及び前記第１，第２の送信ドライバは、前記延長線よりも前記制御ＩＣが位置する側にシフトして配置されていることを特徴とする送電装置。
3. 請求項１または２において、
   前記波形検出配線パターンは、前記第１基板辺に沿って形成されて前記コイル接続端子の一方に接続される幅広パターンと、前記第１基板辺に沿って形成されて前記制御ＩＣの前記第３辺に設けられた前記入力端子に接続される幅狭パターンとを含むことを特徴とする送電装置。
4. 請求項３において、
   前記基板上にて前記制御ＩＣが実装される実装面の裏面側の非実装面には電源パターンが設けられ、
   前記電源パターンは、
   前記第１，第２の送電ドライバに接続されるパワー接地電源パターンと、
   前記制御ＩＣの電源端子に接続されるアナログ接地電源パターン及びデジタル接地電源パターンと、
   を含み、
   前記パワー接地電源パターンは、前記制御ＩＣの前記第４辺と平行な第３基板辺側に設けた接地端子の領域のみにて、前記アナログ接地電源パターン及び前記デジタル接地電源パターンと接続されることを特徴とする送電装置。
5. 請求項４において、
   前記パワー接地電源パターンは、前記共振コンデンサ及び前記第１，第２の送電ドライバが搭載される領域の対向裏面である前記非実装面の領域から、前記制御ＩＣを挟んで前記幅狭パターンとは逆側の領域の対向裏面である前記非実装面の領域を経て、前記第３基板辺側に設けた接地端子に接続されることを特徴とする送電装置。
6. 請求項１乃至５のいずれかにおいて、
   前記基板の実装面上に設けられ、前記制御ＩＣの前記第１辺に設けられた端子と接続される発振器が、前記第１，第２の送信ドライバと前記制御ＩＣの前記第１辺との間に設けられていることを特徴とする送電装置。
7. 請求項６において、
   前記発振器は、前記制御ＩＣの前記第１辺及び前記第３辺が交わる第１の隅部側に配置され、
   前記制御ＩＣの前記第２辺及び前記第４辺が交わる第２の隅部側には配置された電源部品と前記発振器とが、前記制御ＩＣを挟んで対峙していることを特徴とする送電装置。
8. 請求項１乃至７のいずれかにおいて、
   前記一次コイルの温度を検出する第１のサーミスタと、環境温度を検出する第２のサーミスタとがさらに設けられ、
   前記制御ＩＣは、前記第１のサーミスタからの前記一次コイルの温度と、前記第２のサーミスタからの環境温度との温度差を求める温度検出回路を含むことを特徴とする送電装置。
9. 請求項１乃至７のいずれかにおいて、
   前記一次コイルの温度を検出する第１のサーミスタと、環境温度を検出する第２のサーミスタとがさらに設けられ、
   前記制御ＩＣは、前記第１のサーミスタからの前記一次コイルの温度と、前記第２のサーミスタからの環境温度との温度差を求めることで、前記共振コンデンサのｔａｎδの異常を検出する温度検出回路を含むことを特徴とする送電装置。
10. 請求項８または９において、
    前記制御ＩＣは、前記温度検出回路にて温度異常が検知された時に、前記第１，第２の送電ドライバによる送電を停止させる制御回路を含むことを特徴とする送電装置。
11. 請求項１乃至１０のいずれかに記載の送電装置を含むことを特徴とする電子機器。

Images