JPH05327264A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05327264A JPH05327264A JP4158796A JP15879692A JPH05327264A JP H05327264 A JPH05327264 A JP H05327264A JP 4158796 A JP4158796 A JP 4158796A JP 15879692 A JP15879692 A JP 15879692A JP H05327264 A JPH05327264 A JP H05327264A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- semiconductor device
- circuit
- integrated
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Logic Circuits (AREA)
Abstract
構造で耐EMI対策が達成できる半導体装置を提供する
こと。 【構成】 半導体基板に半導体製造技術を用いて電子素
子を形成し特定の機能を有するオペアンプ(集積回路)
の出力端子VOUT とグランドGNDとの間に(誘導ノイ
ズ除去用)コンデンサC2を集積化して組み込み形成す
る。このように、半導体装置の半導体ICチップに集積
化され組み込まれたコンデンサは、誘導ノイズなどの高
周波成分などに対してはインピーダンスが小さくなる。
この場合には、誘導ノイズはコンデンサC2を介してグ
ランドGND側にバイパスされ出力端子VOUT 側に現れ
難くなる。このように、本発明の半導体装置では耐EM
I対策が簡単な構造で達成できる。
Description
netic Interference:電波雑音干渉)対策を施した半導
体装置の構造に関する。
リッジ型測定器用出力補償回路」や特開平4−2576
7号公報「半導体装置の温度特性補正装置」など種々の
半導体装置における出力・温度補償回路が提案されてい
る。
は、電源ライン又は入出力端子などに重畳して侵入する
誘導ノイズ(高周波ノイズ)に対して弱いという欠点が
あり、耐EMI対策を施す必要がある。この対策として
は、半導体装置を導電性部材である金属ケースで覆うこ
とにより電磁シールドを達成すると共に入出力端子の各
々に貫通コンデンサを接続し、誘導ノイズを上記金属ケ
ースへバイパスする方法が一般的である。
す場合の例として、特開昭62−266429号公報
「圧力センサ」にて開示されたものが知られている。し
かしながら、上述の圧力センサなどの半導体装置におけ
る耐EMI対策は、金属ケース及び貫通コンデンサの組
み合わせにより達成しているため、その分の部品価格や
組立工数は必要不可欠であった。
されたものであり、その目的とするところは、金属ケー
スや貫通コンデンサを省いた簡単な構造で耐EMI対策
が達成できる半導体装置を提供することである。
の発明の構成における第1の特徴は、半導体基板に半導
体製造技術を用いて電子素子を形成し特定の機能を有す
る集積回路を構成した半導体装置において、前記集積回
路のグランド電位以外のラインとグランドとの間にコン
デンサを集積化して組み込んだことである。
置において、前記グランド電位以外のラインを電源ライ
ンとしたことである。
置において、前記グランド電位以外のラインを前記集積
回路内に集積された増幅回路の入出力ラインとしたこと
である。
置において、前記グランド電位以外のラインを抵抗を介
した電源ラインとしたことである。
積回路のグランド電位以外のラインとして電源ラインや
集積回路内に集積された増幅回路の入出力ラインや抵抗
を介した電源ラインとグランドとの間に集積化され組み
込まれる。このように、集積化され組み込まれたコンデ
ンサは誘導ノイズなどの高周波成分に対してはインピー
ダンスが小さくなる。ここで、コンデンサが集積回路の
電源ラインや増幅回路の入力ラインとグランドとの間に
集積化され組み込まれている場合には、上記インピーダ
ンスは増幅回路の入力インピーダンスに比べて小さくな
るように設定される。すると、分流された誘導ノイズは
上記コンデンサを介してグランド側にバイパスされ増幅
回路側に流れ難くなる。又、コンデンサが増幅回路の出
力ラインとグランドとの間に集積化され組み込まれてい
る場合には、誘導ノイズは上記コンデンサを介してグラ
ンド側にバイパスされ出力ライン側に現れ難くなる。こ
のように、本発明の半導体装置は、金属ケースや貫通コ
ンデンサを必要とせず、集積回路にコンデンサを集積化
して組み込むという従来と同一製造プロセスを用い回路
変更するという簡単な構造で耐EMI対策が達成でき
る。
明する。図1は本発明に係る半導体装置の第1の実施例
の回路構成を示している。この半導体装置において、図
中の誘導ノイズ除去用コンデンサ(以下、単にコンデン
サという)C2を取り去った構成が通常のオペアンプ
(演算増幅器)である。即ち、この半導体装置の構成
は、オペアンプの出力端子VOUT とグランドGNDとの
間に、コンデンサC2を集積化し1チップとしたもので
ある。
説明する。上述の構成により、オペアンプ自体に電源電
圧を供給する電源ラインVCCから入り込んだ誘導ノイズ
が出力端子VOUT 側に影響を与えないようにグランドG
ND側へ導くものである。オペアンプの電源ラインVCC
に誘導ノイズ(高周波ノイズ)が重畳すると、オペアン
プの出力端子VOUT には、電源ラインVCCにつながる各
素子を介して、高周波ノイズが現れてしまう。ここで、
上述したように、オペアンプの出力端子VOUT とグラン
ドGNDとの間に、コンデンサC2が設けられている。
このコンデンサC2は誘導ノイズなどの高周波成分に対
しては、インピーダンスが小さくなる。そこで、オペア
ンプの出力端子VOUT の信号中の高周波成分はコンデン
サC2を通り易くなり回路のグランドGND側に逃がす
ことができる。
効果を検証するため、図2のように抵抗r1(=1.88k
Ω)と抵抗r2(=2.12kΩ)とを直列接続し、その中間
にボルテージフォロアとしたオペアンプOPを接続した
回路の出力端子VOUT からの出力を回路シミュレーショ
ン(コンピュータシミュレーション)した。図3は、電
源ラインVCCに電源電圧として5+sin 2πft〔V〕
を印加し、高周波成分が、出力端子VOUT にどれだけ出
力されるかを回路シミュレーションした結果である。こ
こで、fは周波数である。周波数は相対値で示したが、
図1においてR2=15kΩ,R3= 150kΩ,R4=10
kΩ,C1=25pF,C2=25pFとした場合の周波数
単位は〔MHz 〕である。周波数10-1以下では、オペア
ンプはボルテージフォロアとして正常に動作しており20
log{r2/(r1+r2)}≒−5.5〔dB〕を出力する。
周波数10-1〜102 では高周波成分が出力に現れる率は減
少し、周波数102 以上では、コンデンサC2がないと完
全に飽和値を示してしまった。これに対して、コンデン
サC2を付加すると、飽和特性を示すことなく高周波に
なる程その成分を低減できることが分かった。尚、この
特性図における減衰直線はコンデンサC2の容量を増減
することで左右にシフト可能である。他の構成として、
誘導ノイズ除去用コンデンサをトランジスタT11やT
12のベースとグランドGNDとの間に挿入するなども
考えられるが、出力端子VOU T とグランドGNDとの間
に挿入する上述の実施例における構成ほど効果がなかっ
たり、むしろノイズ除去効果を悪化させることもある。
又、コンデンサC2を除いたオペアンプ回路部が図示さ
れた以外のオペアンプ回路であっても良い。更に、コン
デンサC2に直列にコンデンサ保護用抵抗を接続しても
良い。
施例の回路構成を示した図4及び図5を参照して説明す
る。この回路構成の基本的な構成は図5に示されたよう
な、入力端子側と出力端子側との間の抵抗Rに対して出
力端子側とグランドとの間にコンデンサCを配設した所
謂RCフィルタである。図4において電源ラインVCCに
つながる抵抗、即ち、R1,R5,R11とRCフィルタを構
成するためのコンデンサC1,C2,C5 を挿入した。又、
更に、抵抗Ra,Rc に対しても同様に、コンデンサC3,
C4 を挿入した。このとき、それぞれのRCフィルタの
終端には、オペアンプの入力端子が存在する構成になっ
ている。ここで、誘導ノイズがない場合ならば、コンデ
ンサC1〜C5はなくても、回路本来の働きは果たせるも
のとする。
場合、オペアンプOP4で増幅しているので、その前段
のオペアンプOP2及びOP3の出力端子側に第1の実
施例を採用すると更に効果的である。このとき、オペア
ンプOP2はオペアンプOP2にダーリントン接続され
たトランジスタTr2のエミッタが出力とみなせる。従っ
て、トランジスタTr2のエミッタとグランドとの間に誘
導ノイズ除去用コンデンサを入れると良い。
説明する。上述の構成により、電源ラインVCCとオペア
ンプの入力端子との間に存在する抵抗群を介し、電源ラ
インVCCから入り込んだ誘導ノイズをグランドGND側
へ導くものである。先ず、図5のRCフィルタにおい
て、入力端子側に誘導ノイズ(高周波ノイズ)が入った
場合、コンデンサCは周波数に応じたインピーダンスと
なり、高周波ほどインピーダンスが小さくなる。このと
き出力は、RとCのインピーダンスの比によって分圧さ
れ、高周波ほど出力が小さくなる。これがRC高域遮断
フィルタの原理である。この構成を適用する図4の回路
は、もともと低周波域で動作すれば良いものである。こ
のような回路に電源ラインVCCを通して誘導ノイズが入
ってくる場合を考察する。ここで、誘導ノイズが入って
くるルートは大別して、2通りある。一つは、電源に直
接接続された抵抗R1,R5,R11を通して入るルート、他
の一つは、オペアンプ動作用の電源ラインから入るルー
ト(図4においては省略)である。図4の回路構成は、
前者について対策したものであり、電源ラインからオペ
アンプの入力端子に至る抵抗群を利用して、RC高域遮
断フィルタ群を形成し、オペアンプの入力端子に入る誘
導ノイズを低減するものである。尚、誘導ノイズ除去用
コンデンサC1〜C5を取り去った元の回路が実施例と同
一でなくても良い。又、コンデンサC1〜C5の内、幾つ
かがなくてもノイズ除去効果が全くなくなる訳ではな
い。
施例の回路構成を示した図6及び図7を参照して説明す
る。図6に示したように、半導体基板に半導体製造技術
を用いて電子素子を形成し構成された、例えば、半導体
センサなどのようにそれ自体、特定の機能を有する主回
路(集積回路)10がある。この半導体装置の構成は、
主回路10に対し、並列にバイパスコンデンサCおよび
バイパスコンデンサ保護用抵抗rを集積し1チップ20
としたものである。
説明する。上述の構成により、電源ラインVCCから入り
込んだ誘導ノイズが主回路10に入る前にグランドGN
Dへ導くものである。バイパスコンデンサCは誘導ノイ
ズなどの高周波成分に対しては、インピーダンスが小さ
くなる。そこで、主回路10のインピーダンスに比し
て、小さくなるように設定すると、分流された誘導ノイ
ズが主回路10に流れ難くなる。一般に、誘導ノイズの
除去としては、図7に示したように、コンデンサ(セラ
ミックコンデンサなど)C0 をICチップ30に外付け
するなどの対策が行われている。この場合には、往々に
して、コンデンサC0 のリードおよびコンデンサC0 ま
での配線長に起因するインダクタンスLにより、高周波
成分に対するインピーダンスが逆に増加するという現象
が起こる。すると、コンデンサC0 によるノイズ除去効
果が低くなるという不都合が発生する。これに対し、本
実施例の構成のようにチップ内に集積化すると配線長に
起因するインダクタンスを大幅に低減でき、バイパスコ
ンデンサとしての効果が増大するというメリットがあ
る。バイパスコンデンサCに直列に接続された抵抗rは
バイパスコンデンサ保護用抵抗である。このものは、電
源ラインVCCに瞬時に印加される高電圧の静電ノイズに
対する対策用であり、バイパスコンデンサCが絶縁破壊
に至るのを防止する。尚、バイパスコンデンサのノイズ
除去効果を考えるとバイパスコンデンサ保護用抵抗rの
値は小さい程良く、静電破壊対策を考えると、逆に大き
い程良い。又、バイパスコンデンサ保護用抵抗rはグラ
ンドGND側に接続されていてもその効果は上述と同様
である。又、抵抗rはバイパスコンデンサCが静電破壊
しないならば、なくすことも可能である。更に、実施例
では電源ラインVCCに対する接続を示したが、この他、
入出力端子に対しても適用可能である。
はコンデンサをそのチップ内に集積化することで、外付
けのコンデンサなどで構成する場合に比して、配線長に
起因するインダクタンスによるインピーダンスを大幅に
低減でき、ノイズ除去効果が増大する。又、一般に耐E
MI対策として使用される金属ケース及び貫通コンデン
サは、1チップで構成される半導体装置などにとって
は、コストに占める割合が極めて大きいこととなる。こ
のような場合、本発明の半導体装置における耐EMI対
策を施すことにより大幅なコスト低減も可能となる。
第1の実施例の回路構成を示した回路図である。
路シミュレーションするための構成を示した回路図であ
る。
成分が、出力端子VOUT にどれだけ出力されるかを回路
シミュレーションした結果を示した特性図である。
構成を示した回路図である。
RCフィルタ回路構成を示した回路図である。
構成を示した回路図である。
路構成を示した回路図である。
Claims (4)
- 【請求項1】 半導体基板に半導体製造技術を用いて電
子素子を形成し特定の機能を有する集積回路を構成した
半導体装置において、 前記集積回路のグランド電位以外のラインとグランドと
の間にコンデンサを集積化して組み込んだことを特徴と
する半導体装置。 - 【請求項2】 前記グランド電位以外のラインを電源ラ
インとしたことを特徴とする請求項1記載の半導体装
置。 - 【請求項3】 前記グランド電位以外のラインを前記集
積回路内に集積された増幅回路の入出力ラインとしたこ
とを特徴とする請求項1記載の半導体装置。 - 【請求項4】 前記グランド電位以外のラインを抵抗を
介した電源ラインとしたことを特徴とする請求項1記載
の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15879692A JP3568546B2 (ja) | 1992-05-25 | 1992-05-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15879692A JP3568546B2 (ja) | 1992-05-25 | 1992-05-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05327264A true JPH05327264A (ja) | 1993-12-10 |
JP3568546B2 JP3568546B2 (ja) | 2004-09-22 |
Family
ID=15679540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15879692A Expired - Lifetime JP3568546B2 (ja) | 1992-05-25 | 1992-05-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3568546B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1985004160A1 (en) * | 1981-08-31 | 1985-09-26 | Chem-Waste Corporation | Method of treating contaminated insoluble organic solid material |
US4849114A (en) * | 1988-02-18 | 1989-07-18 | Ultrox International | Oxidation of toxic compounds in water |
EP0710825A2 (en) | 1994-11-04 | 1996-05-08 | Nippondenso Co., Ltd. | A sensor circuit capable of preventing high frequency noise |
US5789797A (en) * | 1995-07-28 | 1998-08-04 | Nippondenso Co., Ltd. | Semiconductor device that suppresses electromagnetic noise |
JP2003110367A (ja) * | 2001-09-28 | 2003-04-11 | Denso Corp | センサ用半導体集積回路装置 |
-
1992
- 1992-05-25 JP JP15879692A patent/JP3568546B2/ja not_active Expired - Lifetime
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1985004160A1 (en) * | 1981-08-31 | 1985-09-26 | Chem-Waste Corporation | Method of treating contaminated insoluble organic solid material |
US4849114A (en) * | 1988-02-18 | 1989-07-18 | Ultrox International | Oxidation of toxic compounds in water |
EP0710825A2 (en) | 1994-11-04 | 1996-05-08 | Nippondenso Co., Ltd. | A sensor circuit capable of preventing high frequency noise |
US5684428A (en) * | 1994-11-04 | 1997-11-04 | Nippondenso Co., Ltd. | Sensor apparatus capable of preventing high frequency noise |
US5789797A (en) * | 1995-07-28 | 1998-08-04 | Nippondenso Co., Ltd. | Semiconductor device that suppresses electromagnetic noise |
JP2003110367A (ja) * | 2001-09-28 | 2003-04-11 | Denso Corp | センサ用半導体集積回路装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3568546B2 (ja) | 2004-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5023753A (en) | Printed circuit | |
US5399996A (en) | Circuit and method for minimizing electromagnetic emissions | |
US5051706A (en) | High frequency power amplifier circuit | |
JPS63157515A (ja) | フィルター回路 | |
JPH05327264A (ja) | 半導体装置 | |
JPH07249844A (ja) | コンデンサ実装用配線パータンを備えたプリント板およびコンデンサを実装したプリント板 | |
JPH10260087A (ja) | 抵抗式測温装置 | |
JP2000284836A (ja) | 安定化電源回路 | |
JPH01272304A (ja) | 圧力センサの増幅回路 | |
JP2002090243A (ja) | 圧力センサ用電子回路 | |
JPH088657A (ja) | 増幅器のノイズ耐性改善回路 | |
EP1248367A1 (en) | Active circuit simulating an inductance | |
JP3554028B2 (ja) | 電気回路板及びプリント配線板 | |
KR100257529B1 (ko) | 고주파 여파기의 주파수 특성 측정 장치 | |
JPH0714911Y2 (ja) | 計測器の入力回路 | |
JPH04261205A (ja) | 高周波アンプモジュール | |
JPH03179904A (ja) | 緩衝増幅装置 | |
JPH0645849A (ja) | マイクロ波増幅器 | |
Mancini | Single-supply op amp design | |
JPS60158706A (ja) | バイアス電源 | |
EP1278302A2 (en) | RF protection on integrated circuit | |
JPH06188842A (ja) | アクティブグラウンド回路 | |
JPH0349524A (ja) | 静電気対策回路 | |
JPH0982878A (ja) | 電子部品 | |
JPS627754B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040616 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |