JP3568546B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3568546B2 JP3568546B2 JP15879692A JP15879692A JP3568546B2 JP 3568546 B2 JP3568546 B2 JP 3568546B2 JP 15879692 A JP15879692 A JP 15879692A JP 15879692 A JP15879692 A JP 15879692A JP 3568546 B2 JP3568546 B2 JP 3568546B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- operational amplifier
- power supply
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、耐ＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電波雑音干渉）対策を施した半導体装置の構造に関する。
【０００２】
【従来技術】
従来、特公昭６２−５５６２９号公報「ブリッジ型測定器用出力補償回路」や特開平４−２５７６７号公報「半導体装置の温度特性補正装置」など種々の半導体装置における出力・温度補償回路が提案されている。
【０００３】
【発明が解決しようとする課題】
ところで、上述の回路は、電源ライン又は入出力端子などに重畳して侵入する誘導ノイズ（高周波ノイズ）に対して弱いという欠点があり、耐ＥＭＩ対策を施す必要がある。
この対策としては、半導体装置を導電性部材である金属ケースで覆うことにより電磁シールドを達成すると共に入出力端子の各々に貫通コンデンサを接続し、誘導ノイズを上記金属ケースへバイパスする方法が一般的である。
【０００４】
このような耐ＥＭＩ対策を圧力センサに施す場合の例として、特開昭６２−２６６４２９号公報「圧力センサ」にて開示されたものが知られている。
しかしながら、上述の圧力センサなどの半導体装置における耐ＥＭＩ対策は、金属ケース及び貫通コンデンサの組み合わせにより達成しているため、その分の部品価格や組立工数は必要不可欠であった。
【０００５】
本発明は、上記の課題を解決するために成されたものであり、その目的とするところは、金属ケースや貫通コンデンサを省いた簡単な構造で耐ＥＭＩ対策が達成できる半導体装置を提供することである。
【０００６】
【課題を解決するための手段】
上記課題を解決するために請求項１にかかる発明は、半導体基板に半導体製造技術を用いて電子素子を形成し、オペアンプ及びセンシング回路を有してセンサ信号を処理する集積回路を構成したセンサ用半導体装置において、
電源が、前記オペアンプの入力端子及び前記センシング回路のそれぞれに接続されるように、前記半導体装置内において複数の電源供給ラインに分岐され、
前記複数の電源供給ラインが、各々抵抗を介して前記オペアンプの前記入力端子及び前記センシング回路のそれぞれに接続され、且つグランドとの間に各々コンデンサが集積化されて組み込まれ、
さらに前記センシング回路を構成する抵抗体と当該抵抗体に接続されるコンデンサとによりフィルタ回路が構成され、このフィルタ回路を介してセンシング用オペアンプにセンサ信号が入力されることを特徴とする。
また請求項２にかかる発明は、前記センシング用オペアンプにおいて、その出力とグランドとの間にコンデンサが集積化されて組み込まれていることを特徴とする。
【００１０】
【作用及び効果】
上記の手段によれば、コンデンサが集積回路のグランド電位以外のラインとして電源ラインや集積回路内に集積された増幅回路の入出力ラインや抵抗を介した電源ラインとグランドとの間に集積化され組み込まれる。
このように、集積化され組み込まれたコンデンサは誘導ノイズなどの高周波成分に対してはインピーダンスが小さくなる。
ここで、コンデンサが集積回路の電源ラインや増幅回路の入力ラインとグランドとの間に集積化され組み込まれている場合には、上記インピーダンスは増幅回路の入力インピーダンスに比べて小さくなるように設定される。すると、分流された誘導ノイズは上記コンデンサを介してグランド側にバイパスされ増幅回路側に流れ難くなる。
又、コンデンサが増幅回路の出力ラインとグランドとの間に集積化され組み込まれている場合には、誘導ノイズは上記コンデンサを介してグランド側にバイパスされ出力ライン側に現れ難くなる。
このように、本発明の半導体装置は、金属ケースや貫通コンデンサを必要とせず、集積回路にコンデンサを集積化して組み込むという従来と同一製造プロセスを用い回路変更するという簡単な構造で耐ＥＭＩ対策が達成できる。
【００１１】
【実施例】
以下、本発明を具体的な実施例に基づいて説明する。
図１は本発明に係る半導体装置の第１の実施例の回路構成を示している。
この半導体装置において、図中の誘導ノイズ除去用コンデンサ（以下、単にコンデンサという）Ｃ２を取り去った構成が通常のオペアンプ（演算増幅器）である。即ち、この半導体装置の構成は、オペアンプの出力端子ＶＯＵＴ とグランドＧＮＤとの間に、コンデンサＣ２を集積化し１チップとしたものである。
【００１２】
次に、第１の実施例における作用について説明する。
上述の構成により、オペアンプ自体に電源電圧を供給する電源ラインＶＣＣから入り込んだ誘導ノイズが出力端子ＶＯＵＴ 側に影響を与えないようにグランドＧＮＤ側へ導くものである。
オペアンプの電源ラインＶＣＣに誘導ノイズ（高周波ノイズ）が重畳すると、オペアンプの出力端子ＶＯＵＴ には、電源ラインＶＣＣにつながる各素子を介して、高周波ノイズが現れてしまう。
ここで、上述したように、オペアンプの出力端子ＶＯＵＴ とグランドＧＮＤとの間に、コンデンサＣ２が設けられている。このコンデンサＣ２は誘導ノイズなどの高周波成分に対しては、インピーダンスが小さくなる。
そこで、オペアンプの出力端子ＶＯＵＴ の信号中の高周波成分はコンデンサＣ２を通り易くなり回路のグランドＧＮＤ側に逃がすことができる。
【００１３】
図１におけるコンデンサＣ２のノイズ除去効果を検証するため、図２のように抵抗ｒ１（＝１．８８ｋΩ）と抵抗ｒ２（＝２．１２ｋΩ）とを直列接続し、その中間にボルテージフォロアとしたオペアンプＯＰを接続した回路の出力端子ＶＯＵＴ からの出力を回路シミュレーション（コンピュータシミュレーション）した。
図３は、電源ラインＶＣＣに電源電圧として５＋ｓｉｎ ２πｆｔ〔Ｖ〕を印加し、高周波成分が、出力端子ＶＯＵＴ にどれだけ出力されるかを回路シミュレーションした結果である。ここで、ｆは周波数である。
周波数は相対値で示したが、図１においてＲ２＝１５ｋΩ，Ｒ３＝ １５０ｋΩ，Ｒ４＝１０ｋΩ，Ｃ１＝２５ｐＦ，Ｃ２＝２５ｐＦとした場合の周波数単位は〔ＭＨｚ 〕である。
周波数１０−１以下では、オペアンプはボルテージフォロアとして正常に動作しており２０ ｌｏｇ｛ｒ２／（ｒ１＋ｒ２）｝≒−５．５〔ｄＢ〕を出力する。
周波数１０−１〜１０２ では高周波成分が出力に現れる率は減少し、周波数１０２ 以上では、コンデンサＣ２がないと完全に飽和値を示してしまった。
これに対して、コンデンサＣ２を付加すると、飽和特性を示すことなく高周波になる程その成分を低減できることが分かった。尚、この特性図における減衰直線はコンデンサＣ２の容量を増減することで左右にシフト可能である。
他の構成として、誘導ノイズ除去用コンデンサをトランジスタＴ１１やＴ１２のベースとグランドＧＮＤとの間に挿入するなども考えられるが、出力端子ＶＯＵ Ｔ とグランドＧＮＤとの間に挿入する上述の実施例における構成ほど効果がなかったり、むしろノイズ除去効果を悪化させることもある。
又、コンデンサＣ２を除いたオペアンプ回路部が図示された以外のオペアンプ回路であっても良い。更に、コンデンサＣ２に直列にコンデンサ保護用抵抗を接続しても良い。
【００１４】
次に、本発明に係る半導体装置の第２の実施例の回路構成を示した図４及び図５を参照して説明する。
この回路構成の基本的な構成は図５に示されたような、入力端子側と出力端子側との間の抵抗Ｒに対して出力端子側とグランドとの間にコンデンサＣを配設した所謂ＲＣフィルタである。
図４において電源ラインＶＣＣにつながる抵抗、即ち、Ｒ１，Ｒ５，Ｒ１１とＲＣフィルタを構成するためのコンデンサＣ１，Ｃ２，Ｃ５ を挿入した。又、更に、抵抗Ｒａ，Ｒｃ に対しても同様に、コンデンサＣ３，Ｃ４ を挿入した。このとき、それぞれのＲＣフィルタの終端には、オペアンプの入力端子が存在する構成になっている。ここで、誘導ノイズがない場合ならば、コンデンサＣ１〜Ｃ５はなくても、回路本来の働きは果たせるものとする。
【００１５】
又、この図４の回路を１チップで構成する場合、オペアンプＯＰ４で増幅しているので、その前段のオペアンプＯＰ２及びＯＰ３の出力端子側に第１の実施例を採用すると更に効果的である。
このとき、オペアンプＯＰ２はオペアンプＯＰ２にダーリントン接続されたトランジスタＴｒ2のエミッタが出力とみなせる。従って、トランジスタＴｒ2のエミッタとグランドとの間に誘導ノイズ除去用コンデンサを入れると良い。
なお、本実施例において、抵抗Ｒａ、Ｒｂ、Ｒｃ、Ｒｄがセンシング回路を構成し、オペアンプＯＰ２、ＯＰ３が各々センシング用オペアンプを構成する。
【００１６】
次に、第２の実施例における作用について説明する。
上述の構成により、電源ラインＶＣＣとオペアンプの入力端子との間に存在する抵抗群を介し、電源ラインＶＣＣから入り込んだ誘導ノイズをグランドＧＮＤ側へ導くものである。
先ず、図５のＲＣフィルタにおいて、入力端子側に誘導ノイズ（高周波ノイズ）が入った場合、コンデンサＣは周波数に応じたインピーダンスとなり、高周波ほどインピーダンスが小さくなる。このとき出力は、ＲとＣのインピーダンスの比によって分圧され、高周波ほど出力が小さくなる。これがＲＣ高域遮断フィルタの原理である。
この構成を適用する図４の回路は、もともと低周波域で動作すれば良いものである。このような回路に電源ラインＶＣＣを通して誘導ノイズが入ってくる場合を考察する。
ここで、誘導ノイズが入ってくるルートは大別して、２通りある。
一つは、電源に直接接続された抵抗Ｒ１，Ｒ５，Ｒ１１を通して入るルート、他の一つは、オペアンプ動作用の電源ラインから入るルート（図４においては省略）である。
図４の回路構成は、前者について対策したものであり、電源ラインからオペアンプの入力端子に至る抵抗群を利用して、ＲＣ高域遮断フィルタ群を形成し、オペアンプの入力端子に入る誘導ノイズを低減するものである。
尚、誘導ノイズ除去用コンデンサＣ１〜Ｃ５を取り去った元の回路が実施例と同一でなくても良い。又、コンデンサＣ１〜Ｃ５の内、幾つかがなくてもノイズ除去効果が全くなくなる訳ではない。
【００１７】
次に、本発明に係る半導体装置の第３の実施例の回路構成を示した図６及び図７を参照して説明する。
図６に示したように、半導体基板に半導体製造技術を用いて電子素子を形成し構成された、例えば、半導体センサなどのようにそれ自体、特定の機能を有する主回路（集積回路）１０がある。
この半導体装置の構成は、主回路１０に対し、並列にバイパスコンデンサＣおよびバイパスコンデンサ保護用抵抗ｒを集積し１チップ２０としたものである。
【００１８】
次に、第３の実施例における作用について説明する。
上述の構成により、電源ラインＶＣＣから入り込んだ誘導ノイズが主回路１０に入る前にグランドＧＮＤへ導くものである。
バイパスコンデンサＣは誘導ノイズなどの高周波成分に対しては、インピーダンスが小さくなる。そこで、主回路１０のインピーダンスに比して、小さくなるように設定すると、分流された誘導ノイズが主回路１０に流れ難くなる。
一般に、誘導ノイズの除去としては、図７に示したように、コンデンサ（セラミックコンデンサなど）Ｃ０ をＩＣチップ３０に外付けするなどの対策が行われている。この場合には、往々にして、コンデンサＣ０ のリードおよびコンデンサＣ０ までの配線長に起因するインダクタンスＬにより、高周波成分に対するインピーダンスが逆に増加するという現象が起こる。すると、コンデンサＣ０ によるノイズ除去効果が低くなるという不都合が発生する。
これに対し、本実施例の構成のようにチップ内に集積化すると配線長に起因するインダクタンスを大幅に低減でき、バイパスコンデンサとしての効果が増大するというメリットがある。
バイパスコンデンサＣに直列に接続された抵抗ｒはバイパスコンデンサ保護用抵抗である。このものは、電源ラインＶＣＣに瞬時に印加される高電圧の静電ノイズに対する対策用であり、バイパスコンデンサＣが絶縁破壊に至るのを防止する。
尚、バイパスコンデンサのノイズ除去効果を考えるとバイパスコンデンサ保護用抵抗ｒの値は小さい程良く、静電破壊対策を考えると、逆に大きい程良い。
又、バイパスコンデンサ保護用抵抗ｒはグランドＧＮＤ側に接続されていてもその効果は上述と同様である。又、抵抗ｒはバイパスコンデンサＣが静電破壊しないならば、なくすことも可能である。
更に、実施例では電源ラインＶＣＣに対する接続を示したが、この他、入出力端子に対しても適用可能である。
【００１９】
以上説明したように、本発明の半導体装置はコンデンサをそのチップ内に集積化することで、外付けのコンデンサなどで構成する場合に比して、配線長に起因するインダクタンスによるインピーダンスを大幅に低減でき、ノイズ除去効果が増大する。
又、一般に耐ＥＭＩ対策として使用される金属ケース及び貫通コンデンサは、１チップで構成される半導体装置などにとっては、コストに占める割合が極めて大きいこととなる。このような場合、本発明の半導体装置における耐ＥＭＩ対策を施すことにより大幅なコスト低減も可能となる。
【図面の簡単な説明】
【図１】本発明の具体的な一実施例に係る半導体装置の第１の実施例の回路構成を示した回路図である。
【図２】図１におけるコンデンサのノイズ除去効果を回路シミュレーションするための構成を示した回路図である。
【図３】図１の電源ラインＶＣＣに電圧を印加し、高周波成分が、出力端子ＶＯＵＴ にどれだけ出力されるかを回路シミュレーションした結果を示した特性図である。
【図４】本発明に係る半導体装置の第２の実施例の回路構成を示した回路図である。
【図５】図４においてノイズ除去効果を果たす基本的なＲＣフィルタ回路構成を示した回路図である。
【図６】本発明に係る半導体装置の第３の実施例の回路構成を示した回路図である。
【図７】従来の半導体装置にコンデンサを外付けした回路構成を示した回路図である。
【符号の説明】
ＶＣＣ…電源ライン（電源電圧）
ＶＯＵＴ…出力端子（出力電圧）
ＧＮＤ…グランド（基準電位）
＋…非反転入力端子
−…反転入力端子
Ｃ１…位相補償用コンデンサ
Ｃ２…コンデンサ（誘導ノイズ除去用コンデンサ）
Ｔ１〜Ｔ１４…トランジスタ
Ｒ１〜Ｒ５…抵抗
【産業上の利用分野】
本発明は、耐ＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ：電波雑音干渉）対策を施した半導体装置の構造に関する。
【０００２】
【従来技術】
従来、特公昭６２−５５６２９号公報「ブリッジ型測定器用出力補償回路」や特開平４−２５７６７号公報「半導体装置の温度特性補正装置」など種々の半導体装置における出力・温度補償回路が提案されている。
【０００３】
【発明が解決しようとする課題】
ところで、上述の回路は、電源ライン又は入出力端子などに重畳して侵入する誘導ノイズ（高周波ノイズ）に対して弱いという欠点があり、耐ＥＭＩ対策を施す必要がある。
この対策としては、半導体装置を導電性部材である金属ケースで覆うことにより電磁シールドを達成すると共に入出力端子の各々に貫通コンデンサを接続し、誘導ノイズを上記金属ケースへバイパスする方法が一般的である。
【０００４】
このような耐ＥＭＩ対策を圧力センサに施す場合の例として、特開昭６２−２６６４２９号公報「圧力センサ」にて開示されたものが知られている。
しかしながら、上述の圧力センサなどの半導体装置における耐ＥＭＩ対策は、金属ケース及び貫通コンデンサの組み合わせにより達成しているため、その分の部品価格や組立工数は必要不可欠であった。
【０００５】
本発明は、上記の課題を解決するために成されたものであり、その目的とするところは、金属ケースや貫通コンデンサを省いた簡単な構造で耐ＥＭＩ対策が達成できる半導体装置を提供することである。
【０００６】
【課題を解決するための手段】
上記課題を解決するために請求項１にかかる発明は、半導体基板に半導体製造技術を用いて電子素子を形成し、オペアンプ及びセンシング回路を有してセンサ信号を処理する集積回路を構成したセンサ用半導体装置において、
電源が、前記オペアンプの入力端子及び前記センシング回路のそれぞれに接続されるように、前記半導体装置内において複数の電源供給ラインに分岐され、
前記複数の電源供給ラインが、各々抵抗を介して前記オペアンプの前記入力端子及び前記センシング回路のそれぞれに接続され、且つグランドとの間に各々コンデンサが集積化されて組み込まれ、
さらに前記センシング回路を構成する抵抗体と当該抵抗体に接続されるコンデンサとによりフィルタ回路が構成され、このフィルタ回路を介してセンシング用オペアンプにセンサ信号が入力されることを特徴とする。
また請求項２にかかる発明は、前記センシング用オペアンプにおいて、その出力とグランドとの間にコンデンサが集積化されて組み込まれていることを特徴とする。
【００１０】
【作用及び効果】
上記の手段によれば、コンデンサが集積回路のグランド電位以外のラインとして電源ラインや集積回路内に集積された増幅回路の入出力ラインや抵抗を介した電源ラインとグランドとの間に集積化され組み込まれる。
このように、集積化され組み込まれたコンデンサは誘導ノイズなどの高周波成分に対してはインピーダンスが小さくなる。
ここで、コンデンサが集積回路の電源ラインや増幅回路の入力ラインとグランドとの間に集積化され組み込まれている場合には、上記インピーダンスは増幅回路の入力インピーダンスに比べて小さくなるように設定される。すると、分流された誘導ノイズは上記コンデンサを介してグランド側にバイパスされ増幅回路側に流れ難くなる。
又、コンデンサが増幅回路の出力ラインとグランドとの間に集積化され組み込まれている場合には、誘導ノイズは上記コンデンサを介してグランド側にバイパスされ出力ライン側に現れ難くなる。
このように、本発明の半導体装置は、金属ケースや貫通コンデンサを必要とせず、集積回路にコンデンサを集積化して組み込むという従来と同一製造プロセスを用い回路変更するという簡単な構造で耐ＥＭＩ対策が達成できる。
【００１１】
【実施例】
以下、本発明を具体的な実施例に基づいて説明する。
図１は本発明に係る半導体装置の第１の実施例の回路構成を示している。
この半導体装置において、図中の誘導ノイズ除去用コンデンサ（以下、単にコンデンサという）Ｃ２を取り去った構成が通常のオペアンプ（演算増幅器）である。即ち、この半導体装置の構成は、オペアンプの出力端子ＶＯＵＴ とグランドＧＮＤとの間に、コンデンサＣ２を集積化し１チップとしたものである。
【００１２】
次に、第１の実施例における作用について説明する。
上述の構成により、オペアンプ自体に電源電圧を供給する電源ラインＶＣＣから入り込んだ誘導ノイズが出力端子ＶＯＵＴ 側に影響を与えないようにグランドＧＮＤ側へ導くものである。
オペアンプの電源ラインＶＣＣに誘導ノイズ（高周波ノイズ）が重畳すると、オペアンプの出力端子ＶＯＵＴ には、電源ラインＶＣＣにつながる各素子を介して、高周波ノイズが現れてしまう。
ここで、上述したように、オペアンプの出力端子ＶＯＵＴ とグランドＧＮＤとの間に、コンデンサＣ２が設けられている。このコンデンサＣ２は誘導ノイズなどの高周波成分に対しては、インピーダンスが小さくなる。
そこで、オペアンプの出力端子ＶＯＵＴ の信号中の高周波成分はコンデンサＣ２を通り易くなり回路のグランドＧＮＤ側に逃がすことができる。
【００１３】
図１におけるコンデンサＣ２のノイズ除去効果を検証するため、図２のように抵抗ｒ１（＝１．８８ｋΩ）と抵抗ｒ２（＝２．１２ｋΩ）とを直列接続し、その中間にボルテージフォロアとしたオペアンプＯＰを接続した回路の出力端子ＶＯＵＴ からの出力を回路シミュレーション（コンピュータシミュレーション）した。
図３は、電源ラインＶＣＣに電源電圧として５＋ｓｉｎ ２πｆｔ〔Ｖ〕を印加し、高周波成分が、出力端子ＶＯＵＴ にどれだけ出力されるかを回路シミュレーションした結果である。ここで、ｆは周波数である。
周波数は相対値で示したが、図１においてＲ２＝１５ｋΩ，Ｒ３＝ １５０ｋΩ，Ｒ４＝１０ｋΩ，Ｃ１＝２５ｐＦ，Ｃ２＝２５ｐＦとした場合の周波数単位は〔ＭＨｚ 〕である。
周波数１０−１以下では、オペアンプはボルテージフォロアとして正常に動作しており２０ ｌｏｇ｛ｒ２／（ｒ１＋ｒ２）｝≒−５．５〔ｄＢ〕を出力する。
周波数１０−１〜１０２ では高周波成分が出力に現れる率は減少し、周波数１０２ 以上では、コンデンサＣ２がないと完全に飽和値を示してしまった。
これに対して、コンデンサＣ２を付加すると、飽和特性を示すことなく高周波になる程その成分を低減できることが分かった。尚、この特性図における減衰直線はコンデンサＣ２の容量を増減することで左右にシフト可能である。
他の構成として、誘導ノイズ除去用コンデンサをトランジスタＴ１１やＴ１２のベースとグランドＧＮＤとの間に挿入するなども考えられるが、出力端子ＶＯＵ Ｔ とグランドＧＮＤとの間に挿入する上述の実施例における構成ほど効果がなかったり、むしろノイズ除去効果を悪化させることもある。
又、コンデンサＣ２を除いたオペアンプ回路部が図示された以外のオペアンプ回路であっても良い。更に、コンデンサＣ２に直列にコンデンサ保護用抵抗を接続しても良い。
【００１４】
次に、本発明に係る半導体装置の第２の実施例の回路構成を示した図４及び図５を参照して説明する。
この回路構成の基本的な構成は図５に示されたような、入力端子側と出力端子側との間の抵抗Ｒに対して出力端子側とグランドとの間にコンデンサＣを配設した所謂ＲＣフィルタである。
図４において電源ラインＶＣＣにつながる抵抗、即ち、Ｒ１，Ｒ５，Ｒ１１とＲＣフィルタを構成するためのコンデンサＣ１，Ｃ２，Ｃ５ を挿入した。又、更に、抵抗Ｒａ，Ｒｃ に対しても同様に、コンデンサＣ３，Ｃ４ を挿入した。このとき、それぞれのＲＣフィルタの終端には、オペアンプの入力端子が存在する構成になっている。ここで、誘導ノイズがない場合ならば、コンデンサＣ１〜Ｃ５はなくても、回路本来の働きは果たせるものとする。
【００１５】
又、この図４の回路を１チップで構成する場合、オペアンプＯＰ４で増幅しているので、その前段のオペアンプＯＰ２及びＯＰ３の出力端子側に第１の実施例を採用すると更に効果的である。
このとき、オペアンプＯＰ２はオペアンプＯＰ２にダーリントン接続されたトランジスタＴｒ2のエミッタが出力とみなせる。従って、トランジスタＴｒ2のエミッタとグランドとの間に誘導ノイズ除去用コンデンサを入れると良い。
なお、本実施例において、抵抗Ｒａ、Ｒｂ、Ｒｃ、Ｒｄがセンシング回路を構成し、オペアンプＯＰ２、ＯＰ３が各々センシング用オペアンプを構成する。
【００１６】
次に、第２の実施例における作用について説明する。
上述の構成により、電源ラインＶＣＣとオペアンプの入力端子との間に存在する抵抗群を介し、電源ラインＶＣＣから入り込んだ誘導ノイズをグランドＧＮＤ側へ導くものである。
先ず、図５のＲＣフィルタにおいて、入力端子側に誘導ノイズ（高周波ノイズ）が入った場合、コンデンサＣは周波数に応じたインピーダンスとなり、高周波ほどインピーダンスが小さくなる。このとき出力は、ＲとＣのインピーダンスの比によって分圧され、高周波ほど出力が小さくなる。これがＲＣ高域遮断フィルタの原理である。
この構成を適用する図４の回路は、もともと低周波域で動作すれば良いものである。このような回路に電源ラインＶＣＣを通して誘導ノイズが入ってくる場合を考察する。
ここで、誘導ノイズが入ってくるルートは大別して、２通りある。
一つは、電源に直接接続された抵抗Ｒ１，Ｒ５，Ｒ１１を通して入るルート、他の一つは、オペアンプ動作用の電源ラインから入るルート（図４においては省略）である。
図４の回路構成は、前者について対策したものであり、電源ラインからオペアンプの入力端子に至る抵抗群を利用して、ＲＣ高域遮断フィルタ群を形成し、オペアンプの入力端子に入る誘導ノイズを低減するものである。
尚、誘導ノイズ除去用コンデンサＣ１〜Ｃ５を取り去った元の回路が実施例と同一でなくても良い。又、コンデンサＣ１〜Ｃ５の内、幾つかがなくてもノイズ除去効果が全くなくなる訳ではない。
【００１７】
次に、本発明に係る半導体装置の第３の実施例の回路構成を示した図６及び図７を参照して説明する。
図６に示したように、半導体基板に半導体製造技術を用いて電子素子を形成し構成された、例えば、半導体センサなどのようにそれ自体、特定の機能を有する主回路（集積回路）１０がある。
この半導体装置の構成は、主回路１０に対し、並列にバイパスコンデンサＣおよびバイパスコンデンサ保護用抵抗ｒを集積し１チップ２０としたものである。
【００１８】
次に、第３の実施例における作用について説明する。
上述の構成により、電源ラインＶＣＣから入り込んだ誘導ノイズが主回路１０に入る前にグランドＧＮＤへ導くものである。
バイパスコンデンサＣは誘導ノイズなどの高周波成分に対しては、インピーダンスが小さくなる。そこで、主回路１０のインピーダンスに比して、小さくなるように設定すると、分流された誘導ノイズが主回路１０に流れ難くなる。
一般に、誘導ノイズの除去としては、図７に示したように、コンデンサ（セラミックコンデンサなど）Ｃ０ をＩＣチップ３０に外付けするなどの対策が行われている。この場合には、往々にして、コンデンサＣ０ のリードおよびコンデンサＣ０ までの配線長に起因するインダクタンスＬにより、高周波成分に対するインピーダンスが逆に増加するという現象が起こる。すると、コンデンサＣ０ によるノイズ除去効果が低くなるという不都合が発生する。
これに対し、本実施例の構成のようにチップ内に集積化すると配線長に起因するインダクタンスを大幅に低減でき、バイパスコンデンサとしての効果が増大するというメリットがある。
バイパスコンデンサＣに直列に接続された抵抗ｒはバイパスコンデンサ保護用抵抗である。このものは、電源ラインＶＣＣに瞬時に印加される高電圧の静電ノイズに対する対策用であり、バイパスコンデンサＣが絶縁破壊に至るのを防止する。
尚、バイパスコンデンサのノイズ除去効果を考えるとバイパスコンデンサ保護用抵抗ｒの値は小さい程良く、静電破壊対策を考えると、逆に大きい程良い。
又、バイパスコンデンサ保護用抵抗ｒはグランドＧＮＤ側に接続されていてもその効果は上述と同様である。又、抵抗ｒはバイパスコンデンサＣが静電破壊しないならば、なくすことも可能である。
更に、実施例では電源ラインＶＣＣに対する接続を示したが、この他、入出力端子に対しても適用可能である。
【００１９】
以上説明したように、本発明の半導体装置はコンデンサをそのチップ内に集積化することで、外付けのコンデンサなどで構成する場合に比して、配線長に起因するインダクタンスによるインピーダンスを大幅に低減でき、ノイズ除去効果が増大する。
又、一般に耐ＥＭＩ対策として使用される金属ケース及び貫通コンデンサは、１チップで構成される半導体装置などにとっては、コストに占める割合が極めて大きいこととなる。このような場合、本発明の半導体装置における耐ＥＭＩ対策を施すことにより大幅なコスト低減も可能となる。
【図面の簡単な説明】
【図１】本発明の具体的な一実施例に係る半導体装置の第１の実施例の回路構成を示した回路図である。
【図２】図１におけるコンデンサのノイズ除去効果を回路シミュレーションするための構成を示した回路図である。
【図３】図１の電源ラインＶＣＣに電圧を印加し、高周波成分が、出力端子ＶＯＵＴ にどれだけ出力されるかを回路シミュレーションした結果を示した特性図である。
【図４】本発明に係る半導体装置の第２の実施例の回路構成を示した回路図である。
【図５】図４においてノイズ除去効果を果たす基本的なＲＣフィルタ回路構成を示した回路図である。
【図６】本発明に係る半導体装置の第３の実施例の回路構成を示した回路図である。
【図７】従来の半導体装置にコンデンサを外付けした回路構成を示した回路図である。
【符号の説明】
ＶＣＣ…電源ライン（電源電圧）
ＶＯＵＴ…出力端子（出力電圧）
ＧＮＤ…グランド（基準電位）
＋…非反転入力端子
−…反転入力端子
Ｃ１…位相補償用コンデンサ
Ｃ２…コンデンサ（誘導ノイズ除去用コンデンサ）
Ｔ１〜Ｔ１４…トランジスタ
Ｒ１〜Ｒ５…抵抗
Claims (2)
- 半導体基板に半導体製造技術を用いて電子素子を形成し、オペアンプ及びセンシング回路を有してセンサ信号を処理する集積回路を構成したセンサ用半導体装置において、
電源が、前記オペアンプの入力端子及び前記センシング回路のそれぞれに接続されるように、前記半導体装置内において複数の電源供給ラインに分岐されており、
前記複数の電源供給ラインは、各々抵抗を介して前記オペアンプの前記入力端子及び前記センシング回路のそれぞれに接続され、且つグランドとの間に各々コンデンサが集積化されて組み込まれており、
さらに前記センシング回路を構成する抵抗体と当該抵抗体に接続されるコンデンサとによりフィルタ回路が構成されており、このフィルタ回路を介してセンシング用オペアンプにセンサ信号が入力されることを特徴とするセンサ用半導体装置。 - 前記センシング用オペアンプは、その出力とグランドとの間にコンデンサが集積化されて組み込まれていることを特徴とする請求項１記載のセンサ用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15879692A JP3568546B2 (ja) | 1992-05-25 | 1992-05-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15879692A JP3568546B2 (ja) | 1992-05-25 | 1992-05-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327264A JPH05327264A (ja) | 1993-12-10 |
| JP3568546B2 true JP3568546B2 (ja) | 2004-09-22 |
Family
ID=15679540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15879692A Expired - Lifetime JP3568546B2 (ja) | 1992-05-25 | 1992-05-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3568546B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4437999A (en) * | 1981-08-31 | 1984-03-20 | Gram Research & Development Co. | Method of treating contaminated insoluble organic solid material |
| US4849114A (en) * | 1988-02-18 | 1989-07-18 | Ultrox International | Oxidation of toxic compounds in water |
| JP3427594B2 (ja) | 1994-11-04 | 2003-07-22 | 株式会社デンソー | センサ装置 |
| DE19630150B4 (de) * | 1995-07-28 | 2009-03-05 | Denso Corp., Kariya-shi | Verfahren zum Entwerfen einer Halbleitervorrichtung |
| JP2003110367A (ja) * | 2001-09-28 | 2003-04-11 | Denso Corp | センサ用半導体集積回路装置 |
-
1992
- 1992-05-25 JP JP15879692A patent/JP3568546B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05327264A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023753A (en) | Printed circuit | |
| JP3568546B2 (ja) | 半導体装置 | |
| JPS63157515A (ja) | フィルター回路 | |
| US4314215A (en) | Surface acoustic wave filter device with equalization of stray coupling | |
| JPH0218616B2 (ja) | ||
| JP2009105555A (ja) | Ｅｍｉフィルタおよび電子機器 | |
| US4580112A (en) | Active line filter for power line conducted interference | |
| JPH10260087A (ja) | 抵抗式測温装置 | |
| US20060038631A1 (en) | AC coupling circuit | |
| US20240120888A1 (en) | Semiconductor Integrated Circuit | |
| JP2000284836A (ja) | 安定化電源回路 | |
| JPH0980085A (ja) | 測定器におけるコモンモードノイズ低減方法 | |
| JP3554028B2 (ja) | 電気回路板及びプリント配線板 | |
| JPH088657A (ja) | 増幅器のノイズ耐性改善回路 | |
| US6707354B2 (en) | Active circuit for synthesizing an inductor | |
| JP2002090243A (ja) | 圧力センサ用電子回路 | |
| JPH08242047A (ja) | プリント配線板 | |
| JPH11304896A (ja) | 磁気センサ装置 | |
| KR100257529B1 (ko) | 고주파 여파기의 주파수 특성 측정 장치 | |
| JPH06188842A (ja) | アクティブグラウンド回路 | |
| JPH01272304A (ja) | 圧力センサの増幅回路 | |
| JPH11298268A (ja) | 利得可変型増幅器 | |
| JPH0714911Y2 (ja) | 計測器の入力回路 | |
| Mancini | Single-supply op amp design | |
| JPH04207514A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040616 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120625 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |